CN208400865U - 一种倒装led芯片 - Google Patents
一种倒装led芯片 Download PDFInfo
- Publication number
- CN208400865U CN208400865U CN201820940983.0U CN201820940983U CN208400865U CN 208400865 U CN208400865 U CN 208400865U CN 201820940983 U CN201820940983 U CN 201820940983U CN 208400865 U CN208400865 U CN 208400865U
- Authority
- CN
- China
- Prior art keywords
- layer
- transparency conducting
- led chips
- semiconductor layer
- cutting road
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型公开了一种倒装LED芯片，包括：衬底、设于衬底上的外延层、裸露区域、设于第二半导体层上的透明导电层、切割道、绝缘层、反射层、第一电极和第二电极，其中，所述切割道贯穿透明导电层和外延层并延伸至衬底的表面。本实用新型的切割道直接延伸至衬底表面，在芯片边缘不再存在台阶刻蚀线宽和透明导电层线宽，使倒装LED芯片的发光面积达到最大，增加了第二半导体层与透明导电层的接触面积，从而增加电流传导面积，进而提升了倒装LED芯片的亮度并降低了的电压。
Description
技术领域
本实用新型涉及发光二极管技术领域，尤其涉及一种倒装LED芯片。
背景技术
LED(Light Emitting Diode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，倒装LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
现有的倒装LED芯片一般包衬底、N型氮化镓层、有源层、P型氮化镓层、透明导电层和电极，在制作倒装LED芯片时，需要对LED晶园进行切割，从而形成单颗倒装LED芯片。具体的，LED晶园在切割前，需要对透明导电层、P型氮化镓层和有源层进行刻蚀，形成切割道，这样才能沿着切割道对LED晶园进行切割。如图1所示，现有的切割道包括第一切割道41和第二切割道42，第一切割道41贯穿透明导电层24并延伸至P型氮化镓层23的表面，第二切割道42贯穿透明导电层24、P型氮化镓层23和有源层23并延伸至N型氮化镓层21的表面。现有的倒装LED芯片通过第一切割道将透明导电层和P型氮化镓层的边缘留有空隙，通过第二切割道将有源层和N型氮化镓层的边缘留有空隙，从而防止芯片发生漏电。由于LED晶圆在切割成单颗倒装LED芯片时，容易将上一层结构的边缘粘连到下一层结构的边缘，因此导致芯片漏电。
但是，现有的切割道需要对LED晶圆进行两次刻蚀，工艺复杂；此外，会减少芯片和透明导电层的面积，影响倒装LED芯片的电流分布和减少发光面积。
发明内容
本实用新型所要解决的技术问题在于，提供一种倒装LED芯片，切割道贯穿透明导电层和外延层并延伸至衬底，增加有源层的面积，增加第二半导体层与透明导电层的接触面积，从而增加电流传导面积，进而提升了倒装LED芯片的亮度并降低了的电压。
为了解决上述技术问题，本实用新型提供了一种倒装LED芯片，包括：
衬底；
设于衬底上的外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层；
裸露区域，所述裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层；
设于第二半导体层上的透明导电层；
切割道，所述切割道贯穿透明导电层和外延层并延伸至衬底的表面；
设于透明导电层上和切割道上的绝缘层；
设于绝缘层上的反射层；
第一电极和第二电极，所述第一电极位于裸露区域，并设于第一半导体层上，所述第二电极贯穿绝缘层和反射层并设于透明导电层上。
作为上述方案的改进，所述切割道位于倒装LED芯片的边缘。
作为上述方案的改进，所述切割道的宽度不大于30微米。
作为上述方案的改进，还包括第一焊盘和第二焊盘，第一焊盘设于第一电极上，第二焊盘设于第二电极上。
作为上述方案的改进，所述绝缘层由绝缘材料制成。
作为上述方案的改进，所述反射层由反射金属制成。
实施本实用新型，具有如下有益效果：
1、本实用新型在形成透明导电层后，本实用新型的切割道直接延伸至衬底表面，在芯片边缘不再存在台阶刻蚀线宽和透明导电层线宽，使倒装LED芯片的发光面积达到最大，增加了第二半导体层与透明导电层的接触面积，从而增加电流传导面积，进而提升了倒装LED芯片的亮度并降低了的电压。
2、本实用新型通过深切割直接刻蚀至衬底上，可以使倒装LED芯片的侧壁能够覆盖绝缘层与反射层，不仅增加了反射面积，还避免对深刻蚀区域与封装锡膏直接接触引起漏电。
附图说明
图1是现有倒装LED芯片的结构示意图；
图2是本实用新型倒装LED芯片的结构示意图；
图3是本实用新型倒装LED芯片的制作方法流程图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。
参见图2本发明还提供了一种倒装LED芯片，包括：衬底1、外延层2、裸露区域3、透明导电层4、切割道5、第一电极61、第二电极62、绝缘层7和反射层8。
衬底1的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。
外延层2设于衬底1的表面。外延层2包括设于衬底1表面的第一半导体层21、设于第一半导体层21上的有源层22和设于有源层22上的第二半导体层23。
具体的，本申请实施例提供的第一半导体层21和第二半导体层23均为氮化镓基半导体层，有源层22为氮化镓基有源层；此外，本申请实施例提供的第一半导体层21、第二半导体层23和有源层22的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层21可以为N型半导体层，则第二半导体层23为P型半导体层；或者，第一半导体层21为P型半导体层，而第二半导体层23为N型半导体层，对于第一半导体层21和第二半导体层23的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，在本申请的其他实施例中，所述衬底1与所述外延层2之间设有缓存冲层(图中未示出)。
裸露区域3贯穿第二半导体层23和有源层22并延伸至第一半导体层21。其中，裸露区域3用于形成第一电极61。
透明导电层4设于第二半导体层23上。优选的，透明导电层4的材质为铟锡氧化物。
切割道5贯穿透明导电层4和外延层2并延伸至衬底1的表面。优选的，所述切割道5位于倒装LED芯片的边缘。
由于现有的切割道包括第一切割道和第二切割道，第一切割道贯穿透明导电层并延伸至P型氮化镓层的表面，第二切割道贯穿透明导电层、P型氮化镓层和有源层并延伸至N型氮化镓层的表面。现有的倒装LED芯片通过第一切割道将透明导电层和P型氮化镓层的边缘留有空隙，通过第二切割道将有源层和N型氮化镓层的边缘留有空隙，因此，现有的切割道会减少芯片的发光面积，且绝缘层只能在芯片的表面、透明导电层至有源层的侧壁形成，而不能覆盖到第一半导体层的侧壁。此外，由于透明导电层和P型氮化镓层的边缘留有空隙，因此绝缘层要覆盖至有源层，需要进行两次工艺来形成绝缘层，且绝缘层的厚度会不均匀，位于芯片表面和透明导电层侧壁的绝缘层厚度大于P型氮化镓层和有源层侧壁绝缘层的厚度，从而影响芯片的亮度和电压。
本发明在形成透明导电层后，通过深切割直接刻蚀至衬底上，一次性贯穿刻蚀，无需对切割道处的外延层进行二次刻蚀，即相邻发光结构间，不再对第二半导体层和有源层单独刻蚀，使倒装LED芯片的发光面积达到最大，减少了工艺步骤，增加了第二半导体层与透明导电层的接触面积，从而增加电流传导面积，进而提升了倒装LED芯片的亮度并降低了的电压。此外，通过深切割直接刻蚀至衬底上，可以使倒装LED芯片的侧壁能够覆盖绝缘层与反射层，不仅增加了反射面积，还避免对深刻蚀区域与封装锡膏直接接触引起漏电。
所述绝缘层7设于透明导电层4上和切割道5上。所述反射层8设于绝缘层7上。其中，所述绝缘层7由绝缘材质制成。所述反射层8由反射金属制成。优选的，所述反射层8由Ag制成。
具体的，绝缘层覆盖在透明导电层的表面并沿着至透明导电层、第二半导体层、有源层和第一半导体层的侧壁，从而将芯片的侧壁保护起来，防止侧壁在封装打线时发生漏电，此外，本发明的绝缘层直接覆盖至第一半导体层的侧壁上。
所述第一电极61位于裸露区域3，并设于第一半导体层21上，所述第二电极62贯穿绝缘层7和反射层8并设于透明导电层4上。其中，第一电极61和第二电极62由金属制成。
需要说明的是，本发明的倒装LED芯片还包括设于第一电极上的第一焊盘(图中未示出)，和设于第二电极上的第二焊盘(图中未示出)。
图3是本实用新型倒装LED芯片的制作方法流程图，本实用新型一种倒装LED芯片的制作方法，包括以下步骤：
S101、提供发光结构，所述发光结构包括衬底，依次设于衬底上的第一半导体层、有源层、第二半导体层和透明导电层。
具体的，本发明发光结构的制作方法，包括以下步骤：
S201、提供衬底。
所述衬底的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。
S202、在所述衬底上形成外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层。
具体的，本申请实施例提供的第一半导体层和第二半导体层均为氮化镓基半导体层，有源层为氮化镓基有源层；此外，本申请实施例提供的第一半导体层、第二半导体层和有源层的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层可以为N型半导体层，则第二半导体层为P型半导体层；或者，第一半导体层为P型半导体层，而第二半导体层为N型半导体层，对于第一半导体层和第二半导体层的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，在本申请的其他实施例中，所述衬底与所述外延层之间设有缓存冲层。
S203、对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿第二半导体层和有源层，并延伸至第一半导体层。
具体的，采用光刻胶或SiO2作为掩膜，并采用电感耦合等离子体刻蚀工艺或反应离子刻蚀刻蚀工艺对所述外延层进行刻蚀，贯穿所述第二半导体层和有源层并延伸至所述第一半导体层，将所述第一半导体层裸露出来，从而形成裸露区域。由于光刻胶和SiO2具有高刻蚀比，便于刻蚀，从而形成所需的刻蚀图案，提高刻蚀的精度。在本申请的其他实施例中，还可以采用其他高刻蚀选择比的物质作为掩膜。裸露区域用于形成第一电极。
为了提高芯片的出光效率，提高外延层的侧边出光效率，所述裸露区域的形状为倒梯形。在本申请的其他实施例中，所述裸露区域的形状还可为多边形。
S204、在第二半导体层上形成透明导电层。
采用光刻胶或SiO2作为掩膜，采用电子束蒸发工艺在所述第二半导体层表面蒸镀一层透明导电层。其中，蒸镀温度为0-300℃，氧气流量为5-30sccm，蒸镀腔体真空度为3.0-10.0E-5，蒸镀时间为100-300min。当蒸镀温度低于0℃时，透明导电层无法获取足够的能量进行迁移，形成的透明导电层质量较差，缺陷多；当蒸镀温度高于300℃时，温度过高，薄膜能量过大不易于在外延层上沉积，沉积速率变慢，效率降低。氧气流量小于5sccm时，氧气流量过低，透明导电层氧化不充分，薄膜质量不佳，氧气流量大于30sccm时，氧气流量太大，透明导电层过度氧化，膜层缺陷密度增加。蒸镀时间小于100min时，薄膜需要较高的沉积速率才能达到所需厚度，沉积速率太快，原子来不及迁移，因此薄膜生长质量较差，缺陷多。优选的，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为3.0*10-5-10.0*10-5。
其中，所述透明导电层的材质为铟锡氧化物，但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的，铟锡氧化物中铟和锡的比例为95:5。这样有利提高透明导电层的导电能力，防止载流子聚集在一起，还提高芯片的出光效率。
S102、对所述发光结构进行刻蚀，形成切割道，所述切割道贯穿透明导电层、第二半导体层和有源层并延伸至衬底表面。
采用感应耦合等离子工艺对所述发光结构进行刻蚀，刻蚀参数为：压力为2.2-2.6mT，RF功率为1000-1500W，BIAS功率为330-570W，Cl2流量为45-70sccm，BCl3流量为5-12sccm。RF功率主要控制化学刻蚀速率，当功率大于1500W时会引起光阻，难以将外延层去掉；BIAS主要是物理刻蚀速率，需要与RF匹配；Cl2用于化学作用，BCl3用于物理与化学作用，会对刻蚀速率与刻蚀选择比有影响。
其中，所述切割道的宽度不大于30微米。
由于现有的切割道包括第一切割道和第二切割道，第一切割道贯穿透明导电层并延伸至P型氮化镓层的表面，第二切割道贯穿透明导电层、P型氮化镓层和有源层并延伸至N型氮化镓层的表面。现有的倒装LED芯片通过第一切割道将透明导电层和P型氮化镓层的边缘留有空隙，通过第二切割道将有源层和N型氮化镓层的边缘留有空隙，因此，现有的切割道会减少芯片的发光面积，且绝缘层只能在芯片的表面、透明导电层至有源层的侧壁形成，而不能覆盖到第一半导体层的侧壁。此外，由于透明导电层和P型氮化镓层的边缘留有空隙，因此绝缘层要覆盖至有源层，需要进行两次工艺来形成绝缘层，且绝缘层的厚度会不均匀，位于芯片表面和透明导电层侧壁的绝缘层厚度大于P型氮化镓层和有源层侧壁绝缘层的厚度，从而影响芯片的亮度和电压。
本发明在形成透明导电层后，通过深切割直接刻蚀至衬底上，一次性贯穿刻蚀，无需对切割道处的外延层进行二次刻蚀，即相邻发光结构间，不再对第二半导体层和有源层单独刻蚀，使倒装LED芯片的发光面积达到最大，减少了工艺步骤，增加了第二半导体层与透明导电层的接触面积，从而增加电流传导面积，进而提升了倒装LED芯片的亮度并降低了的电压。此外，通过深切割直接刻蚀至衬底上，可以使倒装LED芯片的侧壁能够覆盖绝缘层与反射层，不仅增加了反射面积，还避免对深刻蚀区域与封装锡膏直接接触引起漏电。此外，在芯片边缘不再存在台阶刻蚀线宽和透明导电层线宽，而是通过深刻蚀一次性将边缘的透明导电层与半导体层整体刻穿。
S103、采用钝化溶液对切割道进行清洗。
采用蚀刻工艺来对发光结构进行刻蚀来形成切割道，会引起芯片漏电，由于切割后的切割道会有碎屑粘连在芯片的边缘上，具体的是上一层结构的边缘粘连到下一层结构的边缘上，因此导致芯片漏电。本发明通过钝化液来对切割道进行清洗，将残留的导电物质除去，如将ITO反应掉，才能保证芯片不漏电而又提高芯片亮度。
优选的，所述钝化溶液为HCl、HNO3和NaOH的混合液。盐酸、硝酸、氢氧化钠会与铟镓的导电化合物反应，将刻蚀后侧壁残留的导电物质清洗掉。其中，所述钝化溶液的浓度不大于10％。钝化溶液的浓度大于10％，刻蚀速率快，会影响到第二半导体层上的透明导电层，将透明导电层溶解掉。在本申请的其他实施例中，钝化溶液也可以由HCl、HNO3和NaOH中的一种溶液制成。
S104、在第一半导体层上沉积金属形成第一电极，在透明导电层上沉积金属形成第二电极。
采用电子束蒸镀、热蒸镀或磁控溅射工艺在裸露区域的第一半导体层上沉积金属，形成第一电极，在第一孔洞内沉积金属，形成第二电极。其中，第一电极和第二电极均由Cr、Al、Ti、Pt、Au、Ni、Ag、W中的一种或几种金属制成。
S105、在发光结构表面依次形成绝缘层和反射层。
采用化学气相沉积工艺或物理气相沉积工艺，在所述发光结构的表面形成绝缘层。其中，所述绝缘层覆盖在透明导电层的表面，以及覆盖在切割道上。绝缘层用于保护发光结构，使得第一电极和第二电极相互绝缘，避免芯片发生短路。优选的，所述绝缘层由SiO2、Si3N4、Al2O3、TiO2和Ta2O3中的一种或几种制成。在本申请的其他实施例中，所述第一钝化层还可以由其他电性绝缘物质组成。具体的，绝缘层覆盖在透明导电层的表面并沿着至透明导电层、第二半导体层、有源层和第一半导体层的侧壁，从而将芯片的侧壁保护起来，防止侧壁在封装打线时发生漏电，此外，本发明的绝缘层直接覆盖至第一半导体层的侧壁上。
S106、对绝缘层与反射层刻蚀开孔，将第一电极和第二电极裸露出来。
采用电感应耦合等离子体干法刻蚀工艺或湿法刻蚀工艺对绝缘层与反射层刻蚀开孔，将第一电极和第二电极裸露出来。
107、在第一电极上形成第一焊盘，在第二电极上形成第二焊盘。
所述第一焊盘和第二焊盘由Au、Sn、Ni、Al、Ti、Cr中的两种或两种以上制成。
需要说明的是，最后沿着切割道对衬底进行切割，形成单颗倒装LED芯片。
以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。
Claims (6)
1.一种倒装LED芯片，其特征在于，包括：
衬底；
设于衬底上的外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层；
裸露区域，所述裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层；
设于第二半导体层上的透明导电层；
切割道，所述切割道贯穿透明导电层和外延层并延伸至衬底的表面；
设于透明导电层上和切割道上的绝缘层；
设于绝缘层上的反射层；
第一电极和第二电极，所述第一电极位于裸露区域，并设于第一半导体层上，所述第二电极贯穿绝缘层和反射层并设于透明导电层上。
2.如权利要求1所述的倒装LED芯片，其特征在于，所述切割道位于倒装LED芯片的边缘。
3.如权利要求1所述的倒装LED芯片，其特征在于，所述切割道的宽度不大于30微米。
4.如权利要求1所述的倒装LED芯片，其特征在于，还包括第一焊盘和第二焊盘，第一焊盘设于第一电极上，第二焊盘设于第二电极上。
5.如权利要求1所述的倒装LED芯片，其特征在于，所述绝缘层由绝缘材料制成。
6.如权利要求1所述的倒装LED芯片，其特征在于，所述反射层由反射金属制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820940983.0U CN208400865U (zh) | 2018-06-15 | 2018-06-15 | 一种倒装led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820940983.0U CN208400865U (zh) | 2018-06-15 | 2018-06-15 | 一种倒装led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208400865U true CN208400865U (zh) | 2019-01-18 |
Family
ID=65132781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820940983.0U Active CN208400865U (zh) | 2018-06-15 | 2018-06-15 | 一种倒装led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208400865U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878599A (zh) * | 2018-06-15 | 2018-11-23 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN113659051A (zh) * | 2021-07-16 | 2021-11-16 | 厦门三安光电有限公司 | 一种倒装半导体发光元件、半导体发光器件及显示装置 |
| CN113745381A (zh) * | 2021-09-08 | 2021-12-03 | 福建兆元光电有限公司 | 一种Mini LED芯片及其制造方法 |
-
2018
- 2018-06-15 CN CN201820940983.0U patent/CN208400865U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878599A (zh) * | 2018-06-15 | 2018-11-23 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN113659051A (zh) * | 2021-07-16 | 2021-11-16 | 厦门三安光电有限公司 | 一种倒装半导体发光元件、半导体发光器件及显示装置 |
| CN113745381A (zh) * | 2021-09-08 | 2021-12-03 | 福建兆元光电有限公司 | 一种Mini LED芯片及其制造方法 |
| CN113745381B (zh) * | 2021-09-08 | 2024-01-09 | 福建兆元光电有限公司 | 一种Mini LED芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208400886U (zh) | 一种倒装led芯片和led器件 | |
| CN107863434A (zh) | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 | |
| CN108987557A (zh) | 一种倒装led芯片及其制作方法、led器件 | |
| CN108231966B (zh) | 一种具有反射镜的led芯片及其制作方法 | |
| CN108878599A (zh) | 一种倒装led芯片及其制作方法 | |
| CN208400865U (zh) | 一种倒装led芯片 | |
| CN208400877U (zh) | 一种薄膜倒装led芯片 | |
| CN108133993A (zh) | 一种紫外led垂直芯片结构 | |
| CN108400227B (zh) | 一种倒装led芯片及其制作方法 | |
| CN108172674A (zh) | 一种倒装led芯片及其制作方法 | |
| CN109004068A (zh) | 一种抗金属迁移的led芯片及其制作方法 | |
| CN107910407A (zh) | 一种大功率倒装led芯片的制作方法 | |
| CN108538783A (zh) | 一种隐形切割led芯片及其制作方法 | |
| CN108336207B (zh) | 一种高可靠性led芯片及其制作方法 | |
| CN108598228A (zh) | 一种大功率紫外led垂直芯片封装结构及其制作方法 | |
| JP2005197560A (ja) | 窒化ガリウム系発光ダイオードの製造方法 | |
| CN108470812A (zh) | 一种薄膜倒装led芯片及其制作方法 | |
| CN109545935A (zh) | 一种高亮度led芯片及其制作方法 | |
| CN109449271A (zh) | 一种具有焊料电极的led芯片及其制作方法 | |
| CN207925512U (zh) | 一种高可靠性led芯片 | |
| CN207651525U (zh) | 一种具有反射镜的led芯片 | |
| CN106848006A (zh) | 倒装led芯片及其制备方法 | |
| CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
| CN207517723U (zh) | 一种具有绝缘保护结构的高亮倒装led芯片 | |
| TWI427822B (zh) | 發光二極體及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |