CN108470812A - 一种薄膜倒装led芯片及其制作方法 - Google Patents
一种薄膜倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN108470812A CN108470812A CN201810561511.9A CN201810561511A CN108470812A CN 108470812 A CN108470812 A CN 108470812A CN 201810561511 A CN201810561511 A CN 201810561511A CN 108470812 A CN108470812 A CN 108470812A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- electrode
- pad
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002161 passivation Methods 0.000 claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000011265 semifinished product Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000000047 product Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 19
- 238000000151 deposition Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 244000144992 flock Species 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000000489 vacuum metal deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000035618 desquamation Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000010437 gem Substances 0.000 description 1
- 229910001751 gemstone Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NICDRCVJGXLKSF-UHFFFAOYSA-N nitric acid;trihydrochloride Chemical compound Cl.Cl.Cl.O[N+]([O-])=O NICDRCVJGXLKSF-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种薄膜倒装LED芯片及其制作方法。其中，薄膜倒装LED芯片的制作方法包括，提供LED晶圆；在LED晶圆上形成第二钝化层和第一键合层；提供硅基底，在其上形成第二键合层；将第一键合层与第二键合层进行键合，形成LED半成品；对所述LED半成品进行刻蚀，形成刻蚀至第一电极表面的第一孔洞和刻蚀至第二电极表面的第二孔洞；在第一孔洞和第二孔洞内沉积一层金属，形成第一焊盘和第二焊盘；移除衬底。本发明的制作方法，操作简单，不仅提高芯片的外量子效率，同时使芯片电流分布均匀。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种薄膜倒装LED芯片及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
现有的LED芯片主要包括正装LED芯片、倒装LED芯片和垂直LED芯片。与正装LED芯片和垂直LED芯片相比，倒装LED芯片具有免打线封装、散热更好、耐大电流冲击、外量子效率更高的优势。
现有的倒装LED芯片一般在蓝宝石衬底上形成外延层和电极，然后将芯片焊接在基板上，而外延层发出的光从衬底一侧发出。但是，部分由外延层发出的光会被衬底吸收，从而降低LED芯片的外量子效率。
现有的方法是将倒装LED芯片通过键合的方式固定在硅基板上，然后将蓝宝石衬底进行玻璃。公开号为CN107910406A的专利公开了一种薄膜结构的LED芯片及其制造方法，其制造方法包括：在晶圆表面制作芯片键合电极层，芯片键合电极层通过浅槽与N-GaN层连接；将晶圆与蒸镀有键合层的硅基板键合，硅基板的一表面蒸镀硅基板下电极层，硅基板的另一表面蒸镀硅基板键合电极层，将芯片键合电极层与硅基板键合电极层进行键合；将蓝宝石衬底剥离，在剥离面进行刻蚀形成开口，开口由N-GaN层的表面延伸至反射层；在上述步骤得到的开口处制作芯片正极焊盘层。上述专利在剥离面进行刻蚀，从而形成由N-GaN层的表面延伸至反射层的开口，并在反射层上形成正极焊盘，而位于硅基板下表面的电极即作为负极焊盘，其中，正极焊盘和负极焊盘的面积相差较大，容易导致芯片的电流分布不均，此外，电流需要从反射层经过硅基板、键合层等结构，才能激发MQW量子阱发光，从而提高了芯片的热阻。
发明内容
本发明所要解决的技术问题在于，提供一种薄膜倒装LED芯片及其制作方法，提高芯片的外量子效率，同时使芯片电流分布均匀。
为了解决上述技术问题，本发明提供了一种薄膜倒装LED芯片的制作方法，包括：
提供LED晶圆，所述LED晶圆包括衬底，依次设于衬底上的第一半导体层、有源层、第二半导体层、反射层和第一钝化层，设于第一钝化层表面及延伸至第一半导体层上的第一电极，贯穿第一钝化层并设置在反射层上的第二电极，第一电极和第二电极相互绝缘；
在LED晶圆上形成第二钝化层和第一键合层；
提供硅基底，在其上形成第二键合层；
将第一键合层与第二键合层进行键合，形成LED半成品；
对所述LED半成品进行刻蚀，形成刻蚀至第一电极表面的第一孔洞和刻蚀至第二电极表面的第二孔洞；
在硅基底的表面、第一孔洞和第二孔洞的侧壁形成第三钝化层；
在第一孔洞和第二孔洞内沉积一层金属，形成第一焊盘和第二焊盘；
移除衬底。
作为上述方案的改进，所述LED晶圆还包括设于第二半导体层和反射层之间的透明导电层和设于反射层上的金属阻挡层。
作为上述方案的改进，形成LED晶圆包括以下步骤：
提供衬底；
在衬底上形成外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成刻蚀至第一半导体层的裸露区域；
在所述第二半导体层上依次形成透明导电层、反射层和金属阻挡层，得到LED初品；
在所述LED初品上形成第一钝化层；
对所述第一钝化层进行刻蚀，形成刻蚀至第一半导体层上的第三孔洞和刻蚀至金属阻挡层上的第四孔洞；
在第一钝化层表面及第三孔洞内沉积金属，形成第一电极，在第四孔洞内沉积金属，形成第二电极。
作为上述方案的改进，对所述LED半成品进行刻蚀，包括以下步骤：
采用干法刻蚀工艺对所述硅片进行刻蚀，刻蚀至第二键合层表面，在第一电极上方形成第一孔洞，在第二电极上方形成第二孔洞；
采用湿法刻蚀工艺对第一孔洞和第二孔洞内的第二键合层和第一键合层进行刻蚀，使得第一孔洞和第二孔洞分别刻蚀至第二钝化层；
采用干法或湿法刻蚀工艺对第一孔洞和第二孔洞内的第二钝化层进行刻蚀，使得第一孔洞刻蚀至第一电极表面，第二孔洞刻蚀至第二电极表面。
作为上述方案的改进，第一孔洞和第二孔洞均位于反射层的上方。
作为上述方案的改进，第一孔洞和第二孔洞的直径由上往下递减。
作为上述方案的改进，第一焊盘和第二焊盘的面积相等。
作为上述方案的改进，位于第一钝化层上的第一电极与第二电极的高度相等。
作为上述方案的改进，形成LED半成品的热压键合温度为200-300℃，热压键合压力为300-2000kg/m2。
相应地，本发明还提供了一种薄膜倒装LED芯片，包括：
LED晶圆，所述LED晶圆包括第一半导体层，依次设于第一半导体层上的有源层、第二半导体层、反射层和第一钝化层，设于第一钝化层表面及延伸至第一半导体层上的第一电极，贯穿第一钝化层并设置在反射层上的第二电极，第一电极和第二电极相互绝缘；
依次设于LED晶圆上的第二钝化层、第一键合层、第二键合层和硅基底；
第一焊盘，所述第一焊盘贯穿硅基底、第二键合层、第一键合层和第二钝化层，并与第一电极导电连接；
第二焊盘，所述第二焊盘贯穿硅基底、第二键合层、第一键合层和第二钝化层，并与第二电极导电连接；
设置在硅基底表面、第一焊盘和第二焊盘侧壁的第三钝化层。
实施本发明，具有如下有益效果：
1、本发明提供了一种薄膜倒装LED芯片的制作方法，通过在LED晶圆上形成第一键合层，在硅基底上形成第二键合层，并将第一键合层和第二键合层进行键合，将LED晶圆转移到硅基底上，从而将衬底移除，提高芯片的出光效率。
2、本发明对第一电极的结构进行了优化，将第一电极设置在第一钝化层的预设表面并延伸至第一半导体层上，与第一半导体层电连接，使得芯片的电流分布更加均匀，减短电流的流动路径，便于将第一电极引出与第一焊盘进行导电连接。
3、为了配合对第一电极的结构进行优化，本发明通过第一钝化层和第二钝化层的相互配合，使得第一电极和第二电极相互绝缘，并使得第一键合层能够设置在LED晶圆上。
4、第一焊盘和第二焊盘的直径右上往下递减，仅可以减少对各层结构的损伤，还可以减少形成焊盘的材料，降低成本。
附图说明
图1是本发明一种薄膜倒装LED芯片的制作流程图；
图2是本发明LED晶圆的制作流程图；
图3是本发明对LED半成品进行刻蚀的流程图；
图4是本发明一种薄膜倒装LED芯片的结构示意图；
图5是本发明另一实施例的一种薄膜倒装LED芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
本实施例提供了一种薄膜倒装LED芯片的制作方法，其流程图如图1所示，包括以下步骤：
S101：提供LED晶圆，所述LED晶圆包括衬底，依次设于衬底上的第一半导体层、有源层、第二半导体层、反射层和第一钝化层，设于第一钝化层表面及延伸至第一半导体层上的第一电极，贯穿第一钝化层并设置在反射层上的第二电极，第一电极和第二电极相互绝缘。
为了防止LED晶圆的载流子聚集在一起，高芯片的出光效率，所述LED晶圆还包括设于第二半导体层和反射层之间的透明导电层。
为了防止反射层中的金属反射迁移，提高芯片的外量子效率，所述LED晶圆还包括设于反射层上的金属阻挡层。
具体的，参见图2，形成LED晶圆包括以下步骤：
S201：提供衬底。
所述衬底的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。
S202：在衬底表面形成外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层；
具体的，本申请实施例提供的第一半导体层和第二半导体层均为氮化镓基半导体层，有源层为氮化镓基有源层；此外，本申请实施例提供的第一半导体层、第二半导体层和有源层的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层可以为N型半导体层，则第二半导体层为P型半导体层；或者，第一半导体层为P型半导体层，而第二半导体层为N型半导体层，对于第一半导体层和第二半导体层的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，在本申请的其他实施例中，所述衬底与所述外延层之间设有缓存冲层(图中未示出)。
S203：对所述外延层进行刻蚀，形成刻蚀至第一半导体层的裸露区域。
具体的，采用光刻胶或SiO2作为掩膜，并采用电感耦合等离子体刻蚀工艺或反应离子刻蚀刻蚀工艺对所述外延层进行刻蚀，贯穿所述第二半导体层和有源层并延伸至所述第一半导体层，将所述第一半导体层裸露出来，从而形成裸露区域。由于光刻胶和SiO2具有高刻蚀比，便于刻蚀，从而形成所需的刻蚀图案，提高刻蚀的精度。在本申请的其他实施例中，还可以采用其他高刻蚀选择比的物质作为掩膜。裸露区域除了用于形成第一电极，还用作为切割道。
为了提高芯片的出光效率，提高外延层的侧边出光效率，所述裸露区域的形状为倒梯形。在本申请的其他实施例中，所述裸露区域的形状还可为多边形。
S204：在所述第二半导体层上依次形成透明导电层、反射层和金属阻挡层，得到LED初品。
采用光刻胶或SiO2作为掩膜，采用电子束蒸发工艺在所述第二半导体层表面蒸镀一层透明导电层。其中，蒸镀温度为0-300℃，氧气流量为5-20sccm，蒸镀腔体真空度为3.0-10.0E-5，蒸镀时间为100-300min。当蒸镀温度低于0℃时，透明导电层无法获取足够的能量进行迁移，形成的透明导电层质量较差，缺陷多；当蒸镀温度高于300℃时，温度过高，薄膜能量过大不易于在外延层上沉积，沉积速率变慢，效率降低。氧气流量小于5sccm时，氧气流量过低，透明导电层氧化不充分，薄膜质量不佳，氧气流量大于20sccm时，氧气流量太大，透明导电层过度氧化，膜层缺陷密度增加。蒸镀时间小于100min时，薄膜需要较高的沉积速率才能达到所需厚度，沉积速率太快，原子来不及迁移，因此薄膜生长质量较差，缺陷多。优选的，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为3.0*10-5-10.0*10-5。
其中，所述透明导电层的材质为铟锡氧化物，但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的，铟锡氧化物中铟和锡的比例为95:5。这样有利提高透明导电层的导电能力，防止载流子聚集在一起，还提高芯片的出光效率。
采用光刻胶或SiO2作为掩膜，通过电子束蒸镀或磁控溅射沉积工艺，在所述透明导电层的表面依次沉积形成反射层和金属阻挡层。反射层由Ag制成。在本申请的其他实施例中，所述反射层除了含有Ag金属之外，还包括Ti、W、N和Ni中的一种或几种金属，在反射层中添加上述元素不仅能提高反射层的光反射能力，而且还能减低Ag的迁移能力。所述金属阻挡层由Ti、W、Pd、Rh、Pt和Al中的一种或几种制成。
其中，所述金属阻挡层覆盖在所述反射层的表面及两侧，并延伸覆盖在透明导电层的两侧，有效防止反射层和透明导电层中的金属反生迁移，保证反射层的反射率及避免芯片发生短路。
S205：在所述LED初品上形成第一钝化层；
采用化学气相沉积工艺或物理气相沉积工艺，在所述LED初品的表面形成第一钝化层。其中，所述第一钝化层覆盖在裸露区域的第一半导体层的表面，和覆盖在金属阻挡层的表面和侧边上，并延伸覆盖在有源层的侧边上。第一钝化层用于保护LED初品，使得第一电极和第二电极相互绝缘，避免芯片发生短路。优选的，所述第一钝化层由SiO2和Si3N4制成。在本申请的其他实施例中，所述第一钝化层还可以由其他电性绝缘物质组成。
S206：对所述第一钝化层进行刻蚀，形成刻蚀至第一半导体层上的第三孔洞和刻蚀至金属阻挡层上的第四孔洞。
采用电感应耦合等离子体干法刻蚀工艺或湿法刻蚀工艺对所述第一钝化层金属刻蚀，形成贯穿第一钝化层并刻蚀至第一半导体层表面的第三孔洞，形成贯穿第一钝化层并刻蚀至金属阻挡层表面的第四孔洞。
S207：在第一钝化层表面及第三孔洞内沉积金属，形成第一电极，在第四孔洞内沉积金属，形成第二电极。
采用电子束蒸镀、热蒸镀或磁控溅射工艺在第一钝化层表面及第三孔洞内沉积金属形成第一电极，在第四孔内沉积金属形成第二电极。为了使得芯片的电流分布更加均匀，减短电流的流动路径，便于将第一电极引出与第一焊盘进行导电连接，所述第一电极设置在第一钝化层的预设表面并延伸至第三孔洞内，与第一半导体层电连接。现有的第一电极直接在第一半导体层形成，在将倒装芯片焊接在基板上时，与第一电极连接的焊盘需要贯穿多层结构，才能将第一电极引出来。或者，增加第一电极的厚度，直接将第一电极裸露出来，但是，这样会增加芯片的成本和增加芯片的电压，且第一电极容易与其他结构发生接触而产生短路。
其中，第一电极在第一钝化层上的面积小于第一钝化层的面积，且第一电极与第二电极相互绝缘。优选的，位于第一钝化层上的第一电极与第二电极的高度相等，这样便于后续与第一焊盘和第二焊盘形成连接。
所述第一电极和第二电极均由Cr、Al、Ti、Pt、Au、Ni、Ag和W中的一种几种金属制成。
S102：在LED晶圆上形成第二钝化层和第一键合层。
采用化学气相沉积工艺或物理气相沉积工艺，在所述LED晶圆的表面形成第二钝化层。优选的，所述第二钝化层由SiO2和Si3N4制成。在本申请的其他实施例中，所述第二钝化层还可以由其他电性绝缘物质组成。
采用真空金属沉积技术在所述第二钝化层表面沉积形成第一键合层。优选的，所述第一键合层由Au和Sn中的一种或两种金属制成。
其中，所述第二钝化层覆盖在第一电极、第二电极和第一钝化层表面，第二钝化层进一步将第一电极和第二电极进行绝缘，防止第一电极和第二电极发生电连接；其次，第二钝化层还用于将电极和第一键合层绝缘起来，以使得第一键合层能够形成在LED晶圆上。
S103：提供硅基底，在其上形成第二键合层。
采用真空金属沉积技术在硅基底表面沉积形成第二键合层。其中，第二键合层的材质与第一键合层相同或不同。
S104：将第一键合层与第二键合层进行键合，形成LED半成品。
采用真空热压键合技术将将第一键合层与第二键合层进行键合，将硅基底设置在LED晶圆上，形成LED半成品。
热压键合技术是通过加热方式使金、锡、镓等材料变成融化状态，然后通过加压方式使材料之间贴合，之后冷却，从而将不同的衬底粘合在一起，且粘合面较均匀，工艺简单，便于操作。
其中，热压键合温度为200-300℃，热压键合压力为300-2000kg/m2。热压键合温度小于200℃时，材料难以完全融化，影响键合效果；热压键合温度大于300℃时，温度过高，破坏LED晶圆的结构，影响发光效果。热压键合压力小于300kg/m2时，材料之间粘合不紧密，粘合面不均匀平整；热压键合压力大于2000kg/m2时，需要购置额外的设备，增加成本。
优选的，所述硅基底的面积等于衬底的面积，且所述硅基底为不导电硅片。采用面积等大的不导电硅片，为了在后续移除衬底时给LED晶圆提供足够的支撑力。
S105：对所述LED半成品进行刻蚀，形成刻蚀至第一电极表面的第一孔洞和刻蚀至第二电极表面的第二孔洞。
为了第一孔洞和第二孔洞的刻蚀深度相同，减少工作量，缩短刻蚀时间，第一孔洞和第二孔洞均位于反射层的上方。
为了便于刻蚀，减少形成焊盘的材料，第一孔洞和第二孔洞的直径右上往下递减。
参见图3，对所述LED半成品进行刻蚀，包括以下步骤：
S301：采用干法刻蚀工艺对所述硅基底进行刻蚀，刻蚀至第二键合层表面，在第一电极上方形成第一孔洞，在第二电极上方形成第二孔洞。
采用感应耦合等离子体干法刻蚀工艺对所述硅基底进行刻蚀，在第一电极的上方形成贯穿所述硅基底，并刻蚀至第二键合层表面的第一孔洞，在第二电极的上方形成贯穿所述硅基底，并刻蚀至第二键合层表面的第二孔洞。
S302：采用湿法刻蚀工艺对第一孔洞和第二孔洞内的第二键合层和第一键合层进行刻蚀，使得第一孔洞和第二孔洞分别刻蚀至第二钝化层。
采用由KI、HCl和王水中的一种或几种溶液制成的刻蚀液进行湿法刻蚀，对第一孔洞和第二孔洞内的第二键合层和第一键合层蚀刻，使得第一孔洞和第二孔洞分别贯穿至第二钝化层的表面。
S303：采用干法或湿法刻蚀工艺对第一孔洞和第二孔洞内的第二钝化层进行刻蚀，使得第一孔洞刻蚀至第一电极表面，第二孔洞刻蚀至第二电极表面。
其中，湿法刻蚀工艺采用HF刻蚀溶液进行刻蚀，对第一孔洞和第二孔洞内的第二钝化层进行刻蚀，使得第一孔洞贯穿至第一电极表面，第二孔洞贯穿至第二电极表面。优选的，第一孔洞和第二孔洞的直径由上往下递减。
与现有的通过干法或湿法刻蚀工艺对LED半成品进行一次刻蚀，直接刻蚀至第一电极和第二电极的刻蚀方法相比，本申请通过对第一孔洞和第二孔洞进行三次分级刻蚀，可以针对不同的结构和成分选择不同的刻蚀方法，提高刻蚀的良率，减少对各层结构的损伤；其次，每次刻蚀的直径可以进行控制，从而使得第一孔洞和第二孔洞的直径由上往下进行递减。
S106：在硅基底的表面、第一孔洞和第二孔洞的侧壁形成第三钝化层。
采用化学气相沉积工艺或物理气相沉积工艺，在所述硅基底的表面、第一孔洞内和第二孔洞内沉积第三钝化层，然后对第一孔洞和第二孔洞进行刻蚀，将第一电极和第二电极裸露出来，从而在第一孔洞和第二孔洞的侧壁形成第三钝化层，用于保护第一焊盘和第二焊盘，将第一焊盘和第二焊盘绝缘。优选的，所述第三钝化层由SiO2和Si3N4制成。在本申请的其他实施例中，所述第三钝化层还可以由其他电性绝缘物质组成。
S107：在第一孔洞和第二孔洞内沉积一层金属，形成第一焊盘和第二焊盘。
采用电子束蒸镀、热蒸镀或磁控溅射工艺在第一孔洞沉积金属形成第一焊盘，在第二孔洞内沉积金属形成第二焊盘。第一焊盘与第一电极电连接，第二焊盘与第二电极电连接，且第一焊盘与第二焊盘相互绝缘。优选的，第一焊盘设置在硅基底的第二预设区域上并延伸至第一孔洞内，第二焊盘设置在硅基底的第三预设区域上并延伸至第二孔洞内。第一焊盘和第二焊盘的面积相等。
所述第一焊盘由Au和Sn中的一种或两种金属制成，第二焊盘的材质与第一焊盘相同或不同。
S108：移除衬底。
相应地，参见图4，本发明还提供了一种薄膜倒装LED芯片，包括：
LED晶圆，所述LED晶圆包括第一半导体层21，依次设于第一半导体层21上的有源层22、第二半导体层23、反射层40和第一钝化层50，设于第一钝化层50表面及延伸至第一半导体层21上的第一电极24，贯穿第一钝化层50并设置在反射层30上的第二电极25，第一电极24和第二电极25相互绝缘；
依次设于LED晶圆上的第二钝化层60、第一键合层71、第二键合层72和硅基底80；
第一焊盘91，所述第一焊盘91贯穿硅基底80、第二键合层72、第一键合层71和第二钝化层60，并与第一电极24导电连接；
第二焊盘92，所述第二焊盘92贯穿硅基底80、第二键合层72、第一键合层71和第二钝化层60，并与第二电极25导电连接；
设置在硅基底80表面、第一焊盘91和第二焊盘92侧壁的第三钝化层90。
第一半导体层21和第二半导体层23均为氮化镓基半导体层，有源层22为氮化镓基有源层。此外，本申请其他实施例提供的第一半导体层21、第二半导体层23和有源层22的材质还可以为其他材质，对此本申请不做具体限制。其中，第一半导体层21可以为N型半导体层，则第二半导体层23为P型半导体层；或者，第一半导体层21为P型半导体层，而第二半导体层23为N型半导体层，对于第一半导体层21和第二半导体层23的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，本发明对第一电极的结构进行了优化，将第一电极24引出与第一焊盘91进行导电连接，所述第一电极24设置在第一钝化层50的预设表面并延伸至第一半导体层21上，与第一半导体层21电连接，使得芯片的电流分布更加均匀，减短电流的流动路径，便于将第一电极引出与第一焊盘进行导电连接。
现有的第一电极直接在第一半导体层形成，在将倒装芯片焊接在基板上时，与第一电极连接的焊盘需要贯穿多层结构，才能将第一电极引出来。或者，增加第一电极的厚度，直接将第一电极裸露出来，但是，这样会增加芯片的成本和增加芯片的电压，且第一电极容易与其他结构发生接触而产生短路。
其中，第一电极24在第一钝化层50上的面积小于第一钝化层50的面积。优选的，在第一钝化层50上的第一电极24与第二电极25的高度相等，这样便于后续与第一焊盘91和第二焊盘92形成连接。
其中，所述第二钝化层60覆盖在第一电极24、第二电极25和第一钝化层50表面，第二钝化层60进一步将第一电极24和第二电极25进行绝缘，防止第一电极24和第二电极25发生电连接；其次，第二钝化层60还用于将第一电极24、第二电极25和第一键合层70绝缘起来，以使得第一键合层70能够设置在LED晶圆上。第三钝化层90用于保护第一焊盘91和第二焊盘92，防止焊盘在焊接时发生掉落，并将第一焊盘91和第二焊盘92绝缘。优选的，第一钝化层50、第二钝化层60和第三钝化层90由绝缘材料制成。
第一焊盘91和第二焊盘92的直径右上往下递减，不仅可以减少对各层结构的损伤，还可以减少形成焊盘的材料，降低成本。
优选的，第一焊盘91设置在硅基底80的第二预设区域上并延伸至第一电极24上，第二焊盘92设置在硅基底90的第三预设区域上并延伸至第二电极25上。更佳的，第一焊盘91和第二焊盘92的面积相等。
优选的，所述硅基底的面积等于衬底的面积，且所述硅基底为不导电硅片。采用面积等大的不导电硅片，为了在后续移除衬底时给LED晶圆提供足够的支撑力。
参见图5，为了防止LED晶圆的载流子聚集在一起，高芯片的出光效率，所述LED晶圆还包括设于第二半导体层23和反射层40之间的透明导电层30。所述透明导电层30的材质为铟锡氧化物。
为了防止反射层40中的金属反射迁移，提高芯片的外量子效率，所述LED晶圆还包括设于反射层40上的金属阻挡层41。
其中，所述金属阻挡层41覆盖在所述反射层40的表面及侧壁，并延伸覆盖在透明导电层30的侧壁，有效防止反射层40和透明导电层30中的金属反生迁移，保证反射层40的反射率及避免芯片发生短路。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (10)
1.一种薄膜倒装LED芯片的制作方法，包括：
提供LED晶圆，所述LED晶圆包括衬底，依次设于衬底上的第一半导体层、有源层、第二半导体层、反射层和第一钝化层，设于第一钝化层表面及延伸至第一半导体层上的第一电极，贯穿第一钝化层并设置在反射层上的第二电极，第一电极和第二电极相互绝缘；
在LED晶圆上形成第二钝化层和第一键合层；
提供硅基底，在其上形成第二键合层；
将第一键合层与第二键合层进行键合，形成LED半成品；
对所述LED半成品进行刻蚀，形成刻蚀至第一电极表面的第一孔洞和刻蚀至第二电极表面的第二孔洞；
在硅基底的表面、第一孔洞和第二孔洞的侧壁形成第三钝化层；
在第三孔洞和第四孔洞内沉积一层金属，形成第一焊盘和第二焊盘；
移除衬底。
2.根据权利要求1所述的薄膜倒装LED芯片的制作方法，其特征在于，所述LED晶圆还包括设于第二半导体层和反射层之间的透明导电层和设于反射层上的金属阻挡层。
3.根据权利要求2所述的薄膜倒装LED芯片的制作方法，其特征在于，形成LED晶圆包括以下步骤：
提供衬底；
在衬底上形成外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成刻蚀至第一半导体层的裸露区域；
在所述第二半导体层上依次形成透明导电层、反射层和金属阻挡层，得到LED初品；
在所述LED初品上形成第一钝化层；
对所述第一钝化层进行刻蚀，形成刻蚀至第一半导体层上的第三孔洞和刻蚀至金属阻挡层上的第四孔洞；
在第一钝化层表面及第三孔洞内沉积金属，形成第一电极，在第四孔洞内沉积金属，形成第二电极。
4.根据权利要求1所述的薄膜倒装LED芯片的制作方法，其特征在于，对所述LED半成品进行刻蚀，包括以下步骤：
采用干法刻蚀工艺对所述硅片进行刻蚀，刻蚀至第二键合层表面，在第一电极上方形成第一孔洞，在第二电极上方形成第二孔洞；
采用湿法刻蚀工艺对第一孔洞和第二孔洞内的第二键合层和第一键合层进行刻蚀，使得第一孔洞和第二孔洞分别刻蚀至第二钝化层；
采用干法或湿法刻蚀工艺对第一孔洞和第二孔洞内的第二钝化层进行刻蚀，使得第一孔洞刻蚀至第一电极表面，第二孔洞刻蚀至第二电极表面。
5.根据权利要求1或4所述的薄膜倒装LED芯片的制作方法，其特征在于，第一孔洞和第二孔洞均位于反射层的上方。
6.根据权利要求1或4所述的薄膜倒装LED芯片的制作方法，其特征在于，第一孔洞和第二孔洞的直径由上往下递减。
7.根据权利要求1所述的薄膜倒装LED芯片的制作方法，其特征在于，第一焊盘和第二焊盘的面积相等。
8.根据权利要求1所述的薄膜倒装LED芯片的制作方法，其特征在于，位于第一钝化层上的第一电极与第二电极的高度相等。
9.根据权利要求1所述的薄膜倒装LED芯片的制作方法，其特征在于，形成LED半成品的热压键合温度为200-300℃，热压键合压力为300-2000kg/m2。
10.一种薄膜倒装LED芯片，其特征在于，包括：
LED晶圆，所述LED晶圆包括第一半导体层，依次设于第一半导体层上的有源层、第二半导体层、反射层和第一钝化层，设于第一钝化层表面及延伸至第一半导体层上的第一电极，贯穿第一钝化层并设置在反射层上的第二电极，第一电极和第二电极相互绝缘；
依次设于LED晶圆上的第二钝化层、第一键合层、第二键合层和硅基底；
第一焊盘，所述第一焊盘贯穿硅基底、第二键合层、第一键合层和第二钝化层，并与第一电极导电连接；
第二焊盘，所述第二焊盘贯穿硅基底、第二键合层、第一键合层和第二钝化层，并与第二电极导电连接；
设置在硅基底表面、第一焊盘和第二焊盘侧壁的第三钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810561511.9A CN108470812B (zh) | 2018-06-04 | 2018-06-04 | 一种薄膜倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810561511.9A CN108470812B (zh) | 2018-06-04 | 2018-06-04 | 一种薄膜倒装led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108470812A true CN108470812A (zh) | 2018-08-31 |
| CN108470812B CN108470812B (zh) | 2024-07-12 |
Family
ID=63260683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810561511.9A Active CN108470812B (zh) | 2018-06-04 | 2018-06-04 | 一种薄膜倒装led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108470812B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114247488A (zh) * | 2021-11-23 | 2022-03-29 | 北京铂臻生物科技有限公司 | 一种袋反应器的制造方法 |
| CN114883469A (zh) * | 2022-07-07 | 2022-08-09 | 华灿光电（浙江）有限公司 | 改善电流传导的发光二极管芯片及其制备方法 |
| CN115832128A (zh) * | 2023-02-16 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611236A (zh) * | 2017-10-10 | 2018-01-19 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| CN207097853U (zh) * | 2017-06-21 | 2018-03-13 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片 |
| CN107910406A (zh) * | 2017-11-03 | 2018-04-13 | 江苏新广联半导体有限公司 | 薄膜结构的led芯片及其制造方法 |
| CN107910407A (zh) * | 2017-11-10 | 2018-04-13 | 江苏新广联半导体有限公司 | 一种大功率倒装led芯片的制作方法 |
| CN208400877U (zh) * | 2018-06-04 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种薄膜倒装led芯片 |
-
2018
- 2018-06-04 CN CN201810561511.9A patent/CN108470812B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207097853U (zh) * | 2017-06-21 | 2018-03-13 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片 |
| CN107611236A (zh) * | 2017-10-10 | 2018-01-19 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| CN107910406A (zh) * | 2017-11-03 | 2018-04-13 | 江苏新广联半导体有限公司 | 薄膜结构的led芯片及其制造方法 |
| CN107910407A (zh) * | 2017-11-10 | 2018-04-13 | 江苏新广联半导体有限公司 | 一种大功率倒装led芯片的制作方法 |
| CN208400877U (zh) * | 2018-06-04 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种薄膜倒装led芯片 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114247488A (zh) * | 2021-11-23 | 2022-03-29 | 北京铂臻生物科技有限公司 | 一种袋反应器的制造方法 |
| CN114247488B (zh) * | 2021-11-23 | 2023-12-08 | 东胜神州(北京)医学诊断技术有限公司 | 一种袋反应器的制造方法 |
| CN114883469A (zh) * | 2022-07-07 | 2022-08-09 | 华灿光电（浙江）有限公司 | 改善电流传导的发光二极管芯片及其制备方法 |
| CN114883469B (zh) * | 2022-07-07 | 2022-11-29 | 华灿光电（浙江）有限公司 | 改善电流传导的发光二极管芯片及其制备方法 |
| CN115832128A (zh) * | 2023-02-16 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法 |
| CN115832128B (zh) * | 2023-02-16 | 2024-03-12 | 江西兆驰半导体有限公司 | 一种led芯片的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108470812B (zh) | 2024-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208400877U (zh) | 一种薄膜倒装led芯片 | |
| CN107863434A (zh) | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 | |
| EP2261949B1 (en) | LED having vertical structure | |
| CN101901858B (zh) | 垂直结构半导体器件 | |
| CN208400886U (zh) | 一种倒装led芯片和led器件 | |
| CN108987557A (zh) | 一种倒装led芯片及其制作方法、led器件 | |
| CN103560193B (zh) | 低成本的垂直结构发光二极管芯片及其制备方法 | |
| CN108231966B (zh) | 一种具有反射镜的led芯片及其制作方法 | |
| CN108878599A (zh) | 一种倒装led芯片及其制作方法 | |
| CN104319333B (zh) | 一种具有高反射电极的led芯片及其制备方法 | |
| CN108470812A (zh) | 一种薄膜倒装led芯片及其制作方法 | |
| CN108133993A (zh) | 一种紫外led垂直芯片结构 | |
| CN109449271B (zh) | 一种具有焊料电极的led芯片及其制作方法 | |
| CN109087981A (zh) | 一种防漏电led芯片及其制作方法 | |
| CN208400865U (zh) | 一种倒装led芯片 | |
| CN108336207B (zh) | 一种高可靠性led芯片及其制作方法 | |
| CN108598228A (zh) | 一种大功率紫外led垂直芯片封装结构及其制作方法 | |
| CN108336197A (zh) | 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法 | |
| CN108963050A (zh) | 一种微小间距led芯片及其制作方法 | |
| CN109545935A (zh) | 一种高亮度led芯片及其制作方法 | |
| CN111129249B (zh) | 一种深紫外线发光二极管及其制备方法 | |
| CN208781883U (zh) | 一种防漏电led芯片 | |
| CN207925512U (zh) | 一种高可靠性led芯片 | |
| CN207651525U (zh) | 一种具有反射镜的led芯片 | |
| KR20050013047A (ko) | 발광 다이오드 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |