KR20050013047A - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법

Info

Publication number
KR20050013047A
KR20050013047A KR1020030100015A KR20030100015A KR20050013047A KR 20050013047 A KR20050013047 A KR 20050013047A KR 1020030100015 A KR1020030100015 A KR 1020030100015A KR 20030100015 A KR20030100015 A KR 20030100015A KR 20050013047 A KR20050013047 A KR 20050013047A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
conductive
emitting diode
Prior art date
Application number
KR1020030100015A
Other languages
English (en)
Other versions
KR100613273B1 (ko
Inventor
김성진
김창연
최용석
한영헌
김돈수
유순재
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020030100015A priority Critical patent/KR100613273B1/ko
Priority to PCT/KR2004/003021 priority patent/WO2005064697A1/en
Publication of KR20050013047A publication Critical patent/KR20050013047A/ko
Application granted granted Critical
Publication of KR100613273B1 publication Critical patent/KR100613273B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광 반사층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 상기 광 반사층의 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 상기 사파이어 기판의 광 반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 상기 사파이어 기판을 제거하는 단계, 상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계, 상기 n형 접촉층과 상기 제2 전극 위에 형광체층을 스핀코팅하는 단계를 포함하는 방법을 통하여 색변환 발광 다이오드를 제조한다.

Description

발광 다이오드 및 그 제조 방법{Light emitting diode with vertical electrode structure and manufacturing method of the same}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것이다.
색변환 발광 다이오드에는 크게 청색 발광다이오드와 노란색 야그(YAG)형광체를 이용하여 백색으로 변환하는 방식과, 자외선 발광다이오드와 적, 녹, 청색의 형광체를 이용하여 백색으로 변환하는 방식, 그리고 적, 녹, 청색 발광 다이오드를 이용하여 백색으로 변환시키는 방식 등 3 가지가 있다. 이때 발광 다이오드는 형광체를 여기시키기 위한 광원으로 사용되며, 형광체는 여기광원을 흡수하여 제3의 색으로 발광하는 파장변환의 매개체 역할을 한다.
청색 발광 다이오드와 노란색 야그 형광체를 혼합한 방식은 제조방법이 간편하지만 연색성에 한계가 있으며, 반면에 자외선 여기광원과 적, 녹, 청색의 형광체를 쓰는 경우는 연색성이 우수하지만 제조비용이 상승하는 문제가 있다. 특히 이들 방식은 고휘도 색변환 발광 다이오드를 제작하는데 한계가 있어 적, 녹, 청색의 색변환 발광 다이오드가 제안되기도 했다.
그러면 도면을 참고로 하여 종래의 기술에 따른 발광 다이오드의 구조에 대하여 설명한다.
도 1은 종래의 기술에 따른 발광 다이오드의 단면도이다.
발광 다이오드는 리드 프레임(101) 위에 발광 다이오드 칩(200)이 도전성 페이스트(500)를 통하여 다이 본딩(die bonding)되어 있고, 칩(200)의 두 전극은 와이어(301, 302)를 통하여 리드 프레임(101, 102)에 연결되어 있으며, 형광체 혼합물(400)이 칩(200)을 덮고 있고 수지(500)로 전체 리드프레임을 감싸는 형태를 하고 있다.
종래의 형광체 램프 제조방식에서는 리드 프레임에 다이 본딩(die bonding)된 칩 위에 형광체 혼합물을 디스펜싱(dispensing) 방식으로 토출하여 형광체 혼합물이 칩을 덮도록 하여 투명수지(epoxy)로 몰딩(molding)하거나, 아니면 형광체가 포함되어 있는 수지로 리드프레임 전체를 몰딩하여 램프를 제작해 왔으나, 형광체 혼합물을 토출하면 형광체의 분포가 불균일하기 때문에 색좌표(CRI: Color Rendering Index)의 변화를 유발하여 동일한 방법과 시간에 제작된 제품이라도 토출량, 두께, 형광체 혼합 비율 등에 차이가 나게 되어 균질의 색변환 발광다이오드를 제작하기가 어렵다.
한편, 발광 다이오드에서 질화물 계열을 발광 물질로 사용하는 경우에는 에피택셜 성장시 결정 결함이 발생하는 것을 줄이기 위하여 결정 구조가 유사한 사파이어를 기초 기판으로 사용한다. 그런데 사파이어는 절연체이기 때문에 n형 전극과 p형 전극을 모두 에피층의 성장면 측에 형성한다. 이와 같이 두 전극을 모두같은 면에 형성하게 되면 와이어 본딩에 필요한 전극의 면적을 확보하여야 하므로 발광 다이오드의 칩 면적도 일정 크기 이상이 되어야 한다. 따라서 웨이퍼 당 칩 생산량의 향상에 장애가 된다. 또한, 절연체를 기판으로 사용하기 때문에 외부로부터 유입되는 정전기를 방출하기가 어려워 정전기로 인한 불량 유발 가능성이 크다. 이는 소자의 신뢰성을 저하시키고 패키지 공정에 있어서 여러 가지 제약을 가져온다. 또한, 사파이어는 열전도도가 낮아 발광 다이오드 구동 중에 발생하는 열을 외부로 방출하는데 어려움이 있다. 따라서 고출력을 위한 대전류 인가에 제약이 따르고, 이로 인하여 색변환 발광 다이오드의 고 휘도화에 제약이 따른다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 형광체의 분포가 균일한 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
도 1은 종래의 기술에 따른 발광 다이오드의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 발광 다이오드의 단면도이다.
도 3 내지 도 8은 본 발명의 제1 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.
도 9는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.
도 10은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.
도 11은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면 사진이다.
도 12는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.
도 13은 본 발명의 제2 실시예에 따른 발광 다이오드의 단면도이다.
도 14 내지 도 17은 본 발명의 제2 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.
도 18은 본 발명의 실시예에 따라 제조한 백색 발광 다이오드의 스펙트럼이다.
1 사파이어 기판
2 반도체 버퍼층
3 n형 접촉층
4 n형 클래드층
5 발광층
6 p형 클래드층
7 p형 접촉층
8 도전성 투명 전극
9 광반사층
10 에피측 접합 금속층
11 리셉터측 접합 금속층
12 제2 리셉터 접촉층
13 리셉터 기판
14 제1 리셉터 접촉층
15 제2 전극
16 제1 전극
17, 400 형광체층
21 본딩 와이어
24, 25, 500 도전성 페이스트
30 리드 프레임
101 제1 전극 리드프레임
102 제2 전극 리드프레임
100, 200 칩
상기 목적을 달성하기 위하여 본 발명에서는 다음과 같은 발광 다이오드를 제안한다.
상하 양면을 가지며 도전성이 있는 리셉터 기판, 상기 리셉터 기판의 하면에 형성되어 있는 제1 전극, 상기 리셉터 기판의 상면에 형성되어 있으며 도전성을 가지는 접합층, 상기 접합층 위에 형성되어 있는 광반사층, 상기 광반사층 위에 형성되어 있는 제1 도전형 클래드층, 상기 제1 도전형 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 도전형 클래드층, 상기 제2 도전형 클래드층 위에 형성되어 있는 제2 전극, 상기 제2 도전형 클래드층과 상기 제2 전극의 위에 코팅되어 있으며 상기 제2 전극을 노출하는 접촉구를 가지는 형광체층을 포함하는 발광 다이오드를 마련한다.
이 때, 상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층이 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 것일 수 있다. 또, 상기 제1 전극과 상기 리셉터 기판 사이에 형성되어 있는 제1 리셉터 접촉층, 상기 리셉터 기판과 상기 접합층 사이에 형성되어 있는 제2 리셉터 접촉층, 상기 광반사층과 상기 제1 도전형 클래드층 사이에 형성되어 있는 제1 도전형 접촉층과 도전성 투명 전극 및 상기 제2 도전형 클래드층과 상기 제2 전극 사이에 형성되어 있는 제2 도전형 접촉층을 더 포함하는 것이 바람직하고, 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형일 수 있으며, 상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 것이 바람직하다. 또는 상기 형광체층은 야그(YAG) 형광체와 수지를 포함하는 것일 수 있다.
또는, 제1면과 제2면을 가지는 절연 기판, 상기 제1면 위에 형성되어 있는 버퍼층, 상기 버퍼층 위에 형성되어 있는 제1 도전형 접촉층, 상기 제1 도전형 접촉층 위에 형성되어 있는 제1 도전형 클래드층, 상기 제1 도전형 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 도전형 클래드층, 상기 제2 도전형 클래드층 위에 형성되어 있는 제2 도전형 접촉층, 상기 제2 도전형 접촉층 위에 형성되어 있는 광반사층, 상기 광반사층 위에 형성되어 있는 제1 전극, 상기 제1 도전형 접촉층 위에 형성되어 있는 제2 전극, 상기 절연 기판의 제2면에 코팅되어 있는 형광체층을 포함하는 발광 다이오드를 마련한다.
이 때, 상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층이 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 것일 수 있다. 또, 상기 광반사층과 상기 제2 도전형 접촉층의 사이에 형성되어 있는 도전성 투명 전극층을 더 포함하고, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으며, 상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 것이 바람직하다. 또는 상기 형광체층은 야그(YAG) 형광체와 수지를 포함하는 것일 수 있다.
이러한 발광 다이오드는 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광반사층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 상기 광반사층의 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 상기 사파이어 기판을 제거하는 단계, 상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계, 상기 n형 접촉층과 상기 제2 전극 위에 형광체층을 스핀코팅하는 단계를 포함하는 방법을 통하여 제조한다.
이 때, 상기 사파이어 기판을 제거하는 단계 다음에 상기 버퍼층을 제거하는 단계를 더 포함할 수 있고, 상기 사파이어 기판과 상기 버퍼층을 랩핑하여 제거하는 단계에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각 방법, CMP(chemical mechanical polishing) 및 ICP/RIE 건식 식각 방법 중의 적어도 어느 하나를 이용하는 단계일 수 있으며, 상기 사파이어 기판과 상기 버퍼층을 랩핑하여 제거하는 단계에서는 상기 습식 식각 방법과 상기 건식 식각 방법을 함께 사용하며 상기 습식 식각 방법은 상기 기초 기판을 식각하는데 사용하고, 상기 건식 식각 방법은 상기 버퍼층을 식각하는데 사용할 수 있다. 또, 상기 사파이어 기판을 제거하는 단계는 상기 사파이어 기판을 이면 연마하는 단계와 이면 연마된 상기 사파이어 기판을 식각하는 단계를 포함할 수 있으며, 상기 형광체층을 스핀코팅하는 단계 다음에 상기 형광체층을 선택적으로 식각하여 상기 제2 전극을 노출하는 접촉구를 형성하는 단계를 더 포함하는 것이 바람직하다. 상기 리셉터 기판은 Si, GaAs, InP, InAs 등의 반도체 기판, ITO(Indium Tin Oxide), ZrB, ZnO 등의 전도성 산화막, CuW, Mo, Au, Al, Au, Ag 등의 금속 기판 중의 어느 하나로 구성된 것일 수 있다.
또, 상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주보도록 배치하고 열압착하는 단계는 Au, Sn, In, Pd, Ag, Au, Sn, Ag 군중의 어느 하나 또는 둘 이상을 증착하고 열압착하는 단계일 수 있고, 상기 사파이어 기판을 제거하는 단계에서는 기계적 연마, 습식 식각, 건식 식각 중 어느 하나 이상을 사용하여 진행하는 단계일 수 있으며, 상기 제1 전극은 ITO, InSnO, Ti/Ni/Au, Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Pd, 중의 어느 하나 이상을 포함하여 이루어지는 것이 바람직하다.
또는, 사파이어 기판의 일면에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극층, 광반사층 및 제1 전극층을 차례로 적층하는 단계, 상기 제1 전극층, 광반사층, 도전성 투명 전극층, p형 접촉층, p형 클래드층, 발광층, n형 클래드층 및 n형 접촉층의 일부를 선택적으로 식각하여 상기 n형 접촉층을 부분적으로 노출하는 단계, 노출된 상기 n형 접촉층 위에 제2 전극을 형성하는 단계, 상기 사파이어 기판의 나머지 일면에 형광체층을 스핀코팅하는 단계, 상기 사파이어 기판을 개별 칩으로 분리하는 단계, 상기 개별 칩을 리드 프레임에 플립칩 본딩하는 단계를 포함하는 방법을 통하여 제조한다.
이 때, 상기 형광체층을 스핀코팅하는 단계 이전에 상기 사파이어 기판의 두께 일부를 깎아내는 단계를 더 포함할 수 있고, 상기 사파이어 기판을 개별 칩으로 분리하는 단계 이전에 상기 형광체층을 선택적으로 식각하여 개별 칩 단위로 구획하는 단계를 더 포함할 수 있다.
상기 제1 전극 또는 상기 제2 전극을 형성한 이후에 질소 또는 산소를 포함하는 분위기의 퍼니스에서 300℃ 내지 700℃ 사이의 온도로 열처리하는 단계를 더 포함할 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 수직형 전극 구조를 가지는 발광 다이오드의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 제1 실시예에 따른 발광 다이오드의 단면도이다.
본 발명의 제1 실시예에 따른 발광 다이오드는 리드 프레임(101, 102), 리드 프레임(101)에 접착되어 있는 칩(100), 칩(100)의 한쪽 전극을 리드 프레임(102)에 연결하는 와이어(21) 등을 포함하여 이루어진다.
칩(100)은 제1 전극(16), 제1 리셉터 접촉층(14), 리셉터 기판(13), 제2 리셉터 접촉층(12), 리셉터측 접합 금속층(11), 에피측 접합 금속층(10), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)이 아래부터 위로 차례로 적층되어 있고, n형 접촉층(3) 위에 제2 전극(15)이 형성되어 있다. 또한, n형 접촉층(3) 위에 광의 파장을 변환하기 위한 형광체층(17)이 형성되어 있다. 여기서 형광체층(17)에는 제2 전극(15)을 노출하는 접촉구가 형성되어 있어서 이 접촉구를 통하여 와이어(21)를 제2 전극(15)에 본딩한다.
여기서 형광체층(17)은 적색, 녹색 및 청색 형광체를 PE(polyethylene), PP(polypropylene), 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만든 형광체 혼합물을 스핀코팅(spin coating)하여 형성한 것이다.
여기서, 리셉터 기판(13)으로는 Si, GaAs, SiC 등의 반도체 기판이나 Au, Al, CuW, Mo, W 등의 금속 기판을 사용한다.
리셉터측 접합 금속층(11)과 에피측 접합 금속층(10)은 저융점 금속인 AuSn, In, Pd, Ag, Au, Sn, InPd, AgIn 등으로 형성한다. 이들 두 접합 금속층(11, 10)이 열압착에 의하여 접합됨으로써 리셉터 기판(13)과 에피층이 서로 부착된다. 여기서, 접합 금속층(11, 10)은 도전성을 가지는 에폭시 필름 등으로 대체될 수 있다.
또, 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및 p형 접촉층(7)은 Inx(GayAl1-y)N (x>0, y>0) 등으로 형성하며, 광 반사층(9)은 Ti, Ni, Al, Ag, Au, Rh, Pd 군중 적어도 하나 이상을 포함하는 단일층 또는 복수층으로 형성하여 광 반사 특성이 우수하도록 형성한다.
칩(100)은 도전성 페이스트(500)에 의하여 제1 전극(16) 면이 리드 프레임(101)에 접착되어 있고, 제2 전극(15)은 와이어를 통하여 리드 프레임(102)의 다른 전극에 연결되어 있다
이러한 구조의 발광 다이오드에서는 제2 전극(15)과 제1 전극(16)이 칩의 상하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있다. 따라서 웨이퍼 당 칩 생산량을 향상할 수 있다. 또한 열전도성과 전기 전도성이 우수한 리셉터 기판(13)을 칩의 구조체로 사용함으로써 열 방출과 정전기 방출이 효율적으로 이루어진다. 아울러, 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대전류에서도 구동이 가능하다. 따라서 단위 소자에서 높은 광출력을 얻을 수 있다. 또한, 형광체층(17)을 균일하게 형성할 수 있기 때문에 연색성의 변화가 적은 균질한 발광 다이오드를 제작할 수 있다.
그러면, 이러한 구조의 발광 다이오드를 제조하는 방법을 설명한다.
도 3 내지 도 8은 본 발명의 제1 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.
먼저, 도 3에 나타낸 바와 같이, 사파이어(Sapphire, Al2O3) 기판(1) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및 p형 접촉층(7)을 차례로 적층한다.
다음, 도 4에 나타낸 바와 같이, p형 접촉층(7) 위에 도전성 투명 전극(8)과 광반사층(9)을 형성하고, 광반사층(9) 위에 접합을 위한 에피측 접합 금속층(10)을 형성한다. 여기서, 광반사층(9)과 도전성 투명 전극(8)의 증착은 전자빔(E-Beam), 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 사용하여 진행한다.
또, 반도체 또는 금속으로 이루어진 리셉터 기판(13)의 윗면에 제1 리셉터접촉층(14)을 형성하고, 아래 면에 제2 리셉터 접촉층(12)과 리셉터측 접합 금속층(11)을 형성한다.
이어서, 에피측 접합 금속층(10)과 리셉터측 접합 금속층(11)을 접촉시킨 상태에서 200~500℃의 온도와 1~6MPa의 압력을 3분 내지 1시간 동안 가하여 두 접합 금속층(10, 11)을 융착시킨다. Au를 유테틱 금속으로 쓰는 경우에는 압력은 2.5MP, 온도는 300℃, 융착 시간은 10분 정도가 특히 바람직하다. 또, 이러한 열압착 공정은 고온으로 인하여 각 층이 산화되는 것을 방지하기 위하여 Ar, He, Kr, Xe, Rn 등의 가스 분위기에서 진행하거나, 또는 N2, 할로겐, 공기(O2포함) 등의 분위기에서 진행하여 접촉층으로 하여금 금속과 반도체 사이의 에너지 간격을 극복하고 접촉 저항을 낮출 수 있도록 한다.
한편, 접합 금속층(10, 11) 대신 전도성을 갖는 에폭시 필름 등을 사용하여 에피층 위에 리셉터 기판을 부착할 수도 있다.
다음, 도 5에 나타낸 바와 같이, 사파이어 기판(1)을 기계적 연마, 습식 식각, 및 건식 식각을 하나 이상 조합하여 사용함으로써 제거한다. 이 때, 버퍼층(2) 및 n형 접촉층(3)의 일부도 함께 제거한다. 버퍼층(2)은 다른 층에 비하여 낮은 온도에서 성장시켜 비정질 구조를 가지는데 이러한 비정질 구조는 결정 구조가 나쁘고 365nm 부근의 단파장을 흡수하기 때문에 광 효율을 높이기 위하여 제거한다. 그러나 400nm 이상의 장파장의 빛을 방출하는 발광 다이오드를 제조하는 경우에는 버퍼층(2)을 제거하지 않을 수도 있다. 또, n형 접촉층(3)은 나중에형성된 것일수록 막질이 우수하다. 따라서 하부에서 상부로 갈수록 막질이 좋아지므로 막질이 떨어지는 하부 일부를 제거하는 것이 바람직하다.
그러면, 사파이어 기판(1)과 버퍼층(2) 및 n형 접촉층(3)의 일부를 제거하는 방법에 대하여 상세히 설명한다.
먼저, 반도체 표면 및 리셉터 기판이 습식 식각시에 식각되거나 손상을 방지하기 위하여 SOG(spin on glass), SiNx, SiO2같은 보호막을 1um 정도 증착한 후, 사파이어 기판(1)을 랩핑(lapping)하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 여기서 사파이어 기판(1)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 하는 습식 식각에 의하여 진행한다.
이 때, 사파이어 기초 기판(1)의 두께는 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 질화물 반도체 박막이 손상될 염려가 있으므로 약 5um~300um(바람직하게는 20um~150um) 정도로 하는 것이 바람직하다. 또, 경면 연마된 사파이어 기판(1) 표면의 거칠기는 1um 이하가 되도록 하여야 한다. 이는 사파이어 기초 기판(1) 표면의 거칠기가 사파이어 기초 기판(1) 및 버퍼층(2) 식각시에 n형 접촉층(2)에 그대로 전달되어 발광 다이오드의 층 구조가 손상될 수 있기 때문이다.
이후 랩핑과 폴리싱이 끝난 시료는 습식과 건식 식각 방법을 어느 하나 이상 조합하여 사파이어 기초 기판(1)을 식각하게 된다. 사파이어 식각에는 건식을 선행 할 수도 있고, 습식식각이 선행 될 수도 있다. 건식식각에는 ICP/RIE 또는 RIE식각방법이 바람직하며, 습식식각에는 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 식각하는 것이 바람직하다. 건식식각 방법으로 사파이어 기초 기판(1)을 빠르게 식각하기 위하여 ICP 와 RIE파워를 가능한 한 높이는 것이 좋지만 질화물계 반도체 에피층이 손상될 수 있기 때문에 주의가 필요하다.
이 때, 사파이어 기초 기판(1)의 습식 식각은 다음과 같은 방법으로 진행한다.
테스트 사파이어 기판을 이용하여 황산(H2SO4), 인산(H3PO4) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 이상을 조합한 혼합 용액 의한 사파이어 기초 기판(1)의 식각 속도를 측정하여 사파이어 기초 기판(1)의 110% 내지 120%에 해당하는 두께의 사파이어를 식각할 수 있는 시간동안 식각 용액에 담가둔다. 110% 내지 120%를 식각하는 이유는 랩핑 이후에 사파이어 기판(1) 두께의 불균일성을 초래 할 수 있는 문제를 최소화하기 위함이다. 여기서 버퍼층(2)의 식각 속도는 사파이어 기초 기판(1)에 비하여 1/50 이하의 식각속도를 나타낸다. 즉, 사파이어 기초 기판(1)에 대한 버퍼층(2)의 식각 선택비가 50 이상이다. 따라서 사파이어 기초 기판(1)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 버퍼층(2)의 식각 속도가 느리기 때문에 그 하부의 층의 손상될 염려는 적다. 한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열방법은 히터 위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접 가열 방식으로 할 수 있다. 또한 에칭용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 높여 줄 수도 있다.
사파이어 기초 기판(1)을 습식 식각할 경우, 사파이어 기초 기판(1)은 20분 동안에 22.16um 식각되어 1.1um/min의 식각 속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 양산성을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다.
본 발명을 양산에 적용했을 경우에 중요한 요소는 사파이어 기초 기판(1)과 질화물계 반도체인 버퍼층(2)과의 식각 선택비를 높일 수 있는 공정 조건을 확보하는 것이며, 특히 버퍼층(2)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 도에 예시하지는 않았지만, 사파이어 식각 정지층으로 SiN, SiO와 같은 보호막 또는, Inx(GayAl1-y)N (0<x<1, 0<y<1) 을 사용할 수 있으며, 바람직하게는 Al의 조성비를 증가시키는 것이 효과적이다. 또한 습식 식각시에 리셉터층(12)위에 SOG, SiN, SiO 등의 보호막을 증착하여 리셉터 기판(13)이 손상되지 않도록 하거나 리셉터 기판(13)을 식각용액에 손상을 받지 않는 Au, Pt, Rh, Pd 중의 어느 하나이상 포함시켜 형성하는 것이 바람직하다.
실험결과, Pt, Au와 같은 금속 및 SiN, SiO와 같은 박막은 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O)의 어느 하나이상을 포함하는 혼합용액에 거의 식각되지 않을 뿐만 아니라, ICP/RIE같은 건식 에칭에서도 높은 내식각성을 보여 그 활용 범위는 크다고 하겠다.
도 9는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.
도 9에서 알 수 있는 바와 같이, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비는 감소한다. 이러한 결과는 ICP/RIE 식각방법으로 사파이어 기초 기판(1)을 식각할 경우, 질화물계 반도체로 이루어진 버퍼층(2)에서 식각을 정지하기 어렵다는 것을 의미하며, 버퍼층(2)에서 식각을 멈추기 위해서는 광학적 분석 방법 또는 잔류 가스 분석 방법 같은 ESD(etch stop detector)기술을 활용해야만 한다. 설사 이러한 분석기술을 사용한다 할지라도 성공 할 확률은 낮다. 그러나 습식식각 방법에서는 질화물 반도체 버퍼층(2)을 식각 정지층으로 이용함으로서대량생산에서 필수 요건인 공정 마진을 확보할 수 있다.
도 10은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.
도 10에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어의 식각 선택비는 100 이상이 될 수 있다. 이러한 결과는 사파이어 기초 기판(1)의 식각 정지층으로 버퍼층(2)을 효과적으로 활용할 수 있음을 의미하며, 100℃의 고온에서도 100 이상의 식각 선택비를 얻을 수 있었다. 특히 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화를 고려해 볼 때 본 발명에서 제시한 방법은 기존의 그 어떤 방법보다 아주 유리하다는 것을 알 수 있다.
도 11은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면사진이다.
도 11에서 알 수 있는 바와 같이, 사파이어 기초 기판(1)이 제거된 후에도 응력에 의한 박막의 깨짐이나 손상을 거의 발견할 수 없었고 표면도 아주 깨끗하다는 것을 알 수 있다.
도 12는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.
도 12에서 알 수 있는 바와 같이, 사파이어 기초 기판(1)이 제거되기 전에는 전류가 흐르지 않는다는 것을 알 수 있고, 사파이어 기초 기판(1)이 제거된 후에는 1V에서 1pA가 흐르지만, ICP/RIE 또는 RIE 기술로 질화물계 반도체 버퍼층(2)을 제거 한 후에는 전류가 40pA로 급격히 증가했다는 것을 알 수 있다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl2, HBr, Ar 중의 어느 하나 이상을 포함하는 혼합 가스를 사용한다.
이러한 결과로 미루어 볼 때 습식 및 건식식각 기술은 사파이어 기초 기판(1)과 질화물계 반도체 버퍼층(2)을 효과적으로 식각하여 n형 질화물계 반도체 접촉층(2)을 노출시킨다는 것을 알 수 있다. 이러한 특성은 각 공정 단계마다 프로브(probe station)를 이용하여 노출표면의 전기적 특성을 측정함으로서 효과적으로 식각 과정을 모니터링 할 수 있음을 보여주는 아주 중요한 결과이다.
다음, 도 6에 나타낸 바와 같이, n형 접촉층(3) 위에 ITO, InSnO, Ti/Ni/Au와 같은 투명 전극, 투과성 전극 또는 오믹 접촉을 형성할 수 있는 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하여 리프트 오프하고, 질소 또는 산소가 포함된 분위기에서 300도 내지 700도의 온도로 열처리하여 n형 접촉층(3)과의 오믹 접촉을 형성하는 제2 전극(15)을 형성하고, 제1 리셉터 접촉층(14) 위에 제1 전극(16)을 형성한다.
이어서, 도 7에 나타낸 바와 같이, n형 접촉층(3)과 제2 전극(15) 위에 형광체 혼합물을 스핀코팅(spin coating)하여 형광체층(17)을 도포한다.
여기서, 형광체 혼합물은 적색, 녹색 및 청색 형광체를 PE(polyethylene), PP(polypropylene), 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만들고, 원심력을 이용하는 회전 코팅기를 사용하여 코팅한다.
다음, 도 8에 나타낸 바와 같이, 형광체층(17)을 사진 식각하여 제2 전극(15)을 노출하는 접촉구를 형성하고, 각층이 형성되어 있는 발광 다이오드 기판을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리한다.
다음, 도 2에 나타낸 바와 같이, 칩을 은(Ag) 페이스트 등의 도전성 페이스트(500)를 이용하여 리드 프레임(101)에 실장하고, 와이어(21)를 본딩하여 제2 전극(15)을 맞은편 리드 프레임(102)에 연결한다.
이상과 같이, 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판(1)을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다.
또한, 이면 연마와 식각을 통하여 사파이어 기판을 제거하면 n형 접촉층(3)의 표면이 미세한 산과 골을 형성하게 되어 빛을 집중시키는 역할을 한다. 또한 형광체층(17)을 스핀코팅하여 형성하기 때문에 형광체층(17)이 균일한 두께로 형성된다. 따라서, 색좌표의 변화가 적은 색변환 발광 다이오드를 안정적으로 생산할 수 있다.
위의 제1 실시예에서는 사파이어 기판(1)을 제거하는 방법으로 이면 연마와 식각을 사용하고 있으나 레이저 리프트 오프(LLO: Laser Lift-Off) 방법을 사용할 수도 있다.
또, 제1 전극(16)과 제2 전극(15)은 단일층 또는 다중층으로 형성할 수 있다. 예를 들어, 제2 전극(15)은, Ti, Al, Ni, Au, Rh, Pd, Pt 등을 어느 하나 이상 포함하는 단일층 또는 복수층으로 형성할 수 있고, 제1 전극(16)은 Ni, Au, Ti, Rh, Pd, Al, Cr, Pt, Ta등을 어느 하나 이상 포함하는 단일금속 또는 합금으로 형성할 수 있으며, 이들 금속층은 열처리 등을 통하여 합금으로 변환시킬 수 있다.
본 발명이 제2 실시예에 대하여 설명한다.
도 13은 본 발명의 제2 실시예에 따른 발광 다이오드의 단면도이다.
본 발명의 실시예에 따른 발광 다이오드는 리드 프레임(30), 리드 프레임(30)에 플립칩(flip-chip) 본딩(bonding)되어 있는 칩 등을 포함하여 이루어진다.
칩은 다음과 같은 구조를 가진다.
사파이어 기판(1) 위에 버퍼층(2) n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6), p형 접촉층(7), 도전성 투명 전극(8), 광반사층(9) 및 제1 전극(16)이 차례로 적층되어 있고, 제1 전극(16), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)의 일부가 제거되어 노출되어 있는 n형 접촉층(3) 표면 위에 제2 전극(15)이 형성되어 있다. 또한, 사파이어 기판(1)의 아래 면에는 광의 파장을 변환하기 위한 형광체층(17)이 형성되어 있다.
여기서, 형광체층(17)은 적색, 녹색 및 청색 형광체를 PE, PP, 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만든 형광체 혼합물을 스핀코팅(spin coating)하여 형성한 것이다.
또, 제1 전극(16)과 제2 전극(15)은 단일층 또는 다중층으로 형성할 수 있다. 예를 들어, 제2 전극(15)은 Ti, Al, Ni, Au, Rh, Pd, Pt 등을 어느 하나 이상 포함하는 단일층 또는 복수층으로 형성할 수 있고, 제1 전극(16)은 Ni, Au, Ti, Rh, Pd, Al, Cr, Pt, Ta 등을 하나 이상 포함하는 단일 금속 또는 합금으로 형성할 수 있다.
이러한 칩은 형광체층(17)이 위로 오도록 뒤집혀서 리드 프레임(30)에 접착되어 있다. 칩은 은(Ag) 페이스트 등의 도전성 페이스트(24, 25)에 의하여 리드 프레임(30)에 접착되어 있다.
이러한 구조의 발광 다이오드에서는 형광체층(17)이 균일하게 형성되기 있기 때문에 발광 다이오드의 연색성 변화가 적다.
이러한 구조의 발광 다이오드를 제조하는 방법에 대하여 설명한다.
도 14 내지 도 17은 본 발명의 제2 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.
먼저, 사파이어(Sapphire, Al2O3) 기판(1) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및 p형 접촉층(7)을 차례로 적층한다. 여기서, 버퍼층(2), n형 및 p형 클래드층(4, 6)과 발광층(5)은 Inx(GayAl1-y)N 등으로 형성한다. 계속해서, p형 접촉층(7) 위에 도전성 투명 전극(8)과 광반사층(9)을 형성하고, 광반사층(9) 위에 금(Au) 등의 금속으로 제1전극(16)을 형성한다. 여기서, 광반사층(9)과 도전성 투명 전극의 증착은 전자빔(E-Beam), 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 사용하여 진행한다.
다음, 도 14에 나타낸 바와 같이, 제1 전극(16), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)의 일부를 선택적으로 식각하여 n형 접촉층(3)을 부분적으로 노출하고, n형 접촉층(3) 위에 제2 전극(15)을 형성한 다음, 사파이어 기판(1)을 식각하거나 또는 연마 후 식각하여 두께 일부를 깎아낸다.
이어서, 도 15에 나타낸 바와 같이, 사파이어 기판(1) 위에 형광체 혼합물을 스핀코팅(spin coating)하여 형광체층(17)을 형성한다.
여기서, 형광체 혼합물은 적색, 녹색 및 청색 형광체를 어느 하나 이상 혼합하거나, 노란색 야그(YAG) 형광체를 PE, PP, 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만들고, 원심력을 이용하는 회전 코팅기를 사용하여 코팅한다. 이때, 여기 광원의 칩은 각각 자외선 또는 청색 광원일 수 있다.
다음, 도 16에 나타낸 바와 같이, 형광체층(17)을 선택적으로 식각하여 개별 칩 단위로 구획한다.
이어서, 도 17에 나타낸 바와 같이, 각층이 형성되어 있는 발광 다이오드 기판을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리한다.
다음, 도 13에 나타낸 바와 같이, 개별 칩을 플립칩 본딩한다.
도 18은 본 발명의 실시예에 따라 제조한 백색 발광 다이오드의 스펙트럼이다.
적, 녹, 청색의 비야그 형광체를 혼합한 후, 스핀 코팅하여 백색 발광다이오드를 제작한 것으로서, 색좌표는 x=0.31, y=0.33이며 연색성은 85이상이다.
이상과 같이, 본 발명에서는 형광체층(17)을 스핀코팅하여 형성하기 때문에 형광체층(17)이 균일한 두께로 형성되어 색좌표 값의 변화가 적은 발광 다이오드를 안정적으로 생산할 수 있을 뿐만 아니라 여기 광원의 고휘도화를 달성했기 때문에 고휘도 색변환 발광 다이오드의 제작이 가능하여 차후 조명 광원으로의 응용에 견인차 역할을 할 것으로 기대한다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
이상과 같이, 수직 전극형 발광 다이오드와 적색, 녹색, 청색, 백색등의 형광체를 이용하여 색변환 발광다이오드를 제조하면 제2 전극과 제1 전극이 칩의 상하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있어, 웨이퍼 당 칩 생산량을 개선시킬 수 있다. 또한 수직 전극형 발광 다이오드 또는 플립칩 발광 다이오드를 이용하여 색변환 발광다이오드를 제작하면 열 방출과 정전기 방출이 효율적으로 이루어져 고 휘도 색변환 발광 다이오드를 얻을 수 있다.
또한, 본 발명에서는 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다.
또, 형광체층을 스핀 코팅하면 형광체 층이 균일한 두께로 형성할 수 있기 때문에 색좌표 값의 변화가 적은 색변환 발광 다이오드를 안정적으로 생산할 수 있다.

Claims (26)

  1. 상하 양면을 가지며 도전성이 있는 리셉터 기판,
    상기 리셉터 기판의 하면에 형성되어 있는 제1 전극,
    상기 리셉터 기판의 상면에 형성되어 있으며 도전성 및 오믹 특성을 가지는 접합층,
    상기 접합층 위에 형성되어 있는 광반사층,
    상기 광반사층 위에 형성되어 있는 제1 도전형 클래드층,
    상기 제1 도전형 클래드층 위에 형성되어 있는 발광층,
    상기 발광층 위에 형성되어 있는 제2 도전형 클래드층,
    상기 제2 도전형 클래드층 위에 형성되어 있는 제2 전극,
    상기 제2 도전형 클래드층과 상기 제2 전극의 위에 코팅되어 있으며 상기 제2 전극을 노출하는 접촉구를 가지는 형광체층
    을 포함하는 발광 다이오드.
  2. 제1항에서,
    상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층이 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 발광 다이오드.
  3. 제1항에서,
    상기 제1 전극과 상기 리셉터 기판 사이에 형성되어 있는 제1 리셉터 접촉층,
    상기 리셉터 기판과 상기 접합층 사이에 형성되어 있는 제2 리셉터 접촉층,
    상기 광반사층과 상기 제1 도전형 클래드층 사이에 형성되어 있는 제1 도전형 접촉층과 도전성 투명 전극 및
    상기 제2 도전형 클래드층과 상기 제2 전극 사이에 형성되어 있는 제2 도전형 접촉층
    을 더 포함하는 발광 다이오드.
  4. 제2항에서,
    상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 발광 다이오드.
  5. 제1항에서,
    상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 발광 다이오드.
  6. 제1항에서,
    상기 형광체층은 야그(YAG) 형광체와 수지를 포함하는 발광 다이오드.
  7. 제1면과 제2면을 가지는 절연 기판,
    상기 제1면 위에 형성되어 있는 버퍼층,
    상기 버퍼층 위에 형성되어 있는 제1 도전형 접촉층,
    상기 제1 도전형 접촉층 위에 형성되어 있는 제1 도전형 클래드층,
    상기 제1 도전형 클래드층 위에 형성되어 있는 발광층,
    상기 발광층 위에 형성되어 있는 제2 도전형 클래드층,
    상기 제2 도전형 클래드층 위에 형성되어 있는 제2 도전형 접촉층,
    상기 제2 도전형 접촉층 위에 형성되어 있는 광반사층,
    상기 광반사층 위에 형성되어 있는 제1 전극,
    상기 제1 도전형 접촉층 위에 형성되어 있는 제2 전극,
    상기 절연 기판의 제2면에 코팅되어 있는 형광체층
    을 포함하는 발광 다이오드.
  8. 제7항에서,
    상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층이 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 발광 다이오드.
  9. 제7항에서,
    상기 광반사층과 상기 제2 도전형 접촉층의 사이에 형성되어 있는 도전성 투명 전극층을 더 포함하는 발광 다이오드.
  10. 제7항에서,
    상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 발광 다이오드.
  11. 제7항에서,
    상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 발광 다이오드.
  12. 제7항에서,
    상기 형광체층은 야그와 수지를 포함하는 발광 다이오드.
  13. 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광반사층을 차례로 적층하는 단계,
    리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계,
    상기 광반사층의 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계,
    상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을마주 보도록 배치하고 열압착하는 단계,
    상기 사파이어 기판을 제거하는 단계,
    상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계,
    상기 n형 접촉층과 상기 제2 전극 위에 형광체층을 스핀코팅하는 단계
    를 포함하는 발광 다이오드의 제조 방법.
  14. 제13항에서,
    상기 사파이어 기판을 제거하는 단계 다음에 상기 버퍼층을 제거하는 단계를 더 포함하는 발광 다이오드의 제조 방법.
  15. 제14항에서,
    상기 사파이어 기판과 상기 버퍼층을 랩핑하여 제거하는 단계에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각 방법, CMP(chemical mechanical polishing) 및 ICP/RIE 건식 식각 방법, 기계적 연마 중의 적어도 어느 하나를 이용하는 발광 다이오드의 제조 방법.
  16. 제15항에서,
    상기 사파이어 기판과 상기 버퍼층을 제거하는 단계에서는 상기 습식 식각 방법과 상기 건식 식각 방법을 함께 사용하며 상기 습식 식각 방법은 상기 기초 기판을 식각하는데 사용하고, 상기 건식 식각 방법은 상기 버퍼층을 식각하는데 사용하는 발광 다이오드의 제조 방법.
  17. 제13항에서,
    상기 사파이어 기판을 제거하는 단계는 상기 사파이어 기판을 기계적 연마 방법으로 이면 연마하는 단계와 이면 연마된 상기 사파이어 기판을 식각하는 단계를 포함하는 발광 다이오드의 제조 방법.
  18. 제13항에서,
    상기 형광체층을 스핀코팅하는 단계 다음에 상기 형광체층을 선택적으로 식각하여 상기 제2 전극을 노출하는 접촉구를 형성하는 단계를 더 포함하는 발광 다이오드의 제조 방법.
  19. 제13항에서,
    상기 리셉터 기판은 Si, GaAs, InP, InAs 등의 반도체 기판, ITO(Indium Tin Oxide), ZrB, ZnO 등의 전도성 산화막, CuW, Mo, Au, Al, Au, Ag 등의 금속 기판 중의 어느 하나로 구성된 발광 다이오드의 제조 방법.
  20. 제13항에서,
    상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주보도록 배치하고 열압착하는 단계는 오믹 특성을 얻도록 Ti, Ni, Au, Sn, In, Pd, Ag, Sn, Ag, Rh 군 중의 어느 하나 또는 둘 이상을 증착하고 열압착하는 단계인 발광 다이오드의 제조 방법.
  21. 제13항에서,
    상기 사파이어 기판을 제거하는 단계에서는 기계적 연마, 습식 식각, 건식 식각 중 어느 하나 이상을 사용하여 진행하는 발광 다이오드의 제조 방법.
  22. 제13항에서,
    상기 제1 전극은 ITO, InSnO, Ti/Ni/Au, Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Pd, 중의 어느 하나 이상을 포함하는 발광 다이오드의 제조 방법.
  23. 사파이어 기판의 일면에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극층, 광반사층 및 제1 전극층을 차례로 형성하는 단계,
    상기 제1 전극층, 광반사층, 도전성 투명 전극층, p형 접촉층, p형 클래드층, 발광층, n형 클래드층 및 n형 접촉층의 일부를 선택적으로 식각하여 상기 n형접촉층을 부분적으로 노출하는 단계,
    노출된 상기 n형 접촉층 위에 제2 전극을 형성하는 단계,
    상기 사파이어 기판의 나머지 일면에 형광체층을 스핀코팅하는 단계,
    상기 사파이어 기판을 개별 칩으로 분리하는 단계,
    상기 개별 칩을 리드 프레임에 플립칩 본딩하는 단계
    를 포함하는 발광 다이오드의 제조 방법.
  24. 제23항에서,
    상기 형광체층을 스핀코팅하는 단계 이전에 상기 사파이어 기판의 두께 일부를 깎아내는 단계를 더 포함하는 발광 다이오드의 제조 방법.
  25. 제23항에서,
    상기 사파이어 기판을 개별 칩으로 분리하는 단계 이전에 상기 형광체층을 선택적으로 식각하여 개별 칩 단위로 구획하는 단계를 더 포함하는 발광 다이오드의 제조 방법.
  26. 제13항 또는 제23항에서,
    상기 제1 전극 또는 상기 제2 전극을 형성한 이후에 질소 또는 산소를 포함하는 분위기의 퍼니스에서 300℃ 내지 700℃ 사이의 온도로 열처리하는 단계를 더 포함하는 발광 다이오드의 제조 방법.
KR1020030100015A 2003-12-30 2003-12-30 발광 다이오드 및 그 제조 방법 KR100613273B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030100015A KR100613273B1 (ko) 2003-12-30 2003-12-30 발광 다이오드 및 그 제조 방법
PCT/KR2004/003021 WO2005064697A1 (en) 2003-12-30 2004-11-22 Light emitting diode with vertical electrode structure and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100015A KR100613273B1 (ko) 2003-12-30 2003-12-30 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050013047A true KR20050013047A (ko) 2005-02-02
KR100613273B1 KR100613273B1 (ko) 2006-08-18

Family

ID=34737924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100015A KR100613273B1 (ko) 2003-12-30 2003-12-30 발광 다이오드 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100613273B1 (ko)
WO (1) WO2005064697A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
KR20140059440A (ko) * 2012-11-08 2014-05-16 엘지이노텍 주식회사 발광 소자 패키지
WO2017183944A1 (ko) * 2016-04-22 2017-10-26 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080048492A (ko) 2005-08-24 2008-06-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 컬러 변환기를 갖는 발광 다이오드 및 레이저 다이오드
DE102005046942A1 (de) 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Verbindung von Schichten, entsprechendes Bauelement und organische Leuchtdiode
KR20090002835A (ko) 2007-07-04 2009-01-09 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
KR101420214B1 (ko) * 2008-01-21 2014-07-17 엘지이노텍 주식회사 질화물계 발광 소자
JP5255421B2 (ja) * 2008-12-15 2013-08-07 株式会社小糸製作所 発光モジュール、発光モジュールの製造方法、および灯具ユニット
KR101092063B1 (ko) 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
DE102010020211A1 (de) * 2010-05-10 2011-11-10 Osram Opto Semiconductors Gmbh Träger für ein optoelektronisches Bauelement, optoelektronische Vorrichtung mit einem Träger und Verfahren zur Herstellung eines Trägers für ein optoelektronisches Bauelement
DE102014116205B4 (de) 2014-11-06 2022-09-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
RU2746849C1 (ru) * 2020-08-27 2021-04-21 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ изготовления магниторезистивного спинового светодиода (варианты)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
US6404125B1 (en) * 1998-10-21 2002-06-11 Sarnoff Corporation Method and apparatus for performing wavelength-conversion using phosphors with light emitting diodes
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
KR20140059440A (ko) * 2012-11-08 2014-05-16 엘지이노텍 주식회사 발광 소자 패키지
WO2017183944A1 (ko) * 2016-04-22 2017-10-26 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
CN109075221A (zh) * 2016-04-22 2018-12-21 Lg 伊诺特有限公司 发光器件和包括发光器件的显示器
US10615311B2 (en) 2016-04-22 2020-04-07 Lg Innotek Co., Ltd. Light emitting device and display comprising same
CN109075221B (zh) * 2016-04-22 2021-06-11 Lg 伊诺特有限公司 发光器件和包括发光器件的显示器

Also Published As

Publication number Publication date
WO2005064697A1 (en) 2005-07-14
KR100613273B1 (ko) 2006-08-18

Similar Documents

Publication Publication Date Title
US8941124B2 (en) Semiconductor light emitting device and method for manufacturing same
TWI284431B (en) Thin gallium nitride light emitting diode device
US20050104081A1 (en) Semiconductor light emitting diode and method for manufacturing the same
JP6419077B2 (ja) 波長変換発光デバイス
JP6305337B2 (ja) 半導体構造の処理方法
US7625778B2 (en) Method of manufacturing a substrate-free flip chip light emitting diode
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR20110102117A (ko) 반도체 발광 장치 및 그 제조 방법
KR100613272B1 (ko) 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
KR100613273B1 (ko) 발광 다이오드 및 그 제조 방법
KR100890468B1 (ko) 도전성 인터커넥션부를 이용한 발광다이오드 소자
GB2426123A (en) Substrate-free flip chip light emitting diode
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
KR100530986B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100629929B1 (ko) 수직 전극 구조를 가지는 발광 다이오드
KR20090115902A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP5228442B2 (ja) 集積型発光源およびその製造方法
KR100663321B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100629210B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
JP2009111100A (ja) 集積型発光源およびその製造方法
TWI414093B (zh) 晶圓級封裝之方法
JP2009111099A (ja) 集積型発光源およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130807

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 14