JP6305337B2 - 半導体構造の処理方法 - Google Patents

半導体構造の処理方法 Download PDF

Info

Publication number
JP6305337B2
JP6305337B2 JP2014526585A JP2014526585A JP6305337B2 JP 6305337 B2 JP6305337 B2 JP 6305337B2 JP 2014526585 A JP2014526585 A JP 2014526585A JP 2014526585 A JP2014526585 A JP 2014526585A JP 6305337 B2 JP6305337 B2 JP 6305337B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
light emitting
semiconductor structure
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014526585A
Other languages
English (en)
Other versions
JP2014525674A (ja
Inventor
チャンドラ バート,ジェローム
チャンドラ バート,ジェローム
アレキサンダー ステイガーワルド,ダニエル
アレキサンダー ステイガーワルド,ダニエル
デヴィッド キャムラス,マイケル
デヴィッド キャムラス,マイケル
ホー チョイ,ハン
ホー チョイ,ハン
フレデリク ガードナー,ネイサン
フレデリク ガードナー,ネイサン
ボリソビッチ シェチェキン,オレグ
ボリソビッチ シェチェキン,オレグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2014525674A publication Critical patent/JP2014525674A/ja
Application granted granted Critical
Publication of JP6305337B2 publication Critical patent/JP6305337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Optical Filters (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は半導体構造を含むウエハ基板接合、そしてウエハ複数の発光素子へと処理することに関する。
発光ダイオード(LED)、共振発光ダイオード(RCLEDs)、垂直共振器面発光レーザー(VCSELs)、及び端部発光レーザーを含む半導体発光素子は、現在考えられる最も効率的な光源である。
可視光スペクトルにわたって動作可能となる高輝度の発光素子の製造に現在関心ある材料系はIII−V族半導体、特に、III族窒化物材料と呼ばれる、ガリウム、アルミニウム、インディウム、及び窒化物を含む二元、三元、四元合金を含んでいる。
一般的に、サファイア、シリコンカーバイ、III族窒化物、他の適切な基板上の異なる混成及びドーパント濃度の半導体層の積み重ね(スタック)を、金属有機化学気相成長(MOCVD)、分子線エピタキシ(MBE)、又はその他のエピタシャル技術によって、エピタキシャルに成長させることで、III族窒化発光素子は製造される。
この積み重ねは、基板の上に形成したシリコンなどドープした1又は複数のN型層、単数の又は複数のN型層の上に形成した活領域の中の1又は複数の発光層、活性領域の上に形成したマグネシウムなどドープした1又は複数のP型層を含む。電気的接点(コンタクト)がN領域及びP領域の上に形成される。
青色又は紫外光を発光する効率的なLEDの開発に連れ、LEDから発光された一次光の一部の蛍光変換を介して、白色を発光するLEDを実現できるようになる。蛍光体は、一次光の一部を、より長い波長の二次光へ変換する。変換されていない一次光二次光と組み合わさって、白色光を生成する。
図13は、特許文献1に更に詳細に記載されている蛍光変換発光装置を形成する方法100を示す。まず、ステップS102で、波長変換材料のシートが生成される。波長変換材料のシートは、ガラス等の無機材料に分散されている蛍光体又は他の光材料を用いて作成される。よく均質化された蛍光粉末状のガラスの混合物、るつぼにて加熱される。ガラス混合物が溶けた後、溶解物が炉内で均質化され、板の上に注がれ、平板状のシートに固くなることが可能になる。
一旦波長変換材料のシートが固められると、シートはいくつかの個々の波長変換素子に分割される(ステップS104)。個々の波長変換素子はLEDダイ(発光ダイオードのダイ)に取り付けられるようなサイズで形成される。
そして、半導体発光素子(発光ダイオード)のダイが与えられる(ステップS106)。LEDダイは、例えばリフレクタカップやサブマウントにマウントされた、マウントダイとし得る。あるいは、LEDダイはマウントされていなくてもよい。そして、波長変換素子はLEDダイに接合される(ステップS108)。
US特許7,553,683号公報
図13の従来の方法では、半導体材料が成長され、素子へと処理され、そして個々の素子チップへ個片化された後に、波長変換ガラス部材がLEDダイに接合される処理と個片が完了した後、LEDチップは一般的に400℃以下のみで処理される。
高温でLEDを処理すると、LED性能特性の劣化と潜在的な層間剥離や、処理時に成膜される層のひびを引き起こすおそれがある。多の適切なガラス層は、大幅に400℃を超えた接合温度を必要とする。その結果、図13の処理温度の制限(400℃以下)は、利用される材料の選択を限定してしまう。さらに、低い接合温度が適切なガラスは、特に短い波長において、高い接合温度が適切なガラスよりも光吸収が大きい。低温接合ガラスを組み入れた素子は性能上で不利を負う。
そこで上記事情に鑑み、本発明の一態様では、半導体構造を第2基板接合した後に半導体構造を発光素子へと処理する方法を提供することを目的とする。接合後に処理することは、接合中のいっそう高い温度の使用を可能にし得る。
上記課題を解決するため、本発明の一つの案では、方法は、成長基板上に成長した、N型領域とP型領域に挟まれ発光層を含む半導体構造を含むウエハを与える工程と、前記ウエハを第2基板と接合する工程と、前記成長基板を取り除く工程と、前記ウエハを前記第2基板へ接合した後、該ウエハを複数の発光素子へと処理する工程と、を有する。
本発明の一態様では、第2基板との接合の前ではなく後にウエハが複数の発光素子へと処理されることで、高い接合温度と、高い処理温度を必要とする基板材料が利用できるようになり、発光素子の性能を向上できる。
成長基板の上で成長した、N型領域と発光領域とP型領域とを有する半導体構造を示す。 図1の半導体構造に支持基板を接合したものを示す。 成長基板を除去し、第2基板を接合した後の図2の構造を示す。 支持基板を除去した後の図3の構造を示す。 第2基板を接合し、成長基板を除去した後の図1の構造を示す。 金属P接点を形成し、メサ形エッチングを行い、金属N接点を形成した後の図4の構造の一部を示す。 金属N接点を形成し、メサ形エッチングを行い、金属P接点を形成した後の図5の構造を示す。 基板の波長変換材料の量を調整した後の素子のウエハの一部を示す。 基板をテクスチャー処理した後の素子のウエハの一部である。 素子のウエハを個片切断した後の3つの素子を示す。 誘電体被膜を形成した後の3つの素子を示す。 過剰な誘電体被膜を取り除いた後の3つの素子を示す。 従来例に係る、蛍光変換LEDを形成する方法を示す。
[実施形態]
以下図面を参照して本発明を実施するための形態について説明する。
発明の実施形態では、N型領域とP型領域との間に配置された発光領域を含む半導体構造、半導体構造の成長の後であって、例えば金属接点を形成することによって半導体構造がさらに処理される前に、ウエハスケールプロセスにて、高屈折率基接合される。半導体構造はその後、発光ダイオード等の発光素子へと処理される。
本明細書において、「ウエハ」とは、複数の小さな構造に分割される前の構造であって、例えば、たくさんの発光素子のために半導体材料が成長した成長基板等である。後述の実施例において、半導体発光素子は青色光や紫外(UV)光を発光するIII族窒化LEDである。しかし、本発明において、半導体発光素子はLEDの代わりに、レーザーダイオードや、例えばIII―V族材料や、III族リン化物、III族ヒ化物、II―VI族材料、酸化亜鉛(ZnO)、又はシリコン系の材料等からなる他の半導体発光体を利用してもよい。
図1は成長基板11の上に成長された半導体構造13を示す。なお、成長基板11は、例えば、サファイア、炭化シリコン、シリコン、窒化ガリウム等又は合基板等の好適などのような基板であってもよい。
半導体構造13はN型領域12と、P型領域16と、N型領域12とP型領域16との間に挟まれた発光領域又は活領域14とを有している。N型領域12が最初に成長させられる。そしてN型領域12は異なる成とドーパント濃度を有する複数の層を含んでいる。複数の層として、例えば、バッファー層や核生成層等の調合層、及び/又は、成長基板11の除去を容易にしてN型で意図的にはドープしていない層、及び発光領域14に効果的に発光させるのに望ましい、特に光学や電気的な特性に設計される、N型素子層(又はP型素子層でもよい)である。
発光領域或いは活領域14は、N型領域12の上に成長している。適切な発光領域14の例として、単一の厚い又は薄い発光層、あるいは、境界層によって分割された複数の薄い又は厚い発光層を含む複数の量子井戸型発光領域を含む。
P型領域16はその後発光領域14の上で成長させられる。N型領域12と同様に、P型領域16は、異なる成、厚さ、ドーパント濃度を有する複数の層であって、意図的にはドープしていない層や、複数のN型層を有してもよい。
図1の素子の半導体材料のすべての厚さの合計は、ある実施例では10μmよりも薄く、別の実施例では6μmよりも薄い。ある実施例では、半導体材料は、成長後、任意に200°C〜800°Cで焼き鈍し(アニール)される。
ある実施例では、図1の半導体構造13は図2に示すように支持基板20に取り付けられる。支持基板20は、成長基板11の除去中に、機械的に半導体構造13を支える。支持基板20はサファイア、シリコン、他の適切な材料で形成されている。
ある実施例では、例えば、支持基板20と半導体構造13とを加熱加圧しながら一緒に押すか、又は、支持基板20と半導体構造13を加熱下で電場をかけながら一緒に押して陽極接合をすることで、支持基板20は半導体構造13に直接接合されている。
別の実施例(図2)では、1又は複数の接合層18によって、支持基板20が半導体構造13に接合される。接合層18は支持基板20の上だけ、半導体構造13の上だけ、又は支持基板20と半導体構造13の両方の上に形成されている。接合層18は、例えば、1つ以上のシリコンの酸化物等、適切な物質で形成されている。接合層18を形成した後、支持基板20と半導体構造13とを加熱加圧しながら一緒に押されるか、或いは支持基板20と半導体構造13を一緒に加熱し電場をかけられる。
支持基板20を取り付けた後、成長基板11の材料にとって適切な技術例えばレーザーリフトオフ、エッチング、機械的な技法によって、成長基板11は取り除かれる。
図3に示す構造では、図2の構造から成長基板11が取り除かれており、この例では、最初の成長した層であるN型領域12は露出している。
ここで、任意の光学インピーダンス整合層22がN型領域12の上に形成されている。光学インピーダンス整合層22は、半導体構造13の表面の凸凹(粗面化)を必要としないで、半導体構造13の抽出を増やす。光学インピーダンス整合層22は、例えば、蒸着やスパッタリングを含む適切な技術により形成された反射防止スタックにより形成される。
また、ある実施例では、N型領域12は粗面化される。このN型領域12が粗面化される実施例において、接合が隙間なく十分に形成されるように、粗面化された表面の隙間を充たすように流れるコンプライアント接合層23が使用される。
1又は複数の接合層23は、存在するならば任意の光学インピーダンス整合層22の上に、もしくはN型領域12の上に形成される。複数の接合層23は多くの場合、高屈折率(例えば、ある実施例では少なくとも1.5)、低光吸収の層である。あるいは、複数の接合層23は、任意の光学インピーダンス整合層22(光学インピーダンス整合層22が存在しない場合は半導体構造13)の上に、又は基板24の上に、又は光学インピーダンス整合層22と基板24の両方の上に形成されてもよい。
接合層23の適切な材料の例として下記材料で作られる。III―V族半導体としてガリウムヒ化物、ガリウム窒化物、ガリウムリン化物、インジウムガリウムリン化等を含みこれらに限らない。II―VI族半導体として、カドミウムセレン化物、カドミウム硫化物、カドミウムテルル化物、硫化亜鉛、セレン化亜鉛、テルル化亜鉛を含みこれらに限らない。IV族半導体及び化合物として、ゲルマニウム、シリコン、シリコンカーバイドを含みこれに限らない。
有機半導体、酸化物、金属酸化物、希土酸化物として、酸化物又は窒化物のアルミニウム、アンチモン、ヒ素、ビスマス、ボロン、カドミウム、セレン、コバルト、銅、ガリウム、ゲルマニウム、インジウム、インジウムスズ、鉛、リチウム、モデニウム、ネオデミウム、ニッケル、ニオブ、亜リン酸、カルシウム、シリコン、ナトリウム、テリウム、タリウム、チタン、タングステン、亜鉛、又はジルコニウムを含み、これに限らない。
オキシハライドとして例えば塩酸化物などがある。フッ化物、塩化物、臭化物として、フッ化した、塩化した、及び臭化したカルシウム、鉛、マグネシウム、カルシウム、ナトリウム、や亜鉛を含み、これに限らない。
金属として、インジウム、マグネシウム、スズ、亜鉛、イットリウムアルミニウムガーネット(YAG)、リン化化合物、ヒ化化合物、アンチモン化合物、窒化化合物、高指標(屈折率)有機化合物もしくはこれらの混合物や合金等を含み、これに限らない。
一つの又は複数の接合層23は、蒸着、スパッタリング、化学気相成長、ディスペンシング、印刷、スプレーコーティング、スピンコーティング、ブレードコーティングなどいずれか適な方法で、設けられる。
屈折率接合材料は流動形で成膜し結合時まで流動のままである、あるいは接合の際に部分的に凝固し又はゲル化する、あるいは簡単に接合できるように熱しながら粘着力を高めて固体にする。あるいは高屈折率接合材料は、ゲル状態から固い樹脂まで幅を持った凝固結合を形成するように反応してもよい。
図3において、半導体構造13は基板(第2基板)24に接合層23を介して接合されている。基板24は、基板ウエハへと予め形成された後に半導体構造13と接合される例えばガラスなどの透明な高屈折率材料とし得る
ガラスの屈折率は、1.5〜2.2の範囲又はそれ以上にあり、GaN(2.4)の屈折率に的確に対応する。
板24に適応する材料として、電気的絶縁材料、半導体ではない材料、フリットガラス、適切な高屈折率のガラス等を含み、これらに限らない。また、基板24は、例えば、塩化鉛、フッ化カリウム、亜鉛フッ化物、及び、アルミニウム、アンチモン、ビスマス、ボロン、鉛、リチウム、リン、カリウム、シリコン、ナトリウム、テルル、タリウム、タングステン、亜鉛等の酸化物や、その他これらの混合物を含んでもよい。
高屈折率を有するガラスとは例えば、ショット社製ガラスであるLaSFN35,LaF10,NZK7,NLAF21,LaSFN18,SF59,或いは、LaSF3、(有)大原硝子製のSLAH51若しくはSLAM60又はこれらの混合物、(Ge,As,Sb,Ga)(S,Se,Te,F,Cl,I,Br)のカルコゲン化合物、カルコゲンーハロゲン化物のガラス等を含む。ある実施例では、基板24は、低屈折率の材料、例えば、ガラス、フッ化マグネシウム、又はポリマー等を含み、或いは形成されてもよい。
例えばシリコーンやシロキサンなどの高屈折率及び低屈折率の樹脂両方が、例えば信越化学株式会社などの製造者から入手可能である。シキサン骨格の側鎖はシリコンの屈折率を変更するよう修飾され得る
有機接着剤は低屈折率を持つ傾向にあるので、例えばエポキシ類等の伝統的な有機接着剤が実質的に入っていないガラスは、高屈折率である傾向にある。このような有機接着剤は、短波長の光と温度の上昇を組み合わせると劣化する傾向にあり、LEDの動作温度の最高温度は150℃以下に限られる。従って、ある実施例では、基板24が有機系を含まない材料にして、より効率的にLEDを駆動し高温で駆動できるようにしている。
ある実施例では、基板24は、発光領域14の光波長を他の波長に変換する一又は複数の発光材料(波長変換材料、光変換材料ともいう)を中に含んでいる上述の材料のいずれかを含むマトリックスである。発光領域14から発光され、波長変換材料へ入射されたすべての又は一部の光は、波長変換材料により変換される。発光領域14から発光されて変換されていない光は、必ずしもそうである必要はないが、最終的な光スペクトルの一部となる。
ここで、一般的な組み合わせの例として、黄色発光波長変換材料と組み合わされた青色発光LED、緑色―赤色発光波長変換材料と組み合わされた青色発光LED、青色―黄色発光波長変換材料と組み合わされたUV発光LED、青色―緑色―赤色発光波長変換材料と組み合わされたUV発光LED等が含まれる。
素子から発光される光のスペクトルを調整するために他の色の光を発る波長変換材料が追加されてもよい
波長変換材料は、コンベンショナルな蛍光体粒子、有機半導体、II−VI族又はIII−V族半導体、II−VI族又はIII−V族半導体の量子ドット又はナノ結晶、染料、ポリマー、冷光を発するGaN等である。
板24がコンベンショナルな蛍光体粒子を含む場合、ある実施例において、基板24は、典型的には約5ミクロンから約50ミクロンまでのサイズを有する粒子を収容するのに十分な厚さを有する。
ガーネット蛍光体、例えばYAl12:Ce(YAG),LuAl12:Ce(LuAG),YAl5−xGa12:Ce(YAlGaG),(Ba1−xSr)SiO:Eu(BOSE),及び、窒化物系蛍光体、例えば(Ca,Sr)AlSiN:Eu及び(Ca,Sr,Ba)Si:Euを含むいずれか適切な蛍光体が利用される。
ある実施例では、基板24は波長変換するセラミックである。セラミック基板は、例えば、上述の蛍光体のいずれかの蛍光体粒子を焼結することによって、あるいは他の材料であるAl,ZrO,SiC,AlON, SiON,又はAlSiON等、又はチタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸ジルコン酸塩などのチタン酸塩、不活性なYAG等を焼結することによって形成される。セラミック基板24は透明、半透明、或いは、散乱性とし得る
ある実施例では、半導体構造13は基板24と一緒に加温しながら加圧することで、半導体構造13は基板24に接合される。例えば、ある実施例では接合温度を800℃まで上げ、別の実施例では400℃より高くし、別の実施例では500℃より高くし、とある別の実施例では、500℃から800℃の間にする。ある実施例では90kNより小さい圧力が接合の時に与えられる。また別の実施例では、半導体構造13と基板24との間に電位差が与えられる。
図4で示すように、基板24の接合の後、例えば、エッチング、物理的な分離、レーザーリフトオフ、又は他の適切な技法により、支持基板20は取り除かれる。支持基板20が取り除かれた後に残存する接合層18は例えばエッチングにより取り除かれる。図4の構造では、半導体構造13はN型領域12の表面を介して基板24に接合されている。P型領域16の上面は露出している。
図2、3、4で説明したプロセスの代案として、図1の構造は図5で示す構造へと処理することもできる。図5に示す構造では、任意の光学インピーダンス整合層22が、図1に示す半導体構造13のP型領域16の上に形成される。1又は複数の接合層23を形成し、そして半導体構造13は図3で示したように基板24に接合される。そして上述と同様に、成長基板11はその後取り除かれる。図5の構成では、半導体構造13はP型領域16を介して基板24に接合されている。N型領域12の上面は露出している。
図6は、N型領域12及びP型領域16に電気的に接続された金属接点33、36を形成した後の、図4の構成を示す。まず、P接点33が形成される。図示されたP接点33は二つの金属層32と34を有する。第1金属層32は、蒸着又はスパッタリング、及びその後のエッチング又はリフトオフを含む標準フォトリソグラフィック処理によりパターニングされる。第1金属層32は、銀などのP型III族窒化材料とオーミックコンタクトを為す反射金属としてもよい。また、第1金属層32は例えば遷移金属の積み重ねでもよい。遷移金属としては、例えばニッケルである。
第1金属層32は、ある実施例では100Å〜2000Åの厚みを有し、ある実施例では、500Å〜1700Åの厚み、別の実施例では1000Å〜1600Åの厚みである。第1金属層32が成膜された後、この構造は任意でアニールされる。
P接点33において、任意の第2金属層34は、第1金属層32の上に、例えば、蒸着、スパッタリングによって堆積され、そしてその後、エッチング又はリフトオフ等の標準フォトリソグラフィック処理によりパターニングされる。第2金属層34は、例えばチタンとタングステンとの合金など、銀と最小限しか反応しない何らかの導電材料とし得る。この合金は部分的に、全体的に窒化しているか、全く窒化していない。もしくは、第2金属層34として、クロム、白金又はシリコンでもよく、さらに、周囲層との密着性に関して及び金属32の拡散を阻止することに関して最適化させた上述の材料の何れかの多層スタックでもよい。
第2金属層34は、ある実施例では1000Å〜10000Åの厚みを有し、ある実施例では2000Å〜8000Åの厚み、別の実施例では2000Å〜7000Åの厚みである。
半導体構造13と接点33、36は標準的なフォトリソグラフィ処理によってパターニングされ、そして化学的活性プラズマを利用して半導体材料を除去する反応イオンエッチング(RIE)、又はRF給電磁場によりプラズマが生成されるRIEである誘電カップリングプラズマ法(ICP)エッチングにより、エッチングされる。
ある実施例では、P接点33の第2金属層34に利用されるフォトリソグラフィマスクにより、パターンが決定される。この実施例では、P接点33の第2金属層34のエッチングに続けてのエッチングが、単一の処理として実施される。一部の領域で、P型領域16全体の厚み及び発光領域14全体の厚みが取り除かれ、N型領域12の表面が見えるようになる。
金属N接点36は、P型領域16と発光領域14がエッチングされて露出したN型領域12の部分の上に形成される。N接点36はアルミニウムを含む好適な金属、又はアルミニウム、チタン―タングステン合金、銅及び金を含む金属の多層スタックとし得る。N接点36が多層スタックである実施例では、GaNとオーミックコンタクトを形成するとともに青色と白色の光を反射させるように、第1金属層(例えばN型領域12に接する金属)が選択される。このような第1金属層は、例えばアルミニウムからなる。いずれか適切な、例えばスパッタリング、蒸着、めっき、又はこれらの工程の組み合わせを含む工程により、N接点36は成膜される。
この構造の上に、例えばプラズマ化学気相成長法(PECVD)化学気相成長法(CVD)、又は蒸着により、誘電体38が堆積される。誘電体38がN接点36とP接点33を電気的に分離(アイソレート)する。誘電体38は、標準フォトリソグラフィック処理によりパターニングされて、さらにICPエッチング又はRIEにより、N接点36とP接点33を露出するようにエッチングされる。誘電体38は窒化シリコン、酸化シリコン及び酸窒化シリコンを含むいずれか適切な誘電体である。ある実施例では誘電体38は反射性スタックである。
誘電体38はN接点36が形成される前または後に形成される。
接合パッド40a及び40bは、N接点36、P接点33及び、絶縁体38の上に形成される。よって、接合パッド40a及び40bは、N接点36やP接点33を例えばPCボード等の他の構造物に接合するのに適した大きな導電パッドに再分配する。接合パッド40aは、P接点33を介してP型領域16に電気的に接続される。接合パッド40bは、N接点36を介してN型領域12に電気的に接続される。接合パッド40は例えば、銅(Cu)、又は、スパッタリングによって又はスパッタリングとめっきとの組み合わせによって堆積される例えば、Ti,TiW,Cu,Ni,及びAuを含む多層スタックとし得る
接合パッド40a及び40bは、図6、7に示すように、隙間を開けることで、或いは誘電体38で述べた材料などの固体誘電体によって、電気的に分離され得る
図7に、N型領域12及びP型領域16に電気的に接続された金属接点であるP接点33、N接点36が形成された後の図5の構造を示す。図7は、図6の構造の反転である。まずN接点36が形成され、一部のN型領域12と発光領域14がエッチングされて取り除かれP型領域16を露出させる。そしてP接点33がP型領域16の露出部分の上に形成される。N接点36及びP接点33は誘電体層38により電気的に分離されている。接合パッド40aと40bは、それぞれ、P接点33とN接点36に接続されている。
金属N接点36、金属P接点33、誘電体38、接合パッド40は、図6を参照して上述したのと同じ方法で作成された同じ材料を用いてよい。
図6も図7もどちらも一つの素子を示していたが、理解されるべきことには、上述のプロセス工程は典型的に、複数の素子を含むウエハ上で行われる。ある実施例では、図6において複数のN接点開口部が、そして図7において複数のP接点開口部がエッチングされるように、N接点及びP接点が分布され得る
図8、9、10、11及び12において、図6の素子又は図7の素子どちらかの複数の素子が説明されている。図8、9、10、11、及び12において、半導体構造13は、図6に示す最上面にあるP型領域16、又は図7に示す最上面にあるN型領域12を有している。同様に、図8、9、10、11、及び12構造31として示す金属接点33、36、及び誘電体38は、図6の構成又は図7の構成のように形成されている。
ウエハ上の個々の素子が完成した後、ウエハ全体が検査される。基板24が波長変換する実施例の場合、LEDそれぞれの色が、図8に例示する任意の工程でチューニングされ得る。図8の構造は半導体構造13を含むウエハの一部を有している。図8では、3つの素子42、44、46が描かれている。検査結果に基づき、ウエハ上の個々のLEDダイの色は、検査結果に基づいて素子ごとに存在する波長変換材料の量を調整することで、さらにチューニングされ得る
もし、ウエハ全体検査にて、素子が所望の波長スペクトルを作成していない場合、波長変換基板(光変換層)である基板24の厚みが、例えば、追加で波長変換材料を局所的に堆積したり(素子42と46)或いは、アブレーション、エッチング、或いは溶解により、波長変換材料の一部を局所的に取り除いたりする(素子44)ことによって変更される。必要であれば、所望の波長スペクトルの光が作成されるまで、検査及び波長変換材料の厚みの再調整を数回行うことができる。光変換層の厚み、LEDによって作成された光に対応して制御されることで、再現性の高い色を作り出す。さらに、LEDによって作成された特定の波長に対応して波長変換層の厚み変更されるので、ウエハにわたってLEDによって生成され光の波長のバラつきを受け入れることができる。従って、望ましくない波長スペクトルを持つ光を生成するとして排斥され得るLEDがいっそう少なくなる
図9では、1つ以上の接合層23と接触する面と反対の基板24の表面48が、粗面化又はパターン形成することによって、適宜テクスチャー処理されることで、光取り出しが向上され得る。テクスチャー処理は、例えばエッチングやレーザーアブレーション等を含む好適技術によって、又は例えば回折格子又はフレネルレンズ等のレンズである別の構造物を基板24にラミネートすることによって実行され得る
図10において、保護リフトオフポリマー層52がウエハの上面に成膜され、そして素子のウエハ素子チップに個片される。それぞれの素子チップは単一の発光ダイオード又は発光ダイオード群を含んでいる。半導体構造13及び基板24一緒にダイシングされるので、図10、11及び12に示すように基板24は素子よりも幅広にならない個片化は、例えば、従来からのソーイングによって、又は193nm、248nm、又は355nm光を用いるレーザーアブレーションによって、もしくは水ジェット切断によって実行される。個片化はまた、(スクライビングと機械的な破断との組み合わせによって実行されてもよく、スクライビングは、たとえば、従来からのソーイングによって、もしくは193nm、248nm、又は355nm光を用いるレーザーアブレーションによって、もしくは水ジェット切断によって実行されてもよい。
図11では、任意の反射被膜(反射コーティング)が、素子の上面56及び側面54に形成される。例えば、反射被膜は、保護リフトオフポリマー層52の上面と、保護リフトオフポリマー層52、接合パッド40a及び40b、構造31、半導体構造13、接合層23、及び基板24の側面に形成される。この反射被膜は、例えば、蒸着を含む適切な技法で形成された高反射誘電体スタックである。側面コーティング54は、それぞれの素子の側面からの光の漏れを削減し、除去する。素子の上面のコーティング56は、図12において、接合パッド40を露出するために保護リフトオフポリマー層52が取り除かれる際に取り除かれる。
この素子は何らかの適切な構造物、例えばPCボードにはんだで取り付けられる。
上述の例ではフリップチップ素子を説明しているが、本発明の構造は、透明なコンタクトを備えて該コンタクトを通じて素子から光が取り出される素子や、上面と底面のコンタクトを備えたバーティカル(縦型)素子を含む、他の素子配置を使用することも可能である。バーティカル素子では、例えば金属充填して接点を収容するため、基板24の一部が取り除かれている、又は形成されていない。或いは、バーティカル素子での接点は電気伝導基板である基板24の上に形成されてもよい。上述の例では、光の大半は半導体構造13から基板24の方向へ向かう。
ある実施例、例えば、透明接点を有する素子やバーティカル素子では、光の大半は半導体構造13から基板24とは反対側の半導体構造13の表面へ向かい得る。このような実施例では、例えば反射金属などの反射接合層が利用され基板24は透明又は不透明とし得る。金属接合層は接点としても利用することもできる。
本発明の実施形態は、従来処理に対して有利な点を提供する。図6及び図7で示した工程(金属接点や誘電体層の形成)よりも前において、半導体構造13は800℃までの温度で処理されることができる。図6及び図7の工程よりも前に半導体構造13は基板24に接合されているので、基板24は高融点、高屈折率材料で形成されることができる。高融点、高屈折率のガラスは大抵、低融点、低屈折率のガラスよりも低い光吸収率である。低い光吸収率の基板24を利用することで、素子の性能が向上する。さらに、高温軟化点のガラスは一般的に、低融点ガラスの熱膨張係数(CTE)よりもIII族窒化物半導体構造13のCTEにいっそう良好に合致する低めのCTEを有する。その結果の構造物は、低減された内部応力を有し、それにより、半導体構造13基板24に接合される際高温にもかかわらず、温度サイクル中に構築される応力に起因して構造がクラックしたり剥離したりする傾向を減らすことができる。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
11 成長基板
12 N型領域
13 半導体構造(GaN)
14 発光領域(III族窒化物発光層、発光層)
16 P型領域
18 接合層
20 支持基板
22 光学インピーダンス整合層
23 接合層
24 基板(第二基板、セラミック基板、波長変換基板、電気伝導基板、光変換層)
31 構造
32 第1金属層
33 P接点(金属P接点)
34 第2金属層
36 N接点
38 誘電体(誘電体層)
40、40a、40b 接合パッド
42、44、46 素子(半導体発光素子)

Claims (12)

  1. 成長基板上に成長された半導体構造を有するウエハを用意し、前記半導体構造は、N型領域とP型領域との間に挟まれたIII族窒化物発光層を有し、
    前記ウエハを第2基板に接合し、前記第2基板は、透明であって、ガラス内に置かれた波長変換材料を有し、
    前記成長基板を取り除き、
    前記ウエハを前記第2基板に接合した後、前記ウエハを複数の発光素子へと処理し、該処理は、
    前記P型領域上に金属接点を形成し、
    前記N型領域の一部が見えるように、前記発光層と前記P型領域との一部を取り除き、且つ
    前記発光層と前記P型領域との一部を取り除いたことにより露出した前記N型領域の上に金属接点を形成する
    ことを有し、且つ
    前記ウエハを複数の発光素子へと処理した後、且つ前記ウエハをダイシングする前に、前記ウエハを検査し且つ前記検査の結果に応じて前記発光素子夫々に対応する波長変換材料の量を調整する、
    ことを有する方法。
  2. 前記第2基板は、1.5よりも高い屈折率を持つ、請求項1記載の方法。
  3. 前記調整することは、レーザーアブレーションにより波長変換材料を取り除くことを有する、請求項1記載の方法。
  4. 前記調整することは、波長変換材料を追加することを含む、請求項1記載の方法。
  5. 前記ウエハを第2基板に接合することは、前記ウエハと前記第2基板とを500℃よりも高い温度で押し付けることを有する、請求項1記載の方法。
  6. 前記調整することの後に、前記ウエハを、単一の発光ダイオードへ、又は発光ダイオードの群へとダイシングすることを更に有する請求項1記載の方法。
  7. 前記ウエハをダイシングした後に、前記単一の発光ダイオード又は前記発光ダイオードの群の各々の側面に、反射コーティングを形成することを更に有する請求項6記載の方法。
  8. 前記接合することよりも前に、光学インピーダンス整合層を前記半導体構造の上に形成することを更に有する請求項1記載の方法。
  9. 前記半導体構造に接合された面とは反対側の前記第2基板の表面をテクスチャー処理することを更に有する請求項1記載の方法。
  10. 前記ウエハを前記複数の発光素子へと処理することは、前記成長基板を取り除いた後に行われる、請求項1記載の方法。
  11. 当該方法はさらに、前記成長基板を取り除く前に、前記ウエハを支持基板に接合することを有し、前記ウエハを第2基板に接合することは、前記半導体構造が前記支持基板に接合されたまま、前記成長基板を取り除いた後に行われる、請求項1記載の方法。
  12. 前記第2基板に接合された面とは反対側の前記半導体構造の表面の上に、反射コンタクトを形成することを更に有する請求項1記載の方法。
JP2014526585A 2011-08-26 2012-08-21 半導体構造の処理方法 Active JP6305337B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161527634P 2011-08-26 2011-08-26
US61/527,634 2011-08-26
PCT/IB2012/054225 WO2013030718A1 (en) 2011-08-26 2012-08-21 Method of processing a semiconductor structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016142915A Division JP6294402B2 (ja) 2011-08-26 2016-07-21 半導体構造の処理方法

Publications (2)

Publication Number Publication Date
JP2014525674A JP2014525674A (ja) 2014-09-29
JP6305337B2 true JP6305337B2 (ja) 2018-04-04

Family

ID=47148861

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014526585A Active JP6305337B2 (ja) 2011-08-26 2012-08-21 半導体構造の処理方法
JP2016142915A Active JP6294402B2 (ja) 2011-08-26 2016-07-21 半導体構造の処理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016142915A Active JP6294402B2 (ja) 2011-08-26 2016-07-21 半導体構造の処理方法

Country Status (7)

Country Link
US (1) US10056531B2 (ja)
EP (1) EP2748864B1 (ja)
JP (2) JP6305337B2 (ja)
KR (2) KR102082499B1 (ja)
CN (1) CN103748696B (ja)
TW (2) TWI635628B (ja)
WO (1) WO2013030718A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101911580B1 (ko) 2011-07-15 2018-10-24 루미리즈 홀딩 비.브이. 반도체 장치를 지지 기판에 접착시키는 방법
WO2013118072A2 (en) 2012-02-10 2013-08-15 Koninklijke Philips N.V. Wavelength converted light emitting device
US20180231191A1 (en) * 2014-10-01 2018-08-16 Koninklijke Philips N.V. Light source with tunable emission spectrum
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP2017220479A (ja) * 2016-06-03 2017-12-14 株式会社ディスコ 発光ダイオードチップの製造方法
JP2017224726A (ja) * 2016-06-15 2017-12-21 株式会社ディスコ 発光ダイオードチップの製造方法
JP2017224728A (ja) * 2016-06-15 2017-12-21 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018014425A (ja) * 2016-07-21 2018-01-25 株式会社ディスコ 発光ダイオードチップの製造方法
TWI759289B (zh) * 2017-03-21 2022-04-01 晶元光電股份有限公司 發光元件
US10559727B2 (en) * 2017-07-25 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of colorful Micro-LED, display modlue and terminals
CN109461805B (zh) * 2018-03-07 2021-08-10 普瑞光电股份有限公司 具有位于包含荧光体的玻璃转换板上的玻璃透镜的汽车led光源
US11348906B2 (en) 2018-03-21 2022-05-31 Osram Opto Semiconductors Gmbh Optoelectronic device comprising a phosphor plate and method of manufacturing the optoelectronic device
CN110544641A (zh) * 2018-05-28 2019-12-06 山东浪潮华光光电子股份有限公司 一种发光二极管芯片的测试方法
JP2019212875A (ja) * 2018-06-08 2019-12-12 信越半導体株式会社 発光素子及び発光素子の製造方法
JP7108196B2 (ja) 2019-12-26 2022-07-28 日亜化学工業株式会社 発光装置、波長変換部材の製造方法及び発光装置の製造方法
KR20210123064A (ko) * 2020-04-02 2021-10-13 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JP2002344029A (ja) 2001-05-17 2002-11-29 Rohm Co Ltd 発光ダイオードの色調調整方法
TWI231054B (en) * 2003-03-13 2005-04-11 Showa Denko Kk Light-emitting diode and its manufacturing method
CN100459189C (zh) 2003-11-19 2009-02-04 日亚化学工业株式会社 半导体元件
JP4594708B2 (ja) * 2003-12-05 2010-12-08 昭和電工株式会社 発光ダイオードおよびその製造方法、発光ダイオードランプ。
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
WO2005091390A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and producing method thereof
JP4116587B2 (ja) * 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
JP4857596B2 (ja) * 2004-06-24 2012-01-18 豊田合成株式会社 発光素子の製造方法
US7560294B2 (en) * 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
US7553683B2 (en) 2004-06-09 2009-06-30 Philips Lumiled Lighting Co., Llc Method of forming pre-fabricated wavelength converting elements for semiconductor light emitting devices
KR100854986B1 (ko) * 2004-06-11 2008-08-28 쇼와 덴코 가부시키가이샤 화합물 반도체 소자 웨이퍼의 제조방법
JP4692059B2 (ja) * 2005-04-25 2011-06-01 パナソニック電工株式会社 発光装置の製造方法
JP4895541B2 (ja) 2005-07-08 2012-03-14 シャープ株式会社 波長変換部材、発光装置及び波長変換部材の製造方法
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP2008135697A (ja) 2006-10-23 2008-06-12 Rohm Co Ltd 半導体発光素子
US7521862B2 (en) 2006-11-20 2009-04-21 Philips Lumileds Lighting Co., Llc Light emitting device including luminescent ceramic and light-scattering material
JP2008159628A (ja) 2006-12-20 2008-07-10 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
US7989236B2 (en) 2007-12-27 2011-08-02 Toyoda Gosei Co., Ltd. Method of making phosphor containing glass plate, method of making light emitting device
US8877524B2 (en) * 2008-03-31 2014-11-04 Cree, Inc. Emission tuning methods and devices fabricated utilizing methods
US10147843B2 (en) 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
US8236582B2 (en) 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
DE102008039790B4 (de) 2008-08-26 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2010087292A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子
WO2010087292A1 (ja) 2009-01-27 2010-08-05 三菱電機株式会社 送信装置、送受信装置、通信システム、および通信方法
CN102361953A (zh) * 2009-03-27 2012-02-22 柯尼卡美能达精密光学株式会社 荧光体部件、荧光体部件的制造方法以及照明装置
US8581229B2 (en) 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region

Also Published As

Publication number Publication date
US20140179029A1 (en) 2014-06-26
EP2748864A1 (en) 2014-07-02
TWI583029B (zh) 2017-05-11
WO2013030718A1 (en) 2013-03-07
JP2016213490A (ja) 2016-12-15
TW201717436A (zh) 2017-05-16
CN103748696A (zh) 2014-04-23
JP2014525674A (ja) 2014-09-29
CN103748696B (zh) 2018-06-22
JP6294402B2 (ja) 2018-03-14
KR20190038671A (ko) 2019-04-08
TW201318229A (zh) 2013-05-01
KR20140053361A (ko) 2014-05-07
TWI635628B (zh) 2018-09-11
KR101965265B1 (ko) 2019-04-04
KR102082499B1 (ko) 2020-02-27
US10056531B2 (en) 2018-08-21
EP2748864B1 (en) 2020-02-05

Similar Documents

Publication Publication Date Title
JP6294402B2 (ja) 半導体構造の処理方法
TWI734110B (zh) 照明結構及製造發光裝置之方法
CN111509112B (zh) 波长转换的半导体发光器件
JP6419077B2 (ja) 波長変換発光デバイス
EP2984685B1 (en) Fabrication method for top emitting semiconductor light emitting devices
JP6535598B2 (ja) フィルタ及び保護層を含む発光デバイス
JP7361810B2 (ja) 反射層を伴うマウント上の発光デバイス
JP6462029B2 (ja) 基板を半導体発光素子に接合する方法
EP2831930B1 (en) Sealed semiconductor light emitting device and method of forming thereof
TWI462241B (zh) 高熱傳導性光電元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180306

R150 Certificate of patent or registration of utility model

Ref document number: 6305337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250