TWI759289B - 發光元件 - Google Patents

發光元件 Download PDF

Info

Publication number
TWI759289B
TWI759289B TW106109284A TW106109284A TWI759289B TW I759289 B TWI759289 B TW I759289B TW 106109284 A TW106109284 A TW 106109284A TW 106109284 A TW106109284 A TW 106109284A TW I759289 B TWI759289 B TW I759289B
Authority
TW
Taiwan
Prior art keywords
light
semiconductor stack
semiconductor
area
light emitting
Prior art date
Application number
TW106109284A
Other languages
English (en)
Other versions
TW201836120A (zh
Inventor
鍾昕展
廖文祿
李世昌
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW106109284A priority Critical patent/TWI759289B/zh
Priority to US15/926,708 priority patent/US10756134B2/en
Priority to CN201810234920.8A priority patent/CN108630718B/zh
Priority to CN202211272043.6A priority patent/CN115566036A/zh
Publication of TW201836120A publication Critical patent/TW201836120A/zh
Application granted granted Critical
Publication of TWI759289B publication Critical patent/TWI759289B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

本發明提供一種發光元件。發光元件包含一基板，一第一半導體疊 層、一第二半導體疊層、一反射鏡、以及一阻擋層。基板包含一第一側以及一相反於第一側的第二側。第一半導體疊層及一第二半導體疊層位於基板的第一側上，且第一半導體疊層與一第二半導體疊層相分離。反射鏡位於第一半導體疊層和基板之間，且阻擋層位於第一半導體疊層、第二半導體疊層及基板之間。第一半導體疊層和第二半導體疊層係可獨立控制以發光。

Description

發光元件
本公開內容有關於一種發光元件，尤其關於一種包含阻擋層的發光元件。
發光二極體被廣泛地用於固態照明光源。相較於傳統的白熾燈泡和螢光燈，發光二極體具有耗電量低以及壽命長等優點，因此發光二極體已逐漸取代傳統光源，並且應用於各種領域，如交通號誌、背光模組、路燈照明、醫療設備等。
本發明提供一種發光元件。發光元件包含一基板、一第一半導體疊層、一第二半導體疊層、一反射鏡、以及一阻擋層。基板包含一第一側以及一相反於第一側的第二側。第一半導體疊層及一第二半導體疊層位於基板的第一側上，且第一半導體疊層及一第二半導體疊相分離。反射鏡位於第一半導體疊層和基板之間，且阻擋層位於第一半導體疊層、第二半導體疊層及基板之間。第一半導體疊層和第二半導體疊層係可獨立控制以發光。
本發明提供一種發光元件。發光元件包括一基板、一第一半導體疊層、一第二半導體疊層以及一反射鏡。基板包含一第一側以及一相反於 第一側的第二側。第一半導體疊層位於基板的第一側上且具有一第一出光區域。第二半導體疊層位於基板的第一側上且與第一半導體疊層相分離。第二半導體疊層具有一第二出光區域。當第一半導體疊層發出第一光且第二半導體疊層未發光時，於發光元件的一近場光譜中，第一光由第二出光區域逃逸出的最大相對強度與第一光由第一出光區域逃逸出的最大相對強度比小於0.1。
10:基板
101:第一側
102:第二側
103:第一側壁
104:第二側壁
105:第三側壁
106:第四側壁
20:連接層
30:接觸層
31:第一透明導電氧化層
32:第二透明導電氧化層
40:反射鏡
401:子反射區域
50:阻擋層
501:鏤空區域
60:第一電極
601:電極墊
602:第一延伸電極
603:第二延伸電極
70:第二電極
80:半導體疊層
80a:第一半導體疊層
80b:第二半導體疊層
G1:間距
θ:夾角
θ1:夾角
801:出光區域
802:電極墊接觸區域
801a:第一出光區域
802a:第一電極墊接觸區域
803a:第一連接區
801b:第二出光區域
802b:第二電極墊接觸區域
803b:第二連接區
D1:第一距離
D2:第二距離
81:發光疊層
82:第一半導體接觸層
83:第二半導體接觸層
811:第一半導體層
812:第二半導體層
813:活性層
814:第三半導體層
815:第四半導體層
90:成長基板
W1:第一寬度
W2:第二寬度
a、b、c、d、e:區域
P1、P3:第一波峰值
P2、P4:第二波峰值
80:半導體疊層
100:穿隧結構
101:第一穿隧層
102:第二穿隧層
D4:總距離
D3:長度
第1A圖為本公開內容之第一實施例之發光元件的俯視圖；第1B圖為本公開內容之第一實施例之發光元件沿著如第1A圖之A-A’線的剖面圖；第1C圖為本公開內容之第一實施例之發光元件沿著如第1A圖之B-B’線的剖面圖；第1D圖為本公開內容之第一實施例之發光元件沿著如第1A圖之C-C’線的剖面圖；第2A圖至第6B圖為如第1A圖至第1D圖所示之發光元件在不同製程階段的示意圖；第7A圖為使第1A圖所示的部分發光元件發光的近場強度光譜示意圖；第7B圖為第7A圖沿著A-A’線之相對強度與對應距離的關係圖；第7C圖為如第1A圖所示的部分發光元件的近場相對強度光譜示意圖； 第7D圖為第7C圖沿著A-A’線之相對強度與對應距離的關係圖；第7E圖為如第1A圖所示的部分發光元件的近場相對強度光譜示意圖；第7F圖為第7E圖沿著B-B’線之相對強度與對應距離的關係圖；第7G圖為如第1A圖所示的發光元件以及發光元件的周圍的近場相對強度光譜示意圖；第7H圖為第7G圖沿著A-A’線之相對強度與對應距離的關係圖；第8圖為本公開內容之第二實施例之發光元件的俯視圖；第9A圖為如第8圖所示的部分發光元件的近場相對強度光譜示意圖；第9B圖為第8A圖沿著A-A’線之相對強度與對應距離的關係圖；第9C圖為如第8圖所示的部分發光元件的近場相對強度光譜示意圖；第9D圖為第9C圖沿著A-A’線之相對強度與對應距離的關係圖；第9E圖為如第8圖所示的部分發光元件的近場相對強度光譜示意圖；第9F圖為第9E圖沿著A-A’線之相對強度與對應距離的關係圖；第9G圖為如第8圖所示的發光元件以及發光元件的周圍的近場相對強度光譜示意圖；第9H圖為第9G圖沿著A-A’線之相對強度與對應距離的關係圖；第10圖為本公開內容之第三實施例之發光元件的俯視圖；以及 第11圖為本公開內容之第四實施例之發光元件的剖面圖。
以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或說明書未描述之元件，可以是熟習此技藝之人士所知之形式。
於本說明書中，除了特別指出說明，相同的元件符號於不同的圖式中，具有與本公開內容任何一處說明之相同或是大致上相同的結構、材料、材料組成和/或製造方法。
在本公開內容中，如果沒有特別的說明，通式AlGaAs代表AlxGa(1-x)As，其中0≦x≦1；通式AlInP代表AlxIn(1-x)P，其中0≦x≦1；通式AlGaInP代表(AlyGa(1-y))1-xInxP，其中0≦x≦1，0≦y≦1；通式AlGaN代表AlxGa(1-x)N，其中0≦x≦1；通式AlAsSb代表AlAs(1-x)Sbx，其中0≦x≦1；通式InGaP代表InxGa1-xP，其中0≦x≦1；通式InGaAsP代表InxGa1-xAs1-yPy，其中0≦x≦1，0≦y≦1；通式InGaAsN代表InxGa1-xAs1-yNy,，其中0≦x≦1，0≦y≦1；通式AlGaAsP代表AlxGa1-xAs1-yPy，其中0≦x≦1，0≦y≦1；通式InGaAs代表InxGa1-xAs，其中0≦x≦1；通式AlGaN代表AlxGa1-xN，其中0≦x≦1；通式InGaN代表InxGa1-xN，其中0≦x≦1。調整元素的含量可以達到不同的目的，例如但不限於，匹配成長基板的晶格常數、調整能階或是調整主發光波長。
第1A圖為本公開內容之第一實施例之發光元件的俯視圖。第1B圖為本公開內容之第一實施例之發光元件沿著如第1A圖之A-A’線的剖面 圖。第1C圖為本公開內容之第一實施例之發光元件沿著如第1A圖之B-B’線的剖面圖。第1D圖為本公開內容之第一實施例之發光元件沿著如第1A圖之C-C’線的剖面圖。發光元件包含一基板10、連接層20、接觸層30、反射鏡40、N組半導體疊層80、阻擋層50、N個第一電極60以及第二電極70。基板10包含一第一側101以及一相反於第一側101的第二側。連接層20位於基板10的第一側101上。接觸層30位於連接層20上。反射鏡40位於連接層20以及接觸層30之間。N組半導體疊層80彼此分離且位於接觸層30上。阻擋層50位於N組半導體疊層80以及接觸層30之間。N個第一電極60分別位於N組半導體疊層80之上。第二電極70位於基板10的第二側102上。於本實施例中，N等於2，即發光元件包含一第一半導體疊層80a以及一第二半導體疊層80b，第二半導體疊層80b和第一半導體疊層80a分離。於本實施例中，第二半導體疊層80b和第一半導體疊層80a的形狀大致上相等，但不限於此，例如亦可為鏡像對稱或相配。
如第1A圖所示，基板10更包含一第一側壁103、一相對於第一側壁103的第二側壁104以及位於第一側壁103和第二側壁104之間的第三側壁105以及第四側壁106，且於本實施例中，相較於第一側壁103和第二側壁104的長度，第三側壁的長度較長，但不限於此。相較於第一側壁103和第二側壁104的長度，第四側壁106的長度較長，但不限於此。各第一電極60包含一電極墊601、第一延伸電極602以及複數第二延伸電極603。相較於第二側壁104，各電極墊601較靠近第一側壁103。第一延伸電極602自電極墊601朝向遠離電極墊601的方向或往第二側壁104延伸。電極墊601可與一導體接合 以連接外部電源，導體可例如為引線。第二延伸電極603分別自第一延伸電極602朝向第三側壁105以及第四側壁106延伸。於一實施例中，各第二延伸電極603與第一延伸電極602之間有一夾角θ，夾角θ為80~100度，以具有較均勻的電流擴散。於本實施例中，夾角θ等於90±5度。第一半導體疊層80a包含一第一出光區域801a、與第一出光區域801a分離的第一電極墊接觸區域802a以及一連接第一出光區域801a與第一電極墊接觸區域802a的第一連接區803a。第一電極墊接觸區域802a的寬度大於第一連接區803a的寬度。具體地，第一電極墊接觸區域802a的寬度以及第一連接區803a的寬度的差異大於40微米(μm)，更佳地，大於60μm，又更佳地，大於90μm。第二半導體疊層80b包含一第二出光區域801b、與第二出光區域801b分離的第二電極墊接觸區域802b以及一連接第二出光區域801b與第二電極墊接觸區域802b的第二連接區803b。第二電極墊接觸區域802b的寬度大於第二連接區803b的寬度。具體地，第二電極墊接觸區域802b的寬度以及第二連接區803b的寬度的差異大於40微米(μm)，更佳地，大於60μm，又更佳地，大於90μm。具體地，寬度量測的方式為垂直第一延伸電極602的方向。第一出光區域801a和第二出光區域801b為發光元件的主要出光區域。第一半導體疊層80a和第二半導體疊層80b之間的間距，具體的，第一出光區域801a和第二出光區域801b之間的間距G1不大於20微米(μm)，更佳的，不大於10μm。兩個電極墊601分別位於第一電極墊接觸區域802a以及第二電極墊接觸區域802b之上。各電極墊601的面積小於對應的電極墊接觸區域802a、802b的面積。具體地，電極墊接觸區域802a、802b的側壁和對應的電極墊601的側壁之間的距離不小 於3μm。位於第一半導體疊層80a上的第一延伸電極602自位於第一電極墊接觸區域802a上的電極墊601沿著第一半導體疊層80a的第一連接區803a延伸至第一半導體疊層80a的第一出光區域801a。位於第二半導體疊層80b上的第一延伸電極602自位於第二電極墊接觸區域802b上的電極墊601沿著第二半導體疊層80b的第二連接區803b延伸至第二半導體疊層80b的第二出光區域801b。於本實施例中，第一連接區803a與第二連接區803b各具有一長度，即第一出光區域801a與第一電極墊接觸區域802a之間的第一距離D1以及第二出光區域801b與第二電極墊接觸區域802b之間的第二距離D2。第一距離D1和/或第二距離D不小於2第三側壁105的長度的3%，且不大於第三側壁105的長度的25%。於本實施例中，第一距離D1與第二距離D2大致上相等。於另一實施例中，第二距離D2和第一距離D1可不相等。
如第1B圖所示，各組半導體疊層80a、80b包含一發光疊層81、一第一半導體接觸層82以及一第二半導體接觸層83。第一半導體接觸層82位於發光疊層81以及接觸層30之間。具體地，依發光疊層81的堆疊方向觀之，第一半導體接觸層82的形狀與發光疊層81的形狀相同。第二半導體接觸層83位於發光疊層81以及第一電極60之間。具體地，第二半導體接觸層83僅位於出光區域801a、801b的上方。具體的，如第1B至第1D圖所示，第二半導體接觸層83僅位於第二延伸電極603以及發光疊層81之間和位於各出光區域801a、801b上的第一延伸電極602以及發光疊層81之間。更具體的，位於第一連接區803a上的第一延伸電極602以及發光疊層81之間和第一電極墊接觸區域802a以及對應的電極墊601之間並未設有第二半導體接觸層83，位 於第二連接區803b上的第一延伸電極602以及發光疊層81之間和第二電極墊接觸區域802b以及對應的電極墊601之間並未設有第二半導體接觸層83。藉由此結構設計，可使電流自電極墊601流入後不會直接進入電極墊接觸區域(即，第一電極墊接觸區域802a和第二電極墊接觸區域802b)，而會藉由各第一延伸電極602流至複數第二延伸電極603，且自位於複數第二延伸電極603之下和位於第一出光區域801a以及第二出光區域801b的第一延伸電極602之下的第二半導體接觸層83進入發光疊層81，故，可集中電流於各出光區域(即第一出光區域801a和第二出光區域801b)中，進而提高發光效率。此外，由於第一出光區域801a與第一電極墊接觸區域802a之間相距一第一距離D1，即第一連接區803a的長度，以及第二出光區域801b與第二電極墊接觸區域802b之間相距一第二距離D2，即第二連接區803b的長度，故當第一半導體疊層80a的發光疊層81發光時和/或第二半導體疊層80b的發光疊層81發光時，本實施例的結構可避免或降低出光區域的光從電極墊接觸區域的側壁進入而導致第一電極墊接觸區域802a和/或第二電極墊接觸區域802b的外圍有漏光的狀況，且當在第一電極墊接觸區域802a和/或第二電極墊接觸區域802b的電極墊601與一導體接合後，也可降低或避免導體反光的狀況。
如圖1B所示，發光疊層81包含第一半導體層811、第二半導體層812以及位於第一半導體層811和第二半導體層812之間的活性層813。活性層813之結構係如：單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多層量子井(multi-quantum well；MQW)結構。在本 實施例中，活性層813為多層量子井結構，其包含複數交疊的井層和阻障層，其中阻障層的能階大於井層的能階。第一半導體層811和第二半導體層812具有不同的導電型態。於本實施例中，第一半導體層811為用於提供電子的n型，且第二半導體層812為用於提供電洞的p型。第一半導體層811的能階和第二半導體層812的能階皆高於活性層813的能階，藉以限制電子或電洞的在活性層813內。於本實施例中，第一半導體疊層80a的活性層813發射出具有第一峰值波長λ1的第一光源，且大部分的第一光源主要自對應的第一出光區域801a逃逸出。第二半導體疊層80b的活性層813發射出具有第二峰值波長λ2的第二光源，且大部分的第二光源主要自對應的第二出光區域801b逃逸出。於一實施例中，自第一出光區域801a逃逸出的第一光源以及自第二出光區域801b逃逸出的第二光源皆為可見的紅光，且第一峰值波長λ1和第二峰值波長λ2大致相等。具體的，第一峰值波長λ1和第二峰值波長λ2為580奈米(nm)~730nm，且較佳地，為600nm~670nm，且第一峰值波長λ1和第二峰值波長λ2之間的差異小於10nm。於另一實施例中，自第一出光區域801a逃逸出的第一光源以及自第二出光區域801b逃逸出的第二光源皆為不可見的遠紅外光，且第一峰值波長λ1和第二峰值波長λ2大致相等。具體的，第一峰值波長λ1和第二峰值波長λ2為730奈米(nm)~1600nm，且較佳地，為800nm~1000nm，且第一峰值波長λ1和第二峰值波長λ2之間的差異小於10nm。於另一實施例中，第一峰值波長λ1和第二峰值波長λ2不同，例如，自第一出光區域801a逃逸出的第一光源為可見的紅光，第一峰值波長λ1為580奈米(nm)~700nm，且較佳地，為600nm~670nm，自第二 區域逃逸出的第二光源為不可見光，第二峰值波長λ2為730奈米(nm)~1600nm，且較佳地，為800nm~1000nm。第一半導體層811和第二半導體層812包含III-V族半導體材料，例如砷化鋁鎵(AlGaAs)，磷化鋁銦(AlInP)或磷化鋁鎵銦(AlGaInP)。本公開內容的複數組半導體疊層80可獨立控制而分別發出光源。具體的，當位於第一半導體疊層80a上的第一電極60與第二電極70同時外接一電源，而位於第二半導體疊層80b上第一電極60並未外接電源時，第一半導體疊層80a的活性層813可發出第一光源，而第二半導體疊層80b的活性層813不會發出第二光源。或者，可同時將第一半導體疊層80a上的第一電極60、第二半導體疊層80b上的第一電極60以及第二電極70外接一電源，則第一半導體疊層80a以及第二半導體疊層80b的活性層813可同時發出第一光源以及第二光源。
如第1B至第1D圖所示，反射鏡40對應第一出光區域801a以及第二出光區域801b的位置，即，反射鏡40與第一出光區域801a以及第二出光區域801b於垂直方向(即發光疊層81的堆疊方向)重疊且依發光疊層81的堆疊方向觀之，反射鏡40的形狀大致上與第一出光區域801a以及第二出光區域801b的形狀相同。具體的，如第1C圖所示，反射鏡40具有複數彼此分離的子反射區域401，於本實施例中，反射鏡40具有兩個子反射區域401分別位於第一出光區域801a以及第二出光區域801b的正下方。如第1C圖所示，第一出光區域801a以及第二出光區域801b各自具有一第一寬度W1，各子反射區域401具有一第二寬度W2，其小於第一寬度W1。具體的，第一寬度W1以及第二寬度W2的差異不小於1μm，且更佳的，不大於15μm，有更佳的，為 2~10μm。於本實施例中，第一出光區域801a的第一寬度W1大致上等於第二出光區域801b的第一寬度W1，例如約為90μm。於本實施例中，各子反射區域401的第二寬度W2彼此相同。於另一實施例中，第一出光區域801a的第一寬度W1不等於第二出光區域801b的第一寬度W1，且兩個子反射區域401的第二寬度W2也彼此不同，且位於第一出光區域801a正下方的子反射區域401的第二寬度W2小於第一出光區域801a的第一寬度W1，位於第二出光區域801b正下方的子反射區域401的第二寬度W2小於第二出光區域801b的第一寬度W1。由於反射鏡40僅位於第一出光區域801a以及第二出光區域801b的正下方，當獨立控制其中一組半導體疊層80發光時，例如獨立控制第一半導體疊層80a使其發光疊層81發出第一光源時，可避免或降低第一光源自第二出光區域801b逃逸出的狀況。此外，由於子反射區域401的第二寬度W2小於對應的出光區域的第一寬度W1，在第一半導體疊層80a的發光疊層81以及第二半導體疊層80b的發光疊層81同時發出第一光源以及第二光源的情況下，可降低或避免第一半導體疊層80a的側壁以及第二半導體疊層80b的側壁發生漏光的情況，且同時可降低或避免光源被過寬的子反射區域401反射而自接觸層30的側壁漏出導致漏光的情況。於本實施例中，如第1C圖所示，第一出光區域801a的側壁為一斜面，第二出光區域801b的側壁為一斜面，且側壁與阻擋層50之間有一夾角θ1，夾角θ1為40~75度，較佳的，夾角θ1為45~70度。具體地，第一出光區域801a和第二出光區域801b之間的間距G1為第一出光區域801a的側壁的頂部與第二出光區域801b側壁的頂部之間的距離。
如第1B至第1D圖所示，發光元件更包含一鏤空區域501，其貫穿阻擋層50，且依發光疊層81的堆疊方向觀之，鏤空區域501的形狀大致上與反射鏡40的形狀相等，換言之，即阻擋層50的形狀大致上與反射鏡40的形狀互補，具體的，反射鏡40與阻擋層50於垂直方向(即發光疊層81的堆疊方向)上不重疊。阻擋層50具有一外側壁，其較第一半導體疊層80a的外側壁以及第二半導體疊層80b的外側壁更接近基板10的第一側壁103、第二側壁104以及第三側壁105以及第四側壁106。第一出光區域801a的側壁以及第一電極墊接觸區域802a的側壁於垂直方向(即發光疊層81的堆疊方向)上分別與阻擋層50重疊；第二出光區域801b的側壁以及第二電極墊接觸區域802b的側壁於垂直方向(即發光疊層81的堆疊方向)上分別與阻擋層50重疊；換言之，如第1B圖所示，第一出光區域801a和第二出光區域801b靠近第二側壁104的位置，部分的阻擋層50未被第一半導體疊層80a以及第二半導體疊層80b覆蓋而裸露，即，部分的阻擋層50於垂直方向(即發光疊層81的堆疊方向)未與第一半導體疊層80a以及第二半導體疊層80b重疊，此外，阻擋層50位於接觸層30靠近第二側壁104的區域以及發光疊層81之間，因此可避免或降低光源自接觸層30的外側壁漏出的情況。於本實施例中，阻擋層50的外側壁與第一側壁103、第二側壁104以及第三側壁105以及第四側壁106大致上共平面。阻擋層50的材料包含絕緣材料，絕緣材料例如為苯并環丁烯(BCB)、環烯烴聚合物(COC)、氟碳聚合物(Fluorocarbon Polymer)、氮化矽(SiNx)、氟化鈣(CaF2)、氧化矽(SiOx)或氟化鎂(MgF2)。部分接觸層30位於鏤空區域501內並與第一半導體接觸層82直接接觸。由於本公開內容的發光元件在各組 半導體疊層和基板10之間設有阻擋層50，因此在製造本公開內容的發光元件過程中，於移除部分的半導體疊層以形成N組分離的半導體疊層80的步驟，可以避免過蝕刻的問題，而使被移除的地方不會有殘留的半導體材料。藉此，當獨立控制其中一發光疊層81發光時，可避免或降低所發出的光源經半導體疊層之間殘留的半導體材料而自鄰近的出光區域逃逸出的狀況，例如獨立控制第一半導體疊層80a的發光疊層81發出第一光源時，可避免或降低第一光源自第二出光區域801b逃逸出的狀況，且同時可降低或避免接觸層30的側壁發生漏光的情況。
第二電極70於垂直方向(即發光疊層81的堆疊方向)上與各組半導體疊層80的第一電極60重疊。具體的，第二電極70於垂直方向皆與各組半導體疊層80的第一電極60的電極墊601以及第一延伸電極602以及第二延伸電極603重疊。且第二電極70於垂直方向(即發光疊層81的堆疊方向)上與第一半導體疊層80a以及第二半導體疊層80b重疊。
第一半導體疊層80a以及第二半導體疊層80b各自更包含一介於第二半導體接觸層83和第一半導體層811之間的第三半導體層814。相較於第一半導體層811，第三半導體層814具有較低的能階以及較厚的厚度，藉以散佈電流使電流均勻擴及發光疊層81。一實施例中，第三半導體層814的厚度，即由第三半導體層814與第二半導體接觸層83直接接觸的表面的位置至與其相對的第三半導體層814之另一面的最短距離不小於2000nm，且較佳的，為2000~7000nm，以利散佈電流。於一實施例中，第三半導體層814包含一未被第一電極60覆蓋的裸露部分，此裸露部分經粗化後包含凹凸結 構，藉以降低第三半導體層814和周遭環境之間的全反射。裸露部分的粗糙度為1~5μm，較佳的，為1~3μm。於一實施例中，第三半導體層814包含磷化鋁鎵銦(AlGaInP)或砷化鋁鎵(AlGaAs)。於本實施例中，第三半導體層814為n型半導體。
各組半導體疊層80a、80b更包含一介於第一半導體接觸層82和第二半導體層812之間的第四半導體層815。相較於第二半導體層812，第四半導體層815具有較小的能階以及較厚的厚度。第四半導體層815用於散佈電流使電流均勻擴及發光疊層81。於一實施例中，第四半導體層815的厚度小於第三半導體層814的厚度，較佳的，第四半導體層815的厚度為1000~4000nm。於一實施例中，第四半導體層815包含磷化鋁鎵銦(AlGaInP)或砷化鋁鎵(AlGaAs)。於本實施例中，第四半導體層815為p型半導體。
第2A圖至第6B圖為如第1A圖至第1D圖所示之發光元件在不同製程階段的示意圖。第2A圖為形成阻擋層50之後的俯視圖；第2B圖為沿著第2A圖之A-A’線的剖面圖。本公開內容之發光元件的製造方法包含提供一成長基板90；形成半導體疊層於成長基板90上，半導體疊層依序包含第二半導體接觸層83、第三半導體層814、發光疊層81、第四半導體層815以及第一半導體接觸層82，其中形成半導體疊層的方法可利用磊晶成長的方式；形成一阻擋層50於第一半導體接觸層82上且圖案化阻擋層50，使阻擋層50包含鏤空區域501。第3A圖為形成接觸層30以及反射鏡40之後的俯視圖；第3B圖為沿著第3A圖之A-A’線的剖面圖。本公開內容之發光元件的製造方法更包含形成接觸層30以覆蓋阻擋層50，部分的接觸層30位於鏤空 區域501內以直接接觸第一半導體接觸層82；以及於複數鏤空區域501的正上方形成包含複數子反射區域401的反射鏡40，其中接觸層30介於反射鏡40與阻擋層50之間。第4圖為連接基板10之後的剖面圖。本公開內容之發光元件的製造方法更包含用連接層20連接基板10與接觸層30；以及移除成長基板90。第5A圖為圖案化第二半導體接觸層83之後的俯視圖；第5B圖為形成第一電極60之後的俯視圖；第5C圖為沿著第5B圖之A-A’線的剖面圖。如第5A圖所示，本公開內容之發光元件的製造方法更包含圖案化第二半導體接觸層83；以及如第5B圖所示形成第一電極60於圖案化的第二半導體接觸層83上，其中，如第5C圖所示，電極墊601以及部分的第一延伸電極602下方的第二半導體接觸層83已移除，且複數第二延伸電極603以及其餘的第一延伸電極602包覆圖案化的第二半導體接觸層83。第6A圖為移除部分半導體疊層之後的俯視圖；第6B圖為沿著第6A圖之A-A’線的剖面圖。如第6A圖所示，本公開內容之發光元件的製造方法更包含以任何方式，例如化學蝕刻或雷射切割等，本實施例是以乾蝕刻方式，移除部分的半導體疊層以形成複數組彼此分離的半導體疊層80a、80b，如第1A圖所示的分離的第一半導體疊層80a以及第二半導體疊層80b，其中由於阻擋層50位於半導體疊層下，在蝕刻過程中會限制蝕刻的範圍以避免過蝕，因此可將阻擋層50上欲移除的半導體疊層區域完全移除乾淨，而不會有殘留的半導體材料在第一半導體疊層80a以及第二半導體疊層80b之間，進而可使第一半導體疊層80a以及第二半導體疊層80b完全分離且不會破壞到位於下方的接觸層30。在此步驟之後，部分的阻擋層50不會被第一半導體疊層80a以及第二半導體疊層 80b覆蓋而裸露。本公開內容之發光元件的製造方法更包含粗化第三半導體層814的未被第一電極60覆蓋的裸露部分，藉以形成如第1B所示的凹凸結構。
第7A圖為使第1A圖所示的發光元件在40±5毫安培的電流下發光，並量測得到近場強度光譜圖，第7B圖為將第7A圖依據A-A’的切線位置得到近場強度的量化值並與最強的強度比較得到的相對強度與對應距離的關係圖。關係圖可用任何適合的儀器取得，本實施例是使用半自動發光分佈量測儀，可用來量測發光元件之近場(near field)的光分佈(lighting distribution。在第7A圖中，相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第7B圖為第7A圖沿著A-A’線之相對強度與對應距離的關係圖。在第7A圖至第7B圖中，發光元件的兩個發光疊層81是同時發出第一光源以及第二光源的，即，發光元件的兩個第一電極60以及第二電極70同時外接一電源。第7B圖中的區域a為第7A圖中第三側壁105至第一出光區域801a之間的部分區域，由於在第三側壁105至第一出光區域801a之間的區域中未有活性層813，所以區域a的相對強度為0。區域b的位置大致代表第7A圖中第一出光區域801a的位置，區域b中有一個具有最大相對強度的第一波峰值P1以及具有一個最小相對強度的第二波峰值P2，最小相對強度的第二波峰值P2的定義為2/3倍的第一波峰值P1(即2/3×P1)至第一波峰值P1之間最低的波峰值。例如，區域b中，第一波峰值P1為3792，而在2/3×3792至3792之間，最低的波峰值為3616，即為第二波峰值P2。區域b中，位於兩個波峰值P1、P2之間且相對強度低於500的位置大致代表第一出光區域801a上的第 一延伸電極602的位置。區域c的位置大致代表第1A圖中第一出光區域801a和第二出光區域801b之間的位置。區域d的位置大致代表第7A圖中第二出光區域801b的位置，區域d中有一個具有最大相對強度的第一波峰值P3以及具有一個最小相對強度的第二波峰值P4，最小相對強度的第二波峰值P4的定義為2/3倍的第一波峰值P3(即2/3×P3)至第一波峰值P3之間最低的波峰值。例如，區域d中，第一波峰值P3為3792，而在2/3×3792至3792之間，最低的波峰值為3680，即為第二波峰值P4。區域d中，位於兩個波峰值P3、P4之間相對強度低於500的位置大致代表第二出光區域801b上的第一延伸電極602的位置。區域e為第1A圖中第四側壁106至第二出光區域801b之間的部分區域，由於在第四側壁106至第二出光區域801b之間的區域中並未有活性層813，所以區域e的相對強度為0。於本公開內容中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度和自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最大相對強度的比不小於0.8且不大於1.2，較佳的，不小於0.85且不大於1.15。例如，於本實施例中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度為3792，自第二半導體疊層80b的第二出光區域801b逃逸出的二光源的最大相對強度為3792，前者與後者的相對強度比為1。此外，於本公開內容中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度和自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最小相對強度的比不小於0.8且不大於1.2，較佳的，不小於0.85且不大於1.15，反之亦然，即，自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的 最大相對強度和自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最小相對強度的比不小於0.8且不大於1.2，較佳的，不小於0.85且不大於1.15。例如，於本實施例中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度為3792，自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最小相對強度為3680，前者與後者的相對強度比為1.03。於本實施例中，自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最大相對強度為3792，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最小相對強度為3616，前者與後者的相對強度比為1.05。於另一實施例中，平均第一出光區域801a的第一波峰值P1、第二波峰值P2、第二出光區域801b的第一波峰值P3以及第一波峰值P4得到一平均值A，四個波峰值中的最大波峰值和平均值A的比為1~1.2，更佳的，為1~1.1。例如，於本實施例中，平均值A(即(3792+3792+3680+3616)/4)為3720，所有波峰值中的最大波峰值為3792，3792/3720為1.02。由此可知，本公開內容的發光元件包含分離的複數組半導體疊層80，且各組半導體疊層80的發光疊層81於發光時，彼此具有良好的均勻性。
第7C圖為第1A圖所示的部分發光元件的近場相對強度光譜示意圖，相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第7D圖為第7C圖沿著A-A’線之相對強度與對應距離的關係圖。在第7C圖至第7D圖中，將如第1A圖所示的發光元件的第一半導體疊層80a上的第一電極60以及第二電極70同時外接一電源，但第二半導體疊層80b上的第一電極60並未外接一電源，即，獨立控制第一半導體疊層80a的發光疊 層81發出第一光源，且不驅動第二半導體疊層80b的發光疊層81。如第7D圖所示，區域a為第7C圖中第三側壁105至第一出光區域801a之間的區域，由於在第三側壁105至第一出光區域801a之間的區域中並未有活性層813，所以區域a的相對強度為0。區域b的位置大致代表第7C圖中第一出光區域801a的位置，區域c的位置大致代表第1A圖中第一出光區域801a和第二出光區域801b之間以及部分的第二出光區域801b的位置。由第7D圖可知，當獨立控制第一半導體疊層80a的發光疊層81發出第一光源時，第二半導體疊層80b的第二出光區域801b幾乎沒有光源逃逸出。即，於獨立控制第一半導體疊層80a發出第一光源時，第二出光區域801b逃逸出的第一光源的最大相對強度和第一出光區域801a逃逸出的第一光源的最大相對強度(即第一波峰值P1)的比小於0.1，更佳的，小於0.08，又更佳的，小於0.05。於本實施例中，第二出光區域801b逃逸出的第一光源的最大相對強度為0，第一出光區域801a逃逸出的第一光源的第一波峰值P1為3792，前者與後者的比等於0。第7E圖為如第1A圖所示的另一部分發光元件的近場相對強度光譜示意圖。相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第7F圖為第7E圖沿著B-B’線之相對強度與對應距離的關係圖。在第7F圖至第7E圖中，將如第1A圖所示的發光元件的第二半導體疊層80b上的第一電極60以及第二電極70同時外接一電源，但第一半導體疊層80a上的第一電極60並未外接一電源，即，獨立控制第二半導體疊層80b的發光疊層81發光，且不驅動第一半導體疊層80a的發光疊層81。如第7F圖所示，區域a為部分的第一出光區域801a以及第一出光區域801a和第二出光區域801b之間的位置。區 域b的位置大致代表第7E圖中第二出光區域801b的位置。區域c的位置大致代表發光元件的第四側壁106至第二出光區域801b之間的部分區域，由於並未有活性層813，所以區域c的相對強度為0。由第7F圖可知，當獨立控制第二半導體疊層80b的發光疊層81發光時，第一半導體疊層80a的第一出光區域801a幾乎沒有光源逃逸出。即，於獨立控制第二半導體疊層80b發出第二光源時，第一出光區域801a逃逸出的第二光源的最大相對強度與第二出光區域801b逃逸出的第二光源的最大相對強度(即第一波峰值P3)的比小於0.1，更佳的，小於0.08，又更佳的，小於0.05。於本實施例中，第一出光區域801a逃逸出的第二光源的最大相對強度為0，第一波峰值P3為3792，前者與後者的比等於0。由此可知，本公開內容的發光元件包含分離的複數組半導體疊層80，且各組半導體疊層80的發光疊層81獨立發光時，可避免或降低影響到鄰近的半導體疊層而使鄰近的半導體疊層有光逃逸出的現象。
第7G圖為第1A圖所示的整個發光元件以及發光元件周圍的近場相對強度光譜示意圖。相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第7H圖為第7G圖沿著A-A’線之相對強度與對應距離的關係圖。在第7G圖中，發光元件的兩個發光疊層81是同時發光的，即，發光元件的兩個第一電極60以及第二電極70同時外接一電源。於本實施例中，第一出光區域801a的第一寬度W1以及第二出光區域801b的第一寬度W1各約為95微米，第一出光區域801a以及第二出光區域801b之間的距離約為10微米，第一出光區域801a以及第二出光區域801b的第一寬度W1與第一出光區域801a以及第二出光區域801b之間的間距G1之總距離(D4)約為200 微米。相應的，第7H圖中，區域a為對應第7G圖中第一出光區域801a、第二出光區域801b以及第一出光區域801a以及第二出光區域801b之間的位置，因區域a的對應距離約為104微米，故可得知第7H圖在X軸(對應距離)方向上對應第7G圖的距離比例約為0.52倍(即104微米/200微米=0.52)。此外，本實施例之發光元件的第一側壁103的長度D3為270微米，因此，第三側壁105對應至第7H圖的X軸約為239微米的位置(即c線的位置)，第四側壁106對應至第7H圖大約在X軸約為380微米的位置(即d線的位置)。由7H圖可得知，於第三側壁105和/或第四側壁106所逃逸出的光源的相對強度和第一出光區域801a和第二出光區域801b逃逸出的光源的最大相對強度的比小於0.1，更佳的，小於0.08，又更佳的，小於0.05。於本實施例中，於第三側壁105和/或第四側壁106所逃逸出的光源的相對強度為0，自第二出光區域801b和第一出光區域801a逃逸出的光源的最大強度為3792(P1)，前者與後者的比等於0。由此可知，本公開內容的發光元件包含分離的複數組半導體疊層80，且各組半導體疊層80的發光疊層81同時發光時，發光元件的基板10之側壁外圍並沒有漏光的狀況。
第8圖為本公開內容之第二實施例之發光元件的俯視圖。本公開內容的第二實施例的發光元件包含與第一實施例大致上相同的結構，主要不同的地方在於，第一電極60的形狀不同。於本實施例中，各組半導體疊層80a、80b上的第一延伸電極602自對應的電極墊601分別沿著對應的連接區803a、803b延伸至對應的出光區域801a、801b。各第二延伸電極603分別 自對應之第一延伸電極602朝向第三側壁105以及第四側壁106延伸，並接著朝向基板10的第二側壁104延伸。
第9A圖為使第8圖所示的發光元件在40±5毫安培的電流下發光，並量測得到近場相對強度光譜圖。第9B圖為將第9A圖依據A-A’的切線位置得到近場相對強度的量化值並與最強的相對強度比較的相對強度與對應距離的關係圖。在第9A圖中，相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第9B圖為第9A圖沿著A-A’線之相對強度與對應距離的關係圖。在第9A圖至第9B圖中，發光元件的兩個發光疊層81是同時發光的，即，發光元件的兩個第一電極60以及第二電極70同時外接一電源。第9B圖中的區域a為第8圖中第三側壁105至第一出光區域801a之間的部分區域，由於在第三側壁105至第一出光區域801a之間的區域中並未有活性層813，所以區域a的相對強度為0。區域b的位置大致代表第8圖第一出光區域801a的位置，區域b中有一個具有最大相對強度的第一波峰值P1以及具有一個最小相對強度的第二波峰值P2，最小相對強度的第二波峰值P2的定義為2/3倍的第一波峰值P1(即2/3×P1)至第一波峰值P1之間最低的波峰值。例如，區域b中，第一波峰值P1為3776，而在2/3×3776至3776之間，最低的波峰值為3456，即為第二波峰值P2。區域b中，有兩個相對強度低於500的波谷大致代表第一出光區域801a上的兩個第二延伸電極603的位置。區域c的位置大致代表第9A圖中第一出光區域801a和第二出光區域801b之間的位置。區域d的位置大致代表第9A圖中第二出光區域801b的位置，區域d中有一個具有最大相對強度的第一波峰值P3以及具有一個最小相對強度的第二波峰值P4，最 小相對強度的第二波峰值P4的定義為2/3倍的第一波峰值P3(即2/3×P3)至第一波峰值P3之間最低的波峰值。例如，區域d中，第一波峰值P3為3840，而在2/3×3840至3840之間，最低的波峰值為3424，即為第二波峰值P4。區域d中，有兩個相對強度低於500的波谷大致代表第二出光區域801b上的兩個第二延伸電極603的位置。區域e為第9A圖中第四側壁106至第二出光區域801b之間的部分區域，由於在第四側壁106至第二出光區域801b之間的區域中並未有活性層813，所以區域e的相對強度為0。於本公開內容中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度和自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最大相對強度的比不小於0.8且不大於1.2，較佳的，不小於0.85且不大於1.15。例如，於本實施例中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度為3776，自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最大相對強度為3840，前者與後者的相對強度比為0.98。此外，於本公開內容中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度和自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最小相對強度的比不小於0.8且不大於1.2，較佳的，不小於0.85且不大於1.15，反之亦然，即，自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最大相對強度和自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最小相對強度的比不小於0.8且不大於1.2，較佳的，不小於0.85且不大於1.15。例如，於本實施例中，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最大相對強度為3776，自第二半 導體疊層80b的第二出光區域801b逃逸出的第二光源的最小相對強度為3424，前者與後者的相對強度比為1.1。於本實施例中，自第二半導體疊層80b的第二出光區域801b逃逸出的第二光源的最大相對強度為3840，自第一半導體疊層80a的第一出光區域801a逃逸出的第一光源的最小相對強度為3456，前者與後者的相對強度比為1.11。於另一實施例中，平均第一半導體疊層80a第一波峰值P1、第二波峰值P2、第二半導體疊層80b第一波峰值P3以及第一波峰值P4得到一平均值A，四個波峰值中的最大波峰值和平均值A的比為1~1.2，更佳的，為1~1.1。例如，於本實施例中，平均值A(即(3456+3840+3424+3776)/4)為3624，所有波峰值中的最大波峰值為3840，3840/3624為1.06。由此可知，本公開內容的發光元件包含分離的複數組半導體疊層80，且各組半導體疊層80的發光疊層81同時發光時，彼此具有良好的均勻性。
第9C圖為第8圖所示的部分發光元件的近場相對強度光譜示意圖，相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第9D圖為第9C圖沿著A-A’線之相對強度與對應距離的關係圖。在第9C圖至第9D圖中，將如第8圖所示的發光元件的第一半導體疊層80a上的第一電極60以及第二電極70同時外接一電源，但第二半導體疊層80b上的第一電極60並未外接一電源，即，獨立控制第一半導體疊層80a的發光疊層81發光，且不驅動第二半導體疊層80b的發光疊層81。如第9D圖所示，區域a為第9C圖中第三側壁105至第一出光區域801a之間的部分區域，由於在第三側壁105至第一出光區域801a之間的區域並未有活性層813，所以區域a的相對 強度為0。區域b的位置大致代表第9C圖中第一出光區域801a的位置，區域c的位置大致代表第7C圖中第一出光區域801a和第二出光區域801b之間以及部分的第二出光區域801b的位置。由第9D圖可知，當獨立控制第一半導體疊層80a的發光疊層81發光時，第二半導體疊層80b的第二出光區域801b幾乎沒有光源逃逸出。即，於獨立控制第一半導體疊層80a發出第一光源時，第二出光區域801b逃逸出的第二光源的最大相對強度與第一出光區域801a逃逸出的第一光源的最大相對強度(即第一波峰值P1)的比小於0.1，更佳的，小於0.08，又更佳的，小於0.05。於本實施例中，第二出光區域801b逃逸出的光源的最大相對強度為0，第一波峰值P1為3808，前者與後者的比等於0。第9E圖為如第8圖所示的另一部分發光元件的近場相對強度光譜示意圖。相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第9F圖為第9E圖沿著A-A’線之相對強度與對應距離的關係圖。在第9E圖至第9F圖中，將如第8圖所示的發光元件的第二半導體疊層80b上的第一電極60以及第二電極70同時外接一電源，但第一半導體疊層80a上的第一電極60並未外接一電源，即，獨立控制第二半導體疊層80b的發光疊層81發光，且不驅動第一半導體疊層80a的發光疊層81。如第9F圖所示，區域a為部分的第一出光區域801a以及第一出光區域801a和第二出光區域801b之間的位置。區域b的位置大致代表第9E圖中第二出光區域801b的位置。區域c的位置大致代表發光元件的第四側壁106至第二出光區域801b之間的部分區域，由於此區域中並未有活性層813，所以區域c的相對強度為0。由第9F圖可知，當獨立控制第二半導體疊層80b的發光疊層81發光時，第一半導體疊層80a的第 一出光區域801a幾乎沒有光源逃逸出。即，於獨立控制第二半導體疊層80b發出第二光源時，第一出光區域801a逃逸出的第二光源的最大相對強度和第二出光區域801b逃逸出的第二光源的最大相對強度(即第一波峰值P3)的比小於0.1，更佳的，小於0.08，又更佳的，小於0.05。於本實施例中，第一出光區域801a逃逸出的光的最大相對強度為0，第一波峰值P3為3856，前者與後者的比等於0。由此可知，本公開內容的發光元件包含分離的複數組半導體疊層80，且各組半導體疊層80的發光疊層81獨立發光時，可避免或降低影響到鄰近的半導體疊層而使鄰近的半導體疊層有光逃逸出的現象。
第9G圖為第8圖所示的整個發光元件以及發光元件周圍的近場相對強度光譜示意圖。相較於未畫斜線部分之區域的亮度，斜線部分的區域為亮度較低之區域。第9H圖為第9G圖沿著A-A’線之相對強度與對應距離的關係圖。在第9G圖中，發光元件的兩個發光疊層81是同時發光的，即，發光元件的兩個第一電極60以及第二電極70同時外接一電源。於本實施例中，第一出光區域801a的第一寬度W1以及第二出光區域801b的第一寬度W1各約為95微米，第一出光區域801a以及第二出光區域801b之間的距離約為10微米，第一出光區域801a以及第二出光區域801b的第一寬度W1與第一出光區域801a以及第二出光區域801b之間的間距G1之總距離(D4)約為200微米。相應的，第9H圖中，區域a為對應第9G圖中第一出光區域801a至第二出光區域801b的位置，因區域a的對應距離約為107微米，故可得知第9H圖在X軸(對應距離)方向上對應第9G圖的距離比例約為0.54倍，(即107微米/200微米=0.54)。此外，本實施例之發光元件的第一側壁103的長度D3為270微米， 因此，第三側壁105對應至第9H圖的X軸約為244微米的位置(即c線的位置)，第四側壁106對應至第9H圖大約在X軸約為389微米的位置(即d線的位置)。由9H圖可得知，於第三側壁105和/或第四側壁106所逃逸出的光源的相對強度和第一出光區域801a與第二出光區域801b逃逸出的光源的最大相對強度的比小於0.1，更佳的，小於0.08，又更佳的，小於0.05。於本實施例中，於第三側壁105和/或第四側壁106所逃逸出的光源的相對強度為0，自第二出光區域801b和第一出光區域801a逃逸出的光源的最大強度為3840(P3)，前者與後者的比等於0。由此可知，本公開內容的發光元件包含分離的複數組半導體疊層80，且各組半導體疊層80的發光疊層81同時發光時，發光元件的基板10之側壁外圍並沒有漏光的狀況。
第10圖為本公開內容之第三實施例之發光元件的俯視圖。本公開內容的第三實施例的發光元件包含與第一實施例大致上相同的結構，主要不同的地方如下所述。於本實施例中，發光元件包含5組分離的半導體疊層80。且各組半導體疊層80的形狀彼此不同。各組半導體疊層80不包含如第1A圖所示的連接區803a、803b，即各組半導體疊層80的電極墊接觸區域802與出光區域801直接連接。此外，依發光疊層81的堆疊方向觀之，第二半導體接觸層83的形狀大致上與第一延伸電極602以及複數第二延伸電極603的形狀相同。
第11圖為本公開內容之第四實施例之發光元件，本公開內容的第四實施例的發光元件之俯視圖大致上與第10圖相同，第11圖為如第10圖沿著A-A’線之剖面圖。本公開內容的第四實施例的發光元件包含與第三實施 例大致上相同的結構，主要不同的地方如下所述。於本實施例中，複數組半導體疊層80之中，由基板10朝向第一電極60的方向觀之，至少一組半導體疊層80包含複數個發光疊層81與穿隧結構100，且穿隧結構100位於兩相鄰的發光疊層81之間。穿隧結構100包含一第一穿隧層101以及一第二穿隧層102，第一穿隧層101以及第二穿隧層102是互相堆疊位於兩相鄰的發光疊層81之間。第一穿隧層101和第二穿隧層102具有不同的導電型態。於本實施例中，第一穿隧層101是p型半導體，第二穿隧層102是n型半導體。n型摻雜物是碲(Te)或矽(Si)。p型摻雜物是碳(C)或鎂(Mg)。於一實施例中，n型摻雜物為Te，p型摻雜物為C。第一穿隧層101與第二穿隧層102具有一摻雜濃度，摻雜濃度例如高於1×1018cm-3，且較佳地，不小於5×1018cm-3，更佳地，為5×1018cm-3~1×1022cm-3。穿隧結構100將進入的電子轉換成電洞或將進入的電洞轉換成電子。兩相鄰的發光疊層81通過穿隧結構100以串聯的方式形成電連接。即，兩相鄰的發光疊層81形成pn-pn或np-np結構。第一穿隧層101和第二穿隧層102包含III-V族半導體材料，例如InGaP或AlGaAs。較佳地，第一穿隧層101的能階和第二穿隧層102的能階大於活性層813中井層的能階。第一穿隧層101的厚度不小於5nm，且較佳地，不大於100nm。於一實施例中，第二穿隧層102的厚度大於第一穿隧層101的厚度，較佳地，第二穿隧層102的厚度不小於10nm，更佳地，不大於100nm。第一穿隧層101的厚度和第二穿隧層102的厚度之間的差異大於20nm，較佳地，為30~50nm。於本實施例中，其中兩組半導體疊層80各包含兩個互相堆疊的發光疊層與包含一個穿隧結構100位於兩個發光疊層81之間。於本實施例中，每組半導 體疊層80中的兩個發光疊層81的結構和第1B圖所述的結構相同，即皆包含第一半導體層811、在第一半導體層811上的第二半導體層812以及位於第一半導體層811和第二半導體層812之間的活性層813，且第一半導體接觸層82位於靠近基板10的發光疊層81以及接觸層30之間，第二半導體接觸層83位於遠離基板10的發光疊層81以及第一電極60之間。於一實施例中，在其中一組具有兩個發光疊層81的半導體疊層80中，兩個互相堆疊的發光疊層81分別具有活性層813並可分別發射出具有峰值波長λ的光源，且兩個活性層813各自發射出的光源同時自半導體疊層80的同一出光區域逃逸出。於一實施例中，在其中一組半導體疊層80中，由兩個活性層813發射並自同一出光區域逃逸出的光源皆為可見的紅光，且兩個峰值波長λ大致相等，藉以增加發光元件的亮度。於一實施例中，在一組半導體疊層80中兩個活性層813發射出的光源皆為可見光，兩個峰值波長λ為580奈米(nm)~700nm，且較佳地，為600nm~670nm，且兩個峰值波長之間的差異小於10nm。於另一實施例中，在一組半導體疊層80中兩個活性層813發射出的光源皆為不可見光，兩個峰值波長λ為750奈米(nm)~1500nm，且較佳地，為800nm~1000nm。於本實施例中，在一組半導體疊層80中兩個的活性層813各自發射出的光源具有不同的峰值波長λ，例如，靠近基板10的活性層813發射出的光源為不可見光，其峰值波長λ為750奈米(nm)~1500nm，且較佳地，為800nm~1000nm，遠離基板10的活性層813發射出的光源為可見光，其峰值波長λ為580奈米(nm)~700nm，且較佳地，為600nm~670nm，且所述具有不同峰值波長λ的光源同時自同一半導體疊層80的出光區域逃逸出。
於另一實施例中，至少一組半導體疊層80包含複數個互相堆疊的發光疊層81，且發光元件並未包含第四實施例描述的穿隧結構100位於兩相鄰的發光疊層81之間，即，於本實施例中，兩相鄰的發光疊層81形成pn-np或np-pn結構。此外，於獨立控制其中一遠離基板10的發光疊層81發光時，可利用任何方式讓靠近基板10的發光疊層81不發光，例如，在靠近基板的發光疊層81的側壁形成一金屬層，使靠近基板的發光疊層81形成短路，進而只讓遠離基板10的發光疊層81發出一光源，且光源自對應的半導體疊層80的出光區域逃逸出。
於一實施例中，本公開內容的發光元件複數第一電極60和第二電極70位於基板10的同一側，複數第一電極60和第二電極70可藉由覆晶的方式與一包含外部電路的載板電連接。
於本實施例中，成長基板90提供一上表面，其用於磊晶成長磊晶結構。成長基板90具有一足夠的厚度以支撐之後成長在成長基板90上的層或是結構。較佳地，成長基板90之厚度不小於100微米，且較佳地，不超過250微米。成長基板90是單晶且包含半導體材料，例如，包含一個三五族半導體材料或是四族半導體材料。於一實施例中，成長基板90包含一具有一n型或p型的三五族半導體材料。於本實施例中，三五族半導體材料包含n型的砷化鎵(GaAs)，n型摻雜物為矽(Si)。
當複數第一電極60和第二電極70位於基板10的相反兩側時，基板10是導電的，藉以在第一電極60以及第二電極70之間傳導一電流。基板10具有一足夠的厚度，藉以支撐在其上的層或是結構。例如，大於100微米。 基板10包含導電材料，其包含矽(Si)、鍺(Ge)、銅(Cu)、鉬(Mo)、鎢鉬(MoW)、氮化鋁(AlN)、氧化鋅(ZnO)或銅鎢(CuW)。較佳地，基板10包含矽或銅鎢(CuW)。
第一電極60以及第二電極70用於與一外接電源連接且傳導一在兩者之間的電流。第一電極60以及第二電極70的材料包含透明導電材料或是金屬材料。透明導電材料包含透明導電氧化物，金屬材料包含金(Au)、鉑(Pt)、鍺金鎳(GeAuNi)、鈦(Ti)、鈹金(BeAu)、鍺金(GeAu)、鋁(Al)、鋅金(ZnAu)或鎳。
連接層20包含透明導電氧化物、金屬材料、絕緣氧化物或高分子材料。透明導電氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬材料包含銦、錫、金、鈦、鎳、鉑、鎢或其等之合金。絕緣氧化物包含氧化鋁(AlOx)、氧化矽(SiOx)或氮氧化矽(SiOxNy)。高分子材料包含環氧樹脂(epoxy)、聚醯亞胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯並環丁烯(benzocyclobutene，BCB)或矽氧樹脂(silicone)。連接層20具有一400~5000nm的厚度。
接觸層30包含一第一透明導電氧化層31以及一第二透明導電氧化層32，第一透明導電氧化層31覆蓋阻擋層50以及與第一半導體接觸層82直接接觸藉以降低第二電極70以及發光疊層81之間的串聯電阻。第二透明導電氧化層32位於連接層20以及第一透明導電氧化層31之間，第二透明導電 氧化層32的材料與第一透明導電氧化層31之材料不同，甚或形成方法亦可不同。第二透明導電氧化層32可具有增進橫向(亦即與各層堆疊方向相垂直之方向)電流擴散之功能或做為一透光層之功能。第二透明導電氧化層32可選擇一折射率值較發光疊層81為低之材料，以增進透光效果。第二透明導電氧化層32之厚度可較第一透明導電氧化層31之厚度更厚，例如由阻擋層50往第二透明導電氧化層32之方向看，第一透明導電氧化層31之厚度約為25Å~200Å，或為40Å~60Å，第二透明導電氧化層32之厚度約為25Å~2000Å，或為600Å~1700Å，而可增進橫向電流擴散。在本發明的其他實施例中，也可不形成第二透明導電氧化層32，而是將第一透明導電氧化層31之厚度加厚以取代第二透明導電氧化層32。第一透明導電氧化層31與第二透明導電氧化層32分別包含一材料選自氧化銦錫(Indium Tin Oxide,ITO)、氧化鋁鋅(Aluminum Zinc Oxide,AZO)、氧化鎘錫、氧化銻錫、氧化鋅(ZnO)、氧化鋅錫、及氧化銦鋅(Indium Zinc Oxide,IZO)所構成之群組。在本實施例中，第一透明導電氧化層31之材料為氧化銦錫(Indium Tin Oxide,ITO)，第二透明導電氧化層32之材料為氧化銦鋅(Indium Zinc Oxide,IZO)。第一透明導電氧化層31為使用電子束槍(E-gun)所形成，而第二透明導電氧化層32為使用濺鍍(Sputtering)所形成。其中用濺鍍(Sputtering)所形成之透明導電氧化層之密度較使用電子束槍(E-gun)所形成者高，亦即第二透明導電氧化層32較第一透明導電氧化層31緻密，密度較高，有助於上述之橫向電流擴散。
反射鏡40可對發光疊層81所發出之光有大於85%的反射率，較佳的，反射鏡40包含一為2500~7500埃(Å)的厚度。反射層81可包含一金屬材料，例如金(Au)或銀(Ag)。
於一實施例中，發光元件更包含一鈍化層，其覆蓋各組半導體疊層80的側壁以及各組半導體疊層80的部分上表面。鈍化層作為一保護層，藉以保護半導體疊層使其免於例如為濕氣或機械破壞的環境損害。
磊晶的方法包含，金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、分子束磊晶(molecular beam epitaxy，MBE)或液相磊晶法(liquid-phase epitaxy，LPE)。
根據本公開內容的又一實施例，前述實施例中的結構可以結合或是改變。舉例說明，第11圖所示之發光元件之其中一半導體疊層可包含如第1B圖所示的第三半導體層814，第三半導體疊層814可位於遠離基板10的發光疊層81以及第二半導體接觸層83之間。第1B圖所示的第一半導體疊層80a可包含如第11圖所示的複數互相堆疊的發光疊層81。
需注意的是，本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。不同實施例中相同或相似的構件，或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外，本發明中上述之實施例在適當的情況下，是可互相組合或替換，而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係 亦可以應用於其他實施例中，且均落於如後之本發明之權利保護範圍的範疇中。
103:第一側壁
104:第二側壁
105:第三側壁
106:第四側壁
60:第一電極
601:電極墊
602:第一延伸電極
603:第二延伸電極
80a:第一半導體疊層
80b:第二半導體疊層
G1:間距
θ:夾角
801a:第一出光區域
802a:第一電極墊接觸區域
803a:第一連接區
801b:第二出光區域
802b:第二電極墊接觸區域
803b:第二連接區
D1:第一距離
D2:第二距離

Claims (10)

  1. 一種發光元件，包含：一基板，包含一第一側以及一相反於該第一側的第二側；一第一半導體疊層，位於該第一側上且具有一第一出光區域；一第二半導體疊層，位於該第一側上且與該第一半導體疊層相分離，該第二半導體疊層具有一第二出光區域；一反射鏡，位於該第一半導體疊層與該基板之間；以及一阻擋層，位於該第一半導體疊層、該第二半導體疊層及該基板之間，其中，該反射鏡位於該阻擋層和該基板之間，且該第一半導體疊層與該第二半導體疊層係可獨立控制以發光。
  2. 一種發光元件，包括：一基板，包含一第一側以及一相反於該第一側的第二側；一第一半導體疊層，位於該基板的該第一側上且具有一第一出光區域；一第二半導體疊層，位於該基板的該第一側上且與該第一半導體疊層相分離，該第二半導體疊層具有一第二出光區域；以及一反射鏡，位於該第一半導體疊層和該基板之間；其中，當該第一半導體疊層發出一第一光且該第二半導體疊層未發光時，於該發光元件的一近場光譜中，該第一光由該第二出光區域逃逸出的最大相對強度與該第一光由該第一出光區域逃逸出的最大相對強度比小於0.1。
  3. 如申請專利範圍第2項所述的發光元件，更包含一阻擋層，位於該第一半導體疊層、該第二半導體疊層及該基板之間。
  4. 如申請專利範圍第1或2項所述的發光元件，其中，該第一出光區域具有一第一寬度，該反射鏡具有一小於該第一寬度的第二寬度。
  5. 如申請專利範圍第1或2項所述的發光元件，更包含一電極墊，位於該第一半導體疊層上，且於一垂直方向不與該反射鏡重疊。
  6. 如申請專利範圍第1或2項所述的發光元件，更包含一連接層，位於該基板和該第一半導體疊層之間。
  7. 如申請專利範圍第1或3項所述的發光元件，其中，該阻擋層具有一部分於一垂直方向不與該反射鏡重疊。
  8. 如申請專利範圍第7項所述的發光元件，其中，該部分未被該第一半導體疊層及該第二半導體疊層所覆蓋。
  9. 如申請專利範圍第1或2項所述的發光元件，其中，該第一半導體疊層和該第二半導體疊層之間的間距不大於20μm。
  10. 如申請專利範圍第1或2項所述的發光元件，其中，該第一半導體疊層具有一傾斜側壁。
TW106109284A 2017-03-21 2017-03-21 發光元件 TWI759289B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106109284A TWI759289B (zh) 2017-03-21 2017-03-21 發光元件
US15/926,708 US10756134B2 (en) 2017-03-21 2018-03-20 Light-emitting device
CN201810234920.8A CN108630718B (zh) 2017-03-21 2018-03-21 发光元件
CN202211272043.6A CN115566036A (zh) 2017-03-21 2018-03-21 发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106109284A TWI759289B (zh) 2017-03-21 2017-03-21 發光元件

Publications (2)

Publication Number Publication Date
TW201836120A TW201836120A (zh) 2018-10-01
TWI759289B true TWI759289B (zh) 2022-04-01

Family

ID=63581188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109284A TWI759289B (zh) 2017-03-21 2017-03-21 發光元件

Country Status (3)

Country Link
US (1) US10756134B2 (zh)
CN (2) CN115566036A (zh)
TW (1) TWI759289B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701882B (zh) * 2018-11-08 2020-08-11 晶智達光電股份有限公司 雷射元件
US11227978B2 (en) * 2018-11-12 2022-01-18 Epistar Corporation Semiconductor device and package structure
TWI821302B (zh) * 2018-11-12 2023-11-11 晶元光電股份有限公司 半導體元件及其封裝結構
JP6650547B1 (ja) * 2018-12-28 2020-02-19 信越エンジニアリング株式会社 検査装置及び検査方法
US11175438B1 (en) * 2021-05-17 2021-11-16 Tactotek Oy Optoelectronically functional multilayer structure having embedded light-defining segments and related manufacturing method
WO2023120996A1 (ko) * 2021-12-23 2023-06-29 서울바이오시스주식회사 발광 다이오드
US11907255B2 (en) * 2022-03-04 2024-02-20 Oracle International Corporation Access-frequency-based entity replication techniques for distributed property graphs with schema

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145381A1 (en) * 2005-12-22 2007-06-28 Hitachi Cable, Ltd. Semiconductor light-emitting device
CN101207172A (zh) * 2007-11-30 2008-06-25 厦门三安电子有限公司 一种倒梯形微结构高亮度发光二极管及其制作方法
CN104838508A (zh) * 2012-12-10 2015-08-12 勒克斯维科技公司 发光器件反射隔堤结构
TW201539789A (zh) * 2014-04-08 2015-10-16 Epistar Corp 發光裝置
TW201616678A (zh) * 2010-10-04 2016-05-01 晶元光電股份有限公司 發光元件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248062B2 (ja) * 1998-12-08 2009-04-02 シャープ株式会社 液晶表示パネル
US6936960B2 (en) * 2003-01-10 2005-08-30 Eastman Kodak Company OLED displays having improved contrast
US20070222370A1 (en) * 2003-12-30 2007-09-27 Agency For Science, Technology And Research Flexible Electroluminescent Devices
KR100700004B1 (ko) * 2004-11-10 2007-03-26 삼성에스디아이 주식회사 양면 발광 유기전계발광소자 및 그의 제조 방법
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US7429753B2 (en) * 2005-05-20 2008-09-30 Sanyo Electric Co., Ltd. Display device
CN100565906C (zh) * 2005-06-15 2009-12-02 皇家飞利浦电子股份有限公司 照明装置
JP2007188653A (ja) * 2006-01-11 2007-07-26 Seiko Epson Corp 発光装置および電子機器
CN102790157B (zh) * 2007-11-28 2015-04-29 晶元光电股份有限公司 发光元件
JP2009164024A (ja) * 2008-01-09 2009-07-23 Seiko Epson Corp 発光装置及び電子機器
US8637331B2 (en) * 2008-10-17 2014-01-28 Bloominescence, Llc Transparent polarized light-emitting device
CN101783378B (zh) * 2009-01-20 2011-11-02 晶元光电股份有限公司 具有图形化表面的发光元件
JP5304662B2 (ja) * 2009-02-18 2013-10-02 日立電線株式会社 発光素子
JP2010232163A (ja) * 2009-03-03 2010-10-14 Fujifilm Corp 発光表示装置の製造方法、発光表示装置、及び発光ディスプレイ
CN101567414B (zh) * 2009-06-04 2012-07-25 上海蓝光科技有限公司 一种发光二极管芯片及其制造方法
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI513038B (zh) * 2011-01-12 2015-12-11 Epistar Corp 發光裝置
KR101914577B1 (ko) * 2011-02-11 2018-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치 및 표시 장치
US8957442B2 (en) * 2011-02-11 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP2012209534A (ja) 2011-03-17 2012-10-25 Ricoh Co Ltd 面発光レーザ素子、原子発振器及び面発光レーザ素子の検査方法
EP2748864B1 (en) * 2011-08-26 2020-02-05 Lumileds Holding B.V. Method of processing a semiconductor structure
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
DE112013004996T5 (de) * 2012-10-15 2015-07-09 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2014116392A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 半導体発光素子アレイおよび車両用灯具
US9196806B2 (en) 2013-03-18 2015-11-24 Epistar Corporation Light emitting device
WO2015081289A1 (en) * 2013-11-27 2015-06-04 The Regents Of The University Of Michigan Devices combining thin film inorganic leds with organic leds and fabrication thereof
CN105185249B (zh) * 2014-04-01 2020-09-08 晶元光电股份有限公司 发光二极管显示器及其制作方法
CN106717121B (zh) * 2014-09-16 2019-01-15 夏普株式会社 有机电致发光装置和有机电致发光装置的制造方法
CN105304679B (zh) * 2015-09-29 2018-03-16 京东方科技集团股份有限公司 一种底发光型oled显示面板
CN108352455B (zh) * 2015-11-10 2020-02-18 夏普株式会社 发光元件及其制造方法以及发光方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145381A1 (en) * 2005-12-22 2007-06-28 Hitachi Cable, Ltd. Semiconductor light-emitting device
CN101207172A (zh) * 2007-11-30 2008-06-25 厦门三安电子有限公司 一种倒梯形微结构高亮度发光二极管及其制作方法
TW201616678A (zh) * 2010-10-04 2016-05-01 晶元光電股份有限公司 發光元件
CN104838508A (zh) * 2012-12-10 2015-08-12 勒克斯维科技公司 发光器件反射隔堤结构
TW201539789A (zh) * 2014-04-08 2015-10-16 Epistar Corp 發光裝置

Also Published As

Publication number Publication date
US20180277590A1 (en) 2018-09-27
CN115566036A (zh) 2023-01-03
CN108630718B (zh) 2022-11-01
CN108630718A (zh) 2018-10-09
TW201836120A (zh) 2018-10-01
US10756134B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
TWI759289B (zh) 發光元件
TWI720026B (zh) 發光元件
US6784462B2 (en) Light-emitting diode with planar omni-directional reflector
EP2187454B1 (en) Semiconductor light-emitting device
US20170200862A1 (en) Small-sized light-emitting diode chiplets and method of fabrication thereof
KR102624111B1 (ko) 자외선 발광소자
US20130015465A1 (en) Nitride semiconductor light-emitting device
US9214595B2 (en) Semiconductor light emitting device
WO2011030789A1 (ja) 発光装置
EP2728631A1 (en) Semiconductor light emitting diode including thermally conductive substrate
TWI718182B (zh) 一種重複使用於製造發光元件的基板之方法
US20200373472A1 (en) Light-emitting diode and manufacturing method thereof
US10002991B2 (en) Light-emitting element
CN113851567B (zh) 一种发光二极管芯片、发光装置
JP6826395B2 (ja) 半導体発光素子
CN116053381A (zh) 倒装发光二极管及其制备方法
US11784210B2 (en) Light-emitting device and manufacturing method thereof
TWI779522B (zh) 發光裝置
TWI798004B (zh) 發光元件
US11588072B2 (en) Semiconductor device and semiconductor component including ihe same
TWI467818B (zh) Light emitting element
US20240113262A1 (en) Light-emitting device, backlight unit and display apparatus having the same
US20240047618A1 (en) Light-emitting diode, light-emitting diode package, and light-emitting device
TW202406173A (zh) 半導體元件
KR101646894B1 (ko) 플루오린화마그네슘을 전류 억제층으로 이용하는 질화갈륨 계열 반도체 기반 수직형 발광 다이오드 제조방법