JP6650547B1 - 検査装置及び検査方法 - Google Patents

検査装置及び検査方法 Download PDF

Info

Publication number
JP6650547B1
JP6650547B1 JP2019176953A JP2019176953A JP6650547B1 JP 6650547 B1 JP6650547 B1 JP 6650547B1 JP 2019176953 A JP2019176953 A JP 2019176953A JP 2019176953 A JP2019176953 A JP 2019176953A JP 6650547 B1 JP6650547 B1 JP 6650547B1
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
electrode
emitting elements
temporary fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019176953A
Other languages
English (en)
Other versions
JP2020109392A (ja
Inventor
道也 横田
道也 横田
亮一 稲葉
亮一 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Engineering Co Ltd
Original Assignee
Shin Etsu Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Engineering Co Ltd filed Critical Shin Etsu Engineering Co Ltd
Priority to TW108145947A priority Critical patent/TWI795618B/zh
Priority to KR1020190175383A priority patent/KR102529649B1/ko
Application granted granted Critical
Publication of JP6650547B1 publication Critical patent/JP6650547B1/ja
Publication of JP2020109392A publication Critical patent/JP2020109392A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Led Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Transplanting Machines (AREA)

Abstract

【課題】分離された複数の半導体発光素子が実装直前に一括検査して発光不良な半導体発光素子を選別し、且つ選別された複数の半導体発光素子を仮固定部により分離配列状態で搬送して実装する。【解決手段】第一電極１ａを有する第一プレート１と、第二電極２ａを有する第二プレート２と、複数の半導体発光素子Ｅを着脱自在に仮止めする絶縁性の仮固定部３と、第一電極１ａ及び第二電極２ａに対して電気的に接続される駆動電源４と、第一プレート１又は第二プレート２のいずれか一方の側から複数の半導体発光素子Ｅの発光を観察する光学器械５と、を備え、第一電極１ａと第二電極２ａの間の検査空間Ｓには、複数の半導体発光素子Ｅと仮固定部３からなるコンデンサが直列接続される個々に分離した複数の発光回路部Ｌが配置され、複数の発光回路部Ｌは、駆動電源４から複数の半導体発光素子Ｅに順方向の電流が流れる時に複数の半導体発光素子Ｅが発光する。【選択図】図１

Description

本発明は、発光ダイオード(ＬＥＤ)などからなる複数の半導体発光素子を機能的（光学的）に検査するために用いられる検査装置、及び、検査装置を用いた検査方法に関する。
詳しくは、複数の半導体発光素子が実装される前の時点で、配列形成された複数の発光素子を分離状態で発光検査するための検査装置及び検査方法に関する。
従来、この種の検査装置及び検査方法として、支持基板（support substrate）に形成した複数のＬＥＤデバイス（LED devices）のｐ−ｎ接合した発光部と対向するように、上側の電極（electrode）を有するフィールドプレート（field plate）が配置され、複数のＬＥＤデバイスの下側の電極として共通電極（common electrode）が電気的にアース接地され、外部の電圧源（voltage source）から上側電極に印可することにより、複数のＬＥＤデバイスが発光して、その発光輝度を観察で測定するものがある（例えば、特許文献１、特許文献２参照）。
複数のＬＥＤデバイスは、トレンチ（trench）でハーフカットされるが、トレンチが下側電極となる共通コンタクト層（common contact layer）を貫通しておらず、支持基板上に未分離状態となっている（[0048]、Figure3A，3Bなど）。
つまり、複数のＬＥＤデバイスは、支持基板と未分離状態で発光テストされ、発光の測定によりその機能を評価している。
国際公開第２０１８／１１２２６７号 米国特許出願公開第２０１８／０２５９５７０号明細書
ところで、半導体発光素子の中でもＬＥＤチップは、コスト低減のために小型化され、小型化したＬＥＤチップを高速・高精度に実装するための取組みが行われている。特にＬＥＤディスプレイに用いられるＬＥＤは、マイクロＬＥＤと呼ばれるサイズが５０μｍ×５０μｍ以下のＬＥＤチップであり、確実に発光する分断状態のＬＥＤチップを数μｍの精度で高速に転写して実装することが求められている。
しかし乍ら、特許文献１では、複数のＬＥＤデバイスが未分離状態で発光テストされるため、各ＬＥＤデバイスを実装するダイボンディング工程においては、未分離状態では取り扱えず、実装前にはダイシングなどにより複数のＬＥＤデバイスを個々に分離する必要があった。
このような場合には、仮に複数のＬＥＤデバイスが支持基板と未分離状態で発光テストにより「機能に問題無し」と評価されても、その後の分離工程などにより新たな不良が発生する可能性は否定できず、実装直前に発光を確認できないため信頼性に劣るという問題があった。
このような状況下で、分離された複数のＬＥＤデバイスを実装前に検査して発光不良なＬＥＤデバイスが選別可能で、且つ選別された複数のＬＥＤデバイスを離配列された状態で実装に向け搬送可能な検査装置や検査方法が要望されている。
また、発光テストによるＬＥＤデバイスのダメージを防ぐためには、電気的接触を避けた低電圧環境での検査が求められている。
このような課題を解決するために本発明に係る検査装置は、分離配列された複数の半導体発光素子を実装前に分離状態で光学的に検査する検査装置であって、第一電極を有する第一プレートと、前記第一電極と対向するように設けられた第二電極を有する第二プレートと、前記複数の半導体発光素子を分離配列された状態で着脱自在に仮止めする絶縁性の仮固定部と、検査空間を挟んで配置される前記第一電極及び前記第二電極に対して電気的に接続される駆動電源と、前記第一プレート又は前記第二プレートのいずれか一方の側から前記複数の半導体発光素子の発光を観察する光学器械と、を備え、前記仮固定部は、前記第一電極又は前記第二電極のいずれか一方に対して着脱自在に取り付けられ、前記複数の半導体発光素子と対向する仮止め部位を有し、前記仮止め部位により前記複数の半導体発光素子が分離配列された状態で前記検査空間から実装位置へ搬送可能に保持され、前記第一電極と前記第二電極の間の前記検査空間には、前記複数の半導体発光素子と前記仮固定部からなるコンデンサが直列接続される個々に分離した複数の発光回路部が配置され、前記複数の発光回路部は、前記駆動電源から前記複数の半導体発光素子に順方向の電流が流れる時に前記複数の半導体発光素子が発光することを特徴とする。
また、このような課題を解決するために本発明に係る検査方法は、分離配列された複数の半導体発光素子を実装前に分離状態で光学的に検査する検査方法であって、絶縁性の仮固定部に対して前記複数の半導体発光素子を分離配列された状態で着脱自在に仮止めする仮固定工程と、第一プレートの第一電極又は第二プレートの第二電極のいずれか一方に前記仮固定部を着脱自在に取り付けて、前記第一電極と前記第二電極との間に形成される検査空間に、前記複数の半導体発光素子と前記仮固定部からなるコンデンサが直列接続される個々に分離した複数の発光回路部を形成するセット工程と、駆動電源の電圧を前記第一電極及び前記第二電極から前記複数の発光回路部に与える供給工程と、前記複数の発光回路部に対する電圧の供給により発光する前記複数の半導体発光素子を前記第一プレート又は前記第二プレートのいずれか一方の側から光学器械で観察する観察工程と、前記仮固定部から前記複数の半導体発光素子を取り外して基板実装する実装工程と、を含み、前記セット工程では、前記仮固定部が前記複数の半導体発光素子に対する仮止め部位を有し、前記仮止め部位により前記複数の半導体発光素子が分離配列された状態で前記検査空間から実装位置へ搬送可能に保持され、前記観察工程では、前記検査空間において前記駆動電源から前記複数の半導体発光素子に順方向の電流が流れる時に前記複数の半導体発光素子が発光し、前記実装工程では、前記検査空間より前記実装位置へ搬送された前記仮固定部から前記複数の半導体発光素子を取り外して基板実装することを特徴とする。
本発明の実施形態に係る検査装置及び検査方法の全体構成を示す説明図であり、（ａ）が印加工程及び検査工程の一部切欠正面図、（ｂ）が同横断平面図である。 本発明の実施形態に係る検査装置及び検査方法の変形例を示す説明図であり、（ａ）〜（ｃ）が印加工程及び検査工程の一部切欠正面図である。 本発明の実施形態に係る検査装置及び検査方法の変形例を示す説明図であり、（ａ）（ｂ）が印加工程及び検査工程の一部切欠正面図である。 本発明の実施形態に係る検査装置及び検査方法の変形例を示す説明図であり、（ａ）が仮固定部で複数の半導体発光素子を搬送した状態の部分的な一部切欠正面図、（ｂ）が仮固定部に対して複数の半導体発光素子を着脱した状態の部分的な一部切欠正面図である。 本発明の実施形態に係る検査装置及び検査方法の変形例を示す説明図であり、（ａ）が光学器械及び駆動部の具体例を示す一部切欠縮小正面図、（ｂ）が同縮小横断平面図である。 同回路図であり、（ａ）が図１〜図５に対応する等価回路、（ｂ）が変形例の等価回路である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
本発明の実施形態に係る検査装置Ａは、図１〜図６に示すように、配列形成された複数の半導体発光素子Ｅを実装する前に、複数の半導体発光素子Ｅを個々に分離した配列状態で機能的（光学的）に検査（発光テスト）して、光学的に不良な半導体発光素子Ｅの実装を未然に防止するために用いられる光学特性測定装置である。
詳しく説明すると、本発明の実施形態に係る検査装置Ａは、第一電極１ａを有する第一プレート１と、第二電極２ａを有する第二プレート２と、複数の半導体発光素子Ｅを着脱自在に仮止めするために設けられる仮固定部３と、第一電極１ａ及び第二電極２ａに電気的に接続するために設けられる駆動電源４と、第一プレート１又は第二プレート２の一方側から複数の半導体発光素子Ｅの発光を観察するために設けられる光学器械５と、を主要な構成要素として備えている。
さらに、第一電極１ａ又は第二電極２ａのいずれか一方の表面か若しくは両方の表面に設けられる誘電層６と、第一プレート１や第二プレート２を相対的に移動させるために設けられる駆動部７と、駆動電源４及び駆動部７を作動制御するために設けられる制御部８と、を備えることが好ましい。
なお、第一プレート１と第二プレート２は、通常上下方向へ対向するように設けられる。図示例では、下方に第一プレート１が配置され、第二プレート２が上方に配置されている。ここで、第一プレート１と第二プレート２が対向する方向を以下「Ｚ方向」という。Ｚ方向と交差する第一プレート１や第二プレート２に沿った方向を以下「ＸＹ方向」という。
複数の半導体発光素子Ｅは、図１（ａ）（ｂ）などに示されるように、それぞれが平滑な略矩形（長方形及び正方形を含む角が直角の四辺形）の薄板状に形成された発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）などの半導体ダイオードである。この半導体ダイオードとしては、赤（Ｒｅｄ）緑（Ｇｒｅｅｎ）青（Ｂｌｕｅ）のチップＬＥＤも含まれる。
複数の半導体発光素子Ｅの具体例としては、主にマイクロＬＥＤと呼ばれる５０μｍ×５０μｍ以下、詳しくは３０μｍ×３０μｍ以下、さらに詳しくは数十μｍ角のＬＥＤチップやＬＤチップなどが挙げられる。
また複数の半導体発光素子Ｅの他の例としては、例えばミニＬＥＤと呼ばれる１００μｍ角前後のＬＥＤチップや２００〜３００μｍ角などの一般的なＬＥＤチップや、ＬＤチップなどの一般的なサイズの半導体ダイオードを含むことも可能である。
一般的なチップの取扱いにおいて複数の半導体発光素子Ｅは、シリコンなどの材料からなる素子形成用基板やウエハに、ＸＹ方向へ所定の周期で配列形成され、その表面側又は裏面側に発光部Ｅ１をそれぞれ有している。配列形成された複数の半導体発光素子Ｅは、配列状態を維持するようにそれぞれ分離されるダイシングなどの分断過程、検査装置Ａによる発光検査過程を経てプリント基板などに対して基板実装を行う実装工程に移行する。
本発明の特徴として複数の半導体発光素子Ｅは、分断過程の後に分離配列状態を維持したまま転写位置Ｐ１で後述する仮固定部３に転写され、検査空間Ｓで仮固定部３と共に発光検査が行われた後に、仮固定部３と共に実装位置Ｐ２へ搬送して実装工程が実施される。つまり複数の半導体発光素子Ｅとしては、個々に分離配列された複数の半導体発光素子Ｅが、後述する仮固定部３に仮止めされた仮固定チップ群Ｆを用いている。
なお、図示例では説明のため、複数の半導体発光素子Ｅの配列として、矩形の半導体発光素子Ｅをすべて同じサイズに設定している。またその他の例として図示しないが、複数の半導体発光素子Ｅの配列を図示例以外に変更することも可能である。
第一プレート１及び第二プレート２は、図１（ａ）（ｂ），図２（ａ）（ｂ）（ｃ），図３（ａ）（ｂ）及び図４（ａ）（ｂ）などに示されるように、石英や硬質合成樹脂などの透明又は不透明の剛性材料で板状に形成された定盤からなる。
第一プレート１において第二プレート２とＺ方向へ対向する面には、第一電極１ａが形成される。第二プレート２において第一プレート１とＺ方向へ対向する面には、検査空間Ｓを挟んで第二電極２ａが形成される。
第一電極１ａ及び第二電極２ａについても第一プレート１や第二プレート２と同様に透明又は不透明の材料で積層形成されている。
第一プレート１又は第二プレート２のいずれか一方か若しくは第一プレート１及び第二プレート２の両方は、Ｚ方向へ往復動自在に支持され、後述する駆動部７でＺ方向へ相対的に移動するように構成してもよい。
第一電極１ａ又は第二電極２ａのいずれか一方には、複数の半導体発光素子Ｅを着脱可能に仮固定するために仮固定部３が、検査ステージとして着脱自在に取り付けられる。
仮固定部３の取り付け手段としては、第一電極１ａや第二電極２ａに対する仮固定部３の接触に伴い仮固定部３が着脱可能で且つ移動不能に取り付けされる保持チャックＨを、第一プレート１や第二プレート２に設けることが好ましい。保持チャックＨの具体例としては、真空吸着チャックや粘着チャックや爪などの機械的な把持機構を備えたチャック又は、これらの併用などが挙げられる。
仮固定部３は、例えば合成石英、ポリエチレンテレフタラート（ＰＥＴ），ポリプロピレン（ＰＰ），ポリ塩化ビニル（ＰＶＣ）などの硬質合成樹脂、又はそれに類似する変形不能な剛性を有し、且つ光学的に透明な絶縁性（比誘電率が３程度）の材料で、その厚みが薄く表裏両面が平滑な平板状に形成される。特に仮固定部３の構成材料としては、高比誘電率の誘電材料、詳しくは比誘電率が８０程度の酸化チタンなどを含む透明な高誘電材料を用いることが好ましい。
仮固定部３において少なくとも複数の半導体発光素子Ｅと対向する表面は、平面研磨などで平面度が高く形成され、複数の半導体発光素子Ｅと対向する仮止め部位３ａを有する。
仮止め部位３ａは、粘着材，低融点ワックス（ホットメルト材），溶解除去可能な接着剤などの仮止め手段が層状や膜状に形成され、複数の半導体発光素子Ｅをそれぞれが分離配列した状態で着脱自在に仮止めするように構成される。仮止め部位３ａの厚みは、複数の半導体発光素子Ｅとして厚みが１０μｍ未満のマイクロＬＥＤを仮止めしても、マイクロＬＥＤの表面同士に浮き沈みが無い均一な高さとなるように形成されている。
このため、仮止め部位３ａによる仮止めで複数の半導体発光素子Ｅが仮固定部３に対して移動不能に保持される。これにより、仮固定部３と複数の半導体発光素子Ｅは、一体化されて搬送可能な仮固定チップ群Ｆとなる。つまり、仮固定部３は、仮止め部位３ａにより複数の半導体発光素子Ｅを分離配列状態で保持したまま、転写位置Ｐ１から検査空間Ｓを経て実装位置Ｐ２へ搬送可能な素子搬送用治具でもある。
仮固定部３において仮止め部位３ａを有する表面形状は、図１（ａ）などに示されるように、仮止め部位３ａを含む表面全体が平滑面に形成される例と、図２（ａ）に示されるように、複数の半導体発光素子Ｅを仮止めする仮止め部位３ａのみが他の部位に比べて部分的に突出する凹凸状に形成される他の例がある。
仮固定部３の表面形状が凹凸状となる他の例は、隣り合う凸状の仮止め部位３ａ同士の間に凹状部位３ｂがそれぞれ形成される。凹状部位３ｂの間隔は、素子形成用基板やウエハに所定の周期で配列形成された複数の半導体発光素子Ｅの配列間隔と対応する配置となるように設定することが好ましい。
すなわち、複数の仮止め部位３ａの間隔は、ＸＹ方向へ所定の周期で分離配列された複数の半導体発光素子ＥとＺ方向へ対向するように、Ｘ方向又はＹ方向のいずれか一方か若しくは両方へそれぞれ複数の半導体発光素子Ｅの配列間隔と等しい間隔、又は整数倍に設定される。詳しくは複数の仮止め部位３ａの間隔を、複数の半導体発光素子Ｅの配列間隔の複数倍に設定することが好ましい。これにより、ＸＹ方向へ分離配列された複数の半導体発光素子Ｅの中から、所定の列や所定の位置などに配置した半導体発光素子Ｅのみに対し、複数の仮止め部位３ａを当接させ、粘着や接着などの仮止め手段で着脱自在に仮止め保持することが可能となる。
さらに仮固定部３は、複数の半導体発光素子Ｅにおいて発光部Ｅ１が配置される表面側か又は裏面側のいずれが一方を仮止め部位３ａで着脱自在に仮止め保持することが好ましい。
このような仮固定部３の具体例としては、図１（ａ）などに示されるように、複数の半導体発光素子Ｅにおいて発光部Ｅ１が配置された表面側に仮止めされる透明な発光側仮固定部３１がある。
その他の例としては、図２（ｃ）に示されるように、複数の半導体発光素子Ｅにおいて発光部Ｅ１の反対側となる裏面側に仮止めされる透明や不透明の裏側仮固定部３２がある。
個々に分離された複数の半導体発光素子Ｅは、仮固定部３（発光側仮固定部３１や裏側仮固定部３２）によって離散せずに保持される。この保持状態で仮固定部３（発光側仮固定部３１や裏側仮固定部３２）から複数の半導体発光素子Ｅを剥離などの取り出しにより、複数の半導体発光素子Ｅの発光部Ｅ１や裏面が露出可能になると同時に実装も可能になる。このため、複数の半導体発光素子Ｅにおける分離時のチップの整列情報を後述する実装工程に利用することが可能になる。
また仮固定部３は、第一電極１ａと第二電極２ａの間に形成される検査空間Ｓに対し、第一電極１ａと第二電極２ａの間に仮固定部３を挟み込むことで、複数の半導体発光素子Ｅが通電可能となるように構成される。
第一プレート１の第一電極１ａと第二プレート２の第二電極２ａは、Ｚ方向へ検査空間Ｓを挟んで対向するように配置される。発光テスト時における検査空間ＳのＺ方向の間隔は、仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）のＺ方向の間隔と同じ又はそれよりも若干長く設定されている。
第一電極１ａ及び第二電極２ａには、後述する駆動電源４がそれぞれ電気的に接続される。さらに第一電極１ａ又は第二電極２ａのいずれか一方には、仮固定部３が取り付け手段（保持チャックＨ）で着脱自在に取り付けられる。
このため、第一電極１ａと第二電極２ａの間の検査空間Ｓには、仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）が挟み込まれて、第一電極１ａ及び第二電極２ａから複数の半導体発光素子Ｅに通電される。特に第一電極１ａ及び第二電極２ａに対して仮固定部３を、第一電極１ａと第二電極２ａの間にＺ方向へ挟まれた仮固定部３が絶縁性の誘電体となるように電気的に接触させることが好ましい。
これにより、複数の半導体発光素子Ｅがそれぞれに絶縁性の仮固定部３とコンデンサを構成して直列接続される。つまり、第一電極１ａと第二電極２ａの間には、複数の半導体発光素子Ｅと仮固定部３からなるコンデンサを直列接続した個々に分離した複数の発光回路部Ｌが配置形成される。
また、第一電極１ａ又は第二電極２ａのいずれか一方に対して仮固定部３が保持チャックＨで着脱自在に取り付けられるため、複数の半導体発光素子Ｅは、仮固定部３を介して第一電極１ａ又は第二電極２ａの一方に対して電気的に接触している。しかし、第一電極１ａ又は第二電極２ａの他方に対しては、複数の半導体発光素子Ｅが非接触で複数の半導体発光素子Ｅとの間に若干の隙間があっても、この隙間が適度な絶縁体となるため発光テストが可能である。
なお、このような発光テストの際に、仮固定部３に対する複数の半導体発光素子Ｅの仮止め状態で複数の半導体発光素子Ｅの表面同士に僅かな浮き沈みが生じて不均一な高さとなった場合には、各半導体発光素子Ｅに対応する静電容量にバラツキが生じるため好ましくない。
これに加えて検査後は、保持チャックＨによる仮固定部３の保持を解除することにより、検査空間Ｓからの仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）の取り外しが可能になる。
また第一プレート１と第二プレート２は、図３（ａ）（ｂ）〜図５（ａ）（ｂ）に示されるように、第一プレート１又は第二プレート２のいずれか一方の面積を他方よりも小さな面積に形成することも可能である。この場合には、第一プレート１又は第二プレート２の一方に対して他方か、若しくは第一プレート１及び第二プレート２の両方を、第一プレート１及び第二プレート２の対向方向（Ｚ方向）と交差する方向（ＸＹ方向）へ相対的に移動自在に支持することが好ましい。なお、移動側となる第一プレート１の第一電極１ａ又は第二プレート２の第二電極２ａと複数の半導体発光素子Ｅとの間に、滑動用間隙（図示しない）を確保することで、スムーズな相対移動が可能になる。つまり、第一プレート１又は第二プレート２の一方に対して他方か、若しくは第一プレート１及び第二プレート２の両方は、第一プレート１と第二プレート２の間隔（滑動用間隙）を対向方向（Ｚ方向）へ維持しながら交差方向（ＸＹ方向）へ移動自在に支持される。
駆動電源４は、交流電圧源や直流電圧源からなり、複数の半導体発光素子Ｅの検査時には駆動電源４から第一電極１ａ及び第二電極２ａを介して複数の発光回路部Ｌに対し、所定量の交流（ＡＣ）電圧や直流（ＤＣ）電圧が与えられる。
駆動電源４となる交流電圧源から複数の発光回路部Ｌに交流電圧を印加した場合には、複数の半導体発光素子Ｅとなる半導体ダイオードが有する整流作用により、複数の半導体発光素子Ｅに対し電流が順方向に流れて発光部Ｅ１を発光させる。
複数の半導体発光素子Ｅの検査終了後は、第一電極１ａ及び第二電極２ａへの印可電源をＯＦＦとし、除電器（図示しない）を作動させることが好ましい。これにより、検査終了後に第一電極１ａや第二電極２ａから仮固定チップ群Ｆを取り出す際に発生した剥離帯電による静電破壊が防止される。
光学器械５は、第一プレート１（第一電極１ａ）又は第二プレート２（第二電極２ａ）のいずれか一方側から複数の半導体発光素子Ｅの発光の輝度を観察する検査カメラなどからなる。
つまり、複数の半導体発光素子Ｅと仮固定部３からなるコンデンサを直列接続した個々に分離される複数の発光回路部Ｌと、光学器械５との間に配置された第一プレート１（第一電極１ａ）又は第二プレート２（第二電極２ａ）のうち一方側は透明材料で形成され、他方側は不透明材料で形成してもよい。
光学器械５の検査カメラとして複数の半導体発光素子Ｅが可視光を発光する場合は、可視光のＣＣＤカメラなどを用いることが好ましい。複数の半導体発光素子Ｅが赤外光を発光する場合は、赤外線カメラを用いて、複数の半導体発光素子Ｅに対する検査エリアの視野に合わせて所定の解像度に見合うように配置することが好ましい。
検査カメラの配置は、高解像度の固定カメラ５１を用いるか、又は第一プレート１又は第二プレート２の移動に合わせて移動可能な移動カメラ５２を用いるか、若しくは固定カメラ５１及び移動カメラ５２を併用する。特に複数の半導体発光素子ＥがマイクロＬＥＤのような微小サイズで多数配列形成される場合には、移動カメラ５２を用いることが好ましい。これにより、複数の半導体発光素子Ｅに対する検査エリアが制限されるため、低解像度のカメラであっても観察解像度を十分に確保することが可能となる。
固定カメラ５１や移動カメラ５２などにより得られた複数の半導体発光素子Ｅの平均輝度データは、検査バッチ毎の平均輝度データを各半導体発光素子Ｅの位置と関連付けすることにより、後工程において参照可能なデータベースとして作成することができる。
詳しく説明すると、固定カメラ５１や移動カメラ５２などによる検査データとしては、発光状態にある複数の半導体発光素子Ｅを１枚の画像データとして計測しておき、各半導体発光素子Ｅの面積に相当する複数個の画素データから各半導体発光素子Ｅの輝度平均値を求めるなどして、各半導体発光素子Ｅの発光の有無と、代表発光輝度を定量データとして、検査バッチ毎の輝度データベースを作成する。また駆動電源４からの印可電圧を変動させた時の発光により、各半導体発光素子Ｅの発光最低電圧と輝度バラツキを合わせて計測可能になる。
特に複数の半導体発光素子ＥがＲＧＢチップＬＥＤである場合には、検査カメラとして、ＲＧＢチップＬＥＤに対する解像度を十分確保したカラーカメラが用いられ、ＲＧＢ三色の輝度成分をそれぞれの色味としてデータベース化することが好ましい。
また、これらのチップ発光輝度のデータベースは、検査バッチ毎における複数の半導体発光素子Ｅの位置とデータとの紐付けを行うことができる。この場合には、その後工程となるダイボンダーなどによる各半導体発光素子Ｅの実装工程において、各半導体発光素子Ｅの取り出し直前に対象チップの選別基準に利用可能となる。
発光テストによる更に正確な検査を行うには、図５（ａ）（ｂ）に示されるように、本発明の実施形態に係る検査装置Ａを、検査時に暗室Ｄが構成される検査機Ｂに備えて、外光が入らない状態で発光テストを行うことが好ましい。
暗室Ｄで発光テストを行う理由は、複数の半導体発光素子Ｅに対して各半導体発光素子Ｅの発光周波数未満の外光が入光すると、各半導体発光素子Ｅの内部電荷に励起現象が起こることで、正確な発光状態を観察することが困難になるからである。
このような外光による励起現象は、逆に各半導体発光素子Ｅにおける発光の光励起補助による観察方法として用いることができる。複数の半導体発光素子Ｅの発光周波数未満の短波長光線を発光する光源（図示しない）を暗室Ｄに備え、光源から複数の半導体発光素子Ｅの発光部Ｅ１に向けて短波長光線を微弱で定量ずつ均等に照射することが好ましい。これにより、発光に必要とされる最低電圧を下げることが可能になる。このため、駆動電源４を低電圧としても各半導体発光素子Ｅの発光を観察できる。例えば赤色ＬＥＤに対しては、短波長となる青色や紫外光を微弱に照射することで実施できる。
詳しく説明すると、複数の半導体発光素子Ｅにおいて発光を観察する検査カメラの観察視野に対して、各半導体発光素子Ｅの発光周波数未満の短波長光からなる照明装置（図示しない）の照射領域を一致させることが好ましい。具体的には、短波長照明装置を固定カメラ５１に併設させるか、移動カメラ５２に併設させる。
このような構成で、事前に短波長照明装置の照射のみによるカメラ視野内の観察値の暗時レベルを計測しておき、検査時には、カメラ観察値から暗時レベルを差し引いてデータを補正する。なお、各半導体発光素子Ｅへの外光照度が強過ぎると、フォトルミネッセンス効果による光励起発光が生じてしまうので、駆動電流には依存しない発光を生じさせないように短波長照明装置の照度レベルを事前に調整しておくことが好ましい。
また、複数の半導体発光素子ＥとしてＲＧＢチップＬＥＤの発光状態の色味を判別する場合には、カラーカメラにより発光状態を観察して、ＲＧＢ成分毎の観察値とすればよい。観察時に短波長照明装置を併用する場合は、事前に短波長照明装置の照射のみによるカメラ視野内の観察値におけるＲＧＢ成分の色味の暗時レベルを計測しておき、検査時には、カメラ観察値から色味の暗時レベルを差し引いてデータを補正することが好ましい。
第一プレート１の第一電極１ａ又は第二プレート２の第二電極２ａのいずれか一方か、若しくは第一電極１ａ及び第二電極２ａの両方には、誘電層６を第一電極１ａの表面や第二電極２ａの表面に沿って設けることが好ましい。
誘電層６は、仮固定部３と同様に高比誘電率の誘電材料で構成することができる。誘電層６の具体例としては、比誘電率が８０程度の酸化チタンなどを含む透明な高誘電材料を用いることが好ましい。
第一プレート１の第一電極１ａや第二プレート２の第二電極２ａに対する誘電層６の形成方法としては、スパッタなどによる硬質な薄膜形成以外に、紫外線照射や加熱による硬化性を有する液状の軟質樹脂を基材に用いることで、予め微粉末状態の高比誘電材料が液中分散配合された軟質樹脂を薄く塗布して硬化させた軟質膜の形成方法がある。
特に誘電層６となる軟質膜を硬化後も柔軟性を有するシリコーン樹脂などで形成した場合には、複数の半導体発光素子Ｅにおける表面形状又は裏面形状や仮固定部３の凹凸や歪みに対する変位吸収性が期待できる。これにより、柔軟性に乏しい複数の半導体発光素子Ｅの表面又は裏面や仮固定部３に対しても面接触性が向上し、第一電極１ａと第二電極２ａの間に生じる静電容量をより安定化させることができる。
第一プレート１や第二プレート２には、第一プレート１又は第二プレート２のいずれか一方か、若しくは第一プレート１及び第二プレート２の両方を相対的に移動させる駆動部７を設けることが好ましい。駆動部７の作動によって、第一電極１ａと第二電極２ａの間（検査空間Ｓ）に対し、仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）を取り出し可能に挟み込むことが可能になる。
駆動部７は、第一プレート１又は第二プレート２のいずれか一方か若しくは第一プレート１及び第二プレート２の両方と連係して、昇降やスライド又は反転などにより往復動させるアクチュエーターなどで構成され、後述する制御部８により作動制御している。
駆動部７による第一プレート１や第二プレート２の相対的に移動方向としては、第一プレート１及び第二プレート２の対向方向（Ｚ方向）だけでなく、必要に応じて対向方向（Ｚ方向）と交差する方向（ＸＹ方向）も含まれる。
つまり、駆動部７としては、少なくとも第一プレート１や第二プレート２をＺ方向へ相対的に移動させる昇降用駆動部７１や、第一プレート１や第二プレート２をＸＹ方向へ相対的に移動させる水平移動用駆動部７２がある。
後述する制御部８による昇降用駆動部７１の制御例としては、図１（ａ）などに二点鎖線で示される仮固定チップ群Ｆの搬入時と搬出時には、第一プレート１と第二プレート２をＺ方向へ相対的に離隔移動させる。
それ以外の図１（ａ）などに実線で示されるセット時には、第一プレート１と第二プレート２をＺ方向へ相対的に接近移動させる。この接近移動により、第一プレート１の第一電極１ａと第二プレート２の第二電極２ａの間（検査空間Ｓ）に、仮固定チップ群ＦがＺ方向へ挟み込まれて通電可能となる。図示例では、第一電極１ａ及び第二電極２ａが誘電層６を介して、直接的に接触して通電可能となるように加圧している。またその他の例として図示しないが、誘電層６を介さず第一電極１ａ及び第二電極２ａが仮固定チップ群Ｆに対し直接的に接触して通電可能とすることや、第一電極１ａ又は第二電極２ａのいずれか一方を仮固定チップ群Ｆとの間に所定間隔が開くように接近させて通電可能に変更することも可能である。
仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３），光学器械５，誘電層６及び駆動部７の具体例を図１〜図５に示し、これらの等価回路を図６に示す。
図１（ａ）（ｂ），図２（ａ）（ｂ）（ｃ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示される例は、第一電極１ａの側に仮固定部３が形成され、第一電極１ａに対し仮固定部３により複数の半導体発光素子Ｅを着脱可能に載置して仮止めしている。
図１（ａ）（ｂ），図２（ｂ）（ｃ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）の場合は、仮固定部３において仮止め部位３ａを含む表面全体が平滑面に形成される。
これに対し図２（ａ）の場合は、仮固定部３において仮止め部位３ａを有する表面形状が、仮止め部位３ａのみを部分的に突出させた凹凸状に形成される点で相違する。図示例の場合には、複数の仮止め部位３ａの間隔（Ｘ方向のピッチ）が、分離配列された複数の半導体発光素子Ｅの配列間隔（Ｘ方向のピッチ）の二倍に設定され、複数の半導体発光素子Ｅの中から、所定の列（Ｘ方向の一列おき）に配置された半導体発光素子Ｅのみに対し、複数の仮止め部位３ａを当接し着脱自在に保持する。
また、その他の例として図示しないが、第二電極２ａの側に仮固定部３が形成され、第二電極２ａに対し仮固定部３により複数の半導体発光素子Ｅを着脱可能に吊持して仮固定することや、複数の仮止め部位３ａの間隔を図示例以外に設定変更することも可能である。
図１（ａ）（ｂ），図２（ａ）（ｂ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示される例では、複数の半導体発光素子Ｅにおいて発光部Ｅ１が下向きとなるように配置され、透明に形成された第一電極１ａや第一プレート１などを透して、発光部Ｅ１の発光状態が光学器械５により第一プレート１側から観察されるように構成している。
特に図１（ａ）（ｂ），図２（ａ）（ｂ）（ｃ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示される例は、図１（ａ）（ｂ），図２（ａ）（ｂ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）の場合は、複数の半導体発光素子Ｅにおいて発光部Ｅ１が配置される表面側に対し、仮固定部３（発光側仮固定部３１）の仮止め部位３ａを直接的に接触させる点で相違する。
図１（ａ）（ｂ），図２（ａ）（ｂ）（ｃ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示される例では、第二電極２ａの表面に沿って誘電層６が形成されるように構成している。
図１（ａ）（ｂ），図２（ａ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）の場合は、複数の半導体発光素子Ｅの裏面側に対して誘電層６を通電可能に接触又は接近させる点で相違する。
図２（ｂ）の場合は、複数の半導体発光素子Ｅの裏面側に対し、仮固定部３と同様な絶縁材料からなるフィルム状又はシート状の絶縁膜体３′が当接して、粘着や接着などにより着脱自在に仮止めされる点で相違する。つまり、図２（ｂ）に示される複数の半導体発光素子Ｅは、表面側及び裏面側の両方が仮固定部３と絶縁膜体３′で挟み込まれて着脱自在に保持されている。
さらに図１（ａ）（ｂ），図２（ａ）（ｂ）及び図３（ａ）（ｂ）に示される例では、駆動部７の昇降用駆動部７１により第二プレート２が第一プレート１に向けＺ方向へ移動制御されるように構成している。
これと逆に図２（ｃ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示される例は、駆動部７の昇降用駆動部７１により第一プレート１が第二プレート２に向けＺ方向へ移動制御される点で相違する。
図２（ｃ）の場合は、複数の半導体発光素子Ｅにおいて発光部Ｅ１が上向きとなるように配置され、透明な誘電層６や第二電極２ａや第二プレート２を透して、発光部Ｅ１の発光状態が光学器械５により第二プレート２側から観察される点において、図１（ａ）（ｂ），図２（ａ）（ｂ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）の場合と相違する。
また、その他の例として図示しないが、図１（ａ）（ｂ），図２（ａ）（ｂ）及び図３（ａ）（ｂ）に示された例において、駆動部７の昇降用駆動部７１で第一プレート１を第二プレート２に向けＺ方向へ移動制御させることや、図１（ａ）（ｂ），図２（ａ）（ｂ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示された例において、発光部Ｅ１の発光状態を光学器械５で第二プレート２側から観察させるなどの変更が可能である。
これに加えて図３（ａ）（ｂ）〜図５（ａ）（ｂ）に示される例では、第一プレート１に対して第二プレート２を駆動部７の水平移動用駆動部７２でＸＹ方向へ移動させるように構成している。
図３（ａ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）の場合は、第一プレート１の面積よりも第二プレート２の面積が小さく形成される点で相違し、図３（ｂ）の場合は、ＸＹ方向へ並設された複数の第一プレート１に対して、一つの第二プレート２をＸＹ方向へ順次移動させる点で相違する。
特に図３（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）の場合は、第一プレート１の周囲にパレットなどからなる支持部材１１が設けられ、支持部材１１に対して第一プレート１を着脱自在に支持している。図示例では、第一プレート１の支持部材１１に設けられた支持チャック１１ａにより、第一プレート１及び仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）を、支持部材１１に対して移動不能で且つ着脱自在に支持している。
支持チャック１１ａによる支持で図４（ａ）に示されるように、第一電極１ａと第二電極２ａの間に形成される検査空間Ｓに対し、第一プレート１と共に仮固定チップ群Ｆが転写位置Ｐ１から検査空間Ｓへ搬送（搬入）可能となる。さらに支持チャック１１ａによる支持解除で、第一プレート１と共に仮固定チップ群Ｆが検査空間Ｓから実装位置Ｐ２へ搬送（搬出）可能となる。これにより、図４（ｂ）に示されるように、転写位置Ｐ１では仮固定部３に対する複数の半導体発光素子Ｅの仮止め作業が容易に実施可能になるとともに、実装位置Ｐ２では、仮固定部３から複数の半導体発光素子Ｅの取り出し作業が容易に実施可能になる。
つまり、仮固定部３は、検査装置Ａ内の検査空間Ｓにおける検査ステージとして機能する以外に、検査前（後述する仮固定工程や搬入工程やセット工程）では、転写位置Ｐ１から仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）を検査空間Ｓへ移動するための素子搬送用治具として機能する。検査後（後述する搬出工程や実装工程）では、検査空間Ｓから仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）を実装位置Ｐ２へ移動するための素子搬送用治具として機能する。
また、その他の例として図示しないが、図１（ａ），図２（ａ）（ｂ）（ｃ）及び図３（ａ）に示された例において、第一プレート１に対し保持チャックＨの解除操作で仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）を取り外して、複数の半導体発光素子Ｅ及び仮固定部３のみを搬送（搬入及び搬出）可能に変更することも可能である。さらに図１（ａ），図２（ａ）（ｂ）（ｃ）及び図３（ａ）に示された例において、仮固定チップ群Ｆが載置された第一プレート１を搬送可能な構造に変更することや、仮固定チップ群Ｆが吊持された第二プレート２を搬送可能な構造に変更することも可能である。
図５（ａ）（ｂ）に示される例は、検査機Ｂが検査時に構成する暗室Ｄに第一プレート１及び第二プレート２や光学器械５が収納配備され、暗室Ｄにおいて第一プレート１の支持部材１１を第二プレート２に向けてＺ方向へ昇降させる昇降用駆動部７１と、暗室Ｄにおいて第一プレート１の支持部材１１に対し第二プレート２をＸＹ方向へ移動させる水平移動用駆動部７２と、を備えている。
暗室Ｄは、検査機Ｂの内部に外光から遮光して検査時に形成され、暗室Ｄに設けられる昇降用駆動部７１としては、スライダーや直動ガイドなどのアクチュエーターが用いられる。
暗室Ｄに設けられる水平移動用駆動部７２としては、ＸＹステージなどのアクチュエーターが用いられる。
暗室Ｄに配備される光学器械５が固定カメラ５１の場合には、第一プレート１の中心軸の延長線上で且つ光学焦点位置に固定配置される。移動カメラ５２の場合には、第二プレート２の中心軸の延長線上で且つ光学焦点位置に配置され、水平移動用駆動部７２による第二プレート２のＸＹ方向への移動と同期して移動させるように支持される。
また、その他の例として図示しないが、検査対象となる複数の半導体発光素子ＥがＬＥＤである場合は、ＬＥＤの発光周波数より短波長の発光を行う光源を備えることも可能である。この場合には、暗室Ｄにおける移動カメラ５２の動きに追従して光源を移動させるなどして、検査空間Ｓの検査対象エリアを低照度で均一に照射しながら検査を行うことが好ましい。
図６（ａ）に示される等価回路は、図１，図２（ａ）（ｃ），図３（ａ）（ｂ），図４（ａ）（ｂ）及び図５（ａ）（ｂ）に示された例に該当し、複数の半導体発光素子Ｅと仮固定部３からなるコンデンサを直列接続した個々に分離される複数の発光回路部Ｌに対して、駆動電源（交流電圧源）４の交流電圧が第一電極１ａ及び第二電極２ａから誘電層６を介して与えられる。交流電圧の印加により複数の発光回路部Ｌに変位電流が流れる。また図２（ｂ）に示された例に該当する等価回路は、図６（ａ）と類似した等価回路となるため省略する。
複数の発光回路部Ｌ内を流れる変位電流は、複数の半導体発光素子（半導体ダイオード）Ｅが有する整流作用により順方向に流れる。詳しく説明すると、駆動電源４から複数の発光回路部Ｌに印加した交流電圧が、複数の半導体発光素子Ｅで半波整流される。
このため、複数の半導体発光素子Ｅに順方向の電流が流れる時のみ、複数の半導体発光素子Ｅが発光する。この発光状態を光学器械５で観察することにより、複数の半導体発光素子Ｅの発光状態に基づいて良否の選別が可能となる。
図６（ａ）の場合は、回路中に半導体ダイオード保護用の電流制限抵抗器ＲLが直列接続されて直列ＲＣ回路を構成している。つまり逆方向耐電圧範囲内の交流電圧のみが複数の半導体発光素子Ｅに与えられる。これにより、電流制限抵抗器ＲLで複数の半導体発光素子Ｅに過大電流が流れることを制限して破壊が防止される。
この時、半導体発光素子Ｅの発光で必要となる電流の確保には、直列ＲＣ回路のインピーダンスの大小が重要になる。複数の発光回路部Ｌのインピーダンスは、静電容量や周波数によって変化する。理想的なコンデンサのインピーダンスＺは、周波数をω，静電容量をＣとすると、下記の式で表わされる。
Ｚ＝１／ｊωＣ
つまり、インピーダンスＺと周波数ωや静電容量Ｃは、反比例の関係にあるから、静電容量Ｃが大きくなるとインピーダンスＺが低くなり、周波数ωが高くなるとインピーダンスＺが低くなる。しかし、半導体発光素子Ｅの発光における周波数ωの応答範囲は、限界があるのであまり高くできない。インピーダンスＺが高いと駆動に高電圧を必要とするが、高電圧による発光テストは、半導体発光素子Ｅにダメージのリスクがあるため、低電圧が維持可能な静電容量Ｃを大きく取ることが好ましい。
静電容量Ｃを高めるには、第一電極１ａと第二電極２ａの間の投影面積（電極面積）を大きく取ることも有効であるが、電極面積は発光テストする半導体発光素子Ｅの数に依存するため限定的である。
そこで、第一電極１ａと第二電極２ａの間の誘電率を高めるために、高比誘電率の誘電材料からなる誘電層６を追加している。
図６（ｂ）に示される等価回路は、複数の半導体発光素子Ｅの発光テストにおいて破壊を避けるために可能な限り低電圧で発光させることを目的とした回路である。
駆動電源（交流電圧源）４から複数の発光回路部Ｌに与えられる順方向の半波電流は、図６（ａ）の場合と同様であるが、駆動電源４において逆方向の電圧（−Ｅ2）を制限する。駆動電源４からの逆耐電圧（−Ｅ2）として下限が制限された電圧波形を複数の半導体発光素子Ｅに与えることで、低電圧の発光テストが可能になる。
図６（ａ）（ｂ）に示される等価回路において、符号Ｃ1は絶縁性の仮固定部３による静電容量、符号Ｃ2は各半導体発光素子Ｅによる静電容量、符号Ｃ3は誘電層６による静電容量、符号Ｃ4は分離した複数の半導体発光素子Ｅの間に配置された隙間（空気層）による静電容量である。
なお、図６（ａ）（ｂ）の場合には、駆動電源（交流電圧源）４として正弦波形のみを記載している。交流波形であれば図示しないが正弦波形に代えて矩形波や三角波や台形波などであってもよい。
また、半導体発光素子Ｅの除電の容易さと除電管理のためには、駆動電源４の電圧（−Ｅ2）をゼロ電位に設定すれば、交流電圧源に代えて直流電圧源を用いることも可能である。
制御部８は、駆動電源４や駆動部７だけでなく、仮固定チップ群Ｆの搬入機構（図示しない）や搬出機構（図示しない）などにも電気的に接続するコントローラーである。
制御部８となるコントローラーは、その制御回路（図示しない）に予め設定されたプログラムに従って、予め設定されたタイミングで順次それぞれ作動制御している。
そして、制御部８の制御回路に設定されたプログラムを、検査装置Ａによる複数の半導体発光素子Ｅの光学的な検査方法として説明する。
本発明の実施形態に係る検査方法は、仮固定部３に対して複数の半導体発光素子Ｅをそれぞれが分離配列された状態で着脱自在に仮止めする仮固定工程と、第一プレート１の第一電極１ａと第二プレート２の第二電極２ａとの間に複数の半導体発光素子Ｅ及び仮固定部３を挟むように配置するセット工程と、駆動電源４から複数の半導体発光素子Ｅに電圧を与える供給工程と、複数の半導体発光素子Ｅの発光状態を第一プレート１や第二プレート２のいずれか一方の側から光学器械５で観察する観察工程と、を主要な工程として含んでいる。
さらに、セット工程の前に転写位置Ｐ１から仮固定チップ群Ｆ（複数の半導体発光素子Ｅと仮固定部３）を検査空間Ｓに搬入する搬入工程と、観察工程の後に検査終了済みとなった仮固定チップ群Ｆを実装位置Ｐ２に向けて搬出する搬出工程と、を含むことが好ましい。また観察工程の後又は搬出工程の後には、検査終了済みの仮固定チップ群Ｆから対象となる複数の半導体発光素子Ｅを仮固定部３から取り外してプリント基板などに対して基板実装する実装工程が含まれる。
仮固定工程では、転写位置Ｐ１において個々に分離配列された複数の半導体発光素子Ｅを、仮固定部３の表面となる仮止め部位３ａに当接させ、仮止め部位３ａによる粘着や接着などで仮固定することにより、分離配列された複数の半導体発光素子Ｅが分離配列された状態で着脱自在に保持される。
セット工程では、仮固定部３により転写位置Ｐ１から搬入された仮固定チップ群Ｆを第一電極１ａと第二電極２ａとの間の検査空間Ｓに挟み込んで電気的に接続させる。これにより、複数の半導体発光素子Ｅと仮固定部３からなるコンデンサが直列接続される個々に分離した複数の発光回路部Ｌが形成される。
供給工程では、駆動電源４の電圧を第一電極１ａ及び第二電極２ａから複数の半導体発光素子Ｅに供給することにより、複数の発光回路部Ｌに交流電圧が印加される。
観察工程では、複数の発光回路部Ｌへ交流電圧の印加に伴って発光した複数の半導体発光素子Ｅを、第一プレート１及び第一電極１ａや第二プレート２及び第二電極２ａのいずれか一方の側から光学器械５の観察により、複数の半導体発光素子Ｅの発光状態に基づいて、発光良好な半導体発光素子Ｅと発光不良な半導体発光素子Ｅに選別している。
複数の半導体発光素子Ｅにおける発光状態に基づいた選別方法としては、発光の有無による良否の判別や、輝度バラツキによる選別や、色味の選別などの予め設定された基準より行うことが好ましい。
実装工程では、仮固定部３により検査空間Ｓから実装位置Ｐ２に搬出された仮固定チップ群Ｆのうち、光学器械５の観察にて発光良好と選別された複数の半導体発光素子Ｅのみを仮固定部３の仮止め部位３ａから剥離などで取り出す。これにより、プリント基板などに対して仮固定チップ群Ｆの整列情報を利用した基板実装が可能になる。
このような本発明の実施形態に係る検査装置Ａ及び検査方法によると、検査空間Ｓにおいて分離配列した複数の半導体発光素子Ｅと仮固定部３が、第一電極１ａ又は第二電極２ａのいずれか一方に対して着脱自在に仮止めされる。この仮止め状態で検査空間Ｓで駆動電源４の交流電圧を第一電極１ａ及び第二電極２ａから、複数の半導体発光素子Ｅのそれぞれに絶縁性の仮固定部３からなるコンデンサが直列接続される個々に分離した複数の発光回路部Ｌに与えることにより、複数の半導体発光素子（半導体ダイオード）Ｅの整流作用で電流が順方向に流れる。
このため、複数の半導体発光素子Ｅに順方向の電流が流れる時に良好な半導体発光素子Ｅが発光する。このような複数の半導体発光素子Ｅの発光状態を光学器械５で観察することにより、複数の半導体発光素子Ｅの発光状態がそれぞれ光学的に検査されて、発光状態に基づいた良否の選別が可能となる。
良否の選別後は、第一電極１ａ又は第二電極２ａのいずれか一方から仮固定部３を取り外すことにより、仮固定部３と共に複数の半導体発光素子Ｅが分離配列状態のまま検査空間Ｓから実装位置Ｐ２へ搬送されて実装可能となる。
したがって、分離された複数の半導体発光素子Ｅが実装直前に一括検査して発光不良な半導体発光素子Ｅを選別し、且つ選別された複数の半導体発光素子Ｅを仮固定部３により分離配列状態で搬送して実装することができる。
その結果、複数のＬＥＤデバイスがハーフカットされた未分離状態で発光テストする従来のものに比べ、仮固定部３が複数の半導体発光素子Ｅの検査ステージとして機能する以外に素子搬送用治具としても機能するため、検査された複数の半導体発光素子Ｅを実装位置Ｐ２へ搬送してから、仮固定部３からの取り出しで複数の半導体発光素子Ｅが実装の直前に分離可能となる。
これにより、検査された複数の半導体発光素子Ｅを実装前に分離する必要がなく、この分離工程で分断された半導体発光素子Ｅの散逸を防ぎ、複数の半導体発光素子Ｅを所望の個数単位で管理と工程間の搬送が行えて、素子搬送前後の仮固定部３に対する仮固定（仮固定工程）と仮固定部３からの取り出し（実装工程）における素子アクセス高さを均一にして管理でき、信頼性に優れて取り扱いが容易である。
特に複数の半導体発光素子ＥがマイクロＬＥＤであっても実装を容易に行える作業性に優れて利便性の向上が図れる。これにより、機能的（光学的）に不良な半導体発光素子Ｅの実装を未然に防止できて、歩留まりの向上が図れる。
特に、第一電極１ａ及び第二電極２ａに対して仮固定部３を、第一電極１ａと第二電極２ａの間に挟まれた仮固定部３が誘電体となるように電気的に接触させることが好ましい。
この場合には、駆動電源４の交流電圧が第一電極１ａ及び第二電極２ａから仮固定部３を介して複数の発光回路部Ｌに与えられることにより、第一電極１ａと第二電極２ａの間で仮固定部３が誘電体となってコンデンサーを形成する。
このため、複数の半導体発光素子Ｅに順方向の電流が流れる時に良好な半導体発光素子Ｅが発光する。
したがって、第一電極１ａと第二電極２ａの間に仮固定部３を通電可能に挟み込むだけで複数の半導体発光素子Ｅの発光検査を実施することができる。
その結果、第一電極１ａ又は第二電極２ａのいずれか一方に対して仮固定部３を着脱不能に設ける必要がなく、全体的な構造の簡素化が図れるとともに、仮固定部３に対する複数の半導体発光素子Ｅの仮止め作業及び取り出し作業を容易に実施できる。
また仮固定部３が高比誘電率の材料からなる場合には、高比誘電率の仮固定部３で第一電極１ａと第二電極２ａの間の静電容量が大きくなる。静電容量とインピーダンスは反比例の関係にあるため、第一電極１ａと第二電極２ａの間のインピーダンスが小さくなって電流が流れ易くなる。
したがって、複数の半導体発光素子Ｅを低電圧で発光させることができる。
その結果、高電圧による不本意な半導体発光素子Ｅの破壊を防止できると同時に短絡（ショート）の危険性を軽減できる。これにより装置側の耐電圧と漏洩対策もできる。
さらに、図２（ａ）に示されるように、仮固定部３の表面が、複数の半導体発光素子Ｅの配列間隔の整数倍に配置される複数の仮止め部位３ａを有することが好ましい。
この場合には、所定の周期で分離配列された複数の半導体発光素子Ｅに対し、Ｚ方向へ対向する仮固定部３の複数の仮止め部位３ａの間隔を、複数の半導体発光素子Ｅの配列間隔の複数倍に設定することが可能になる。
これにより、分離配列された複数の半導体発光素子Ｅの中から、所定の列や所定の位置などに配置した半導体発光素子Ｅのみに複数の仮止め部位３ａが当接して着脱自在に仮止めされる。
したがって、分離配列された複数の半導体発光素子Ｅの中から特定の半導体発光素子Ｅのみを選択して仮固定部３に着脱（仮止め及び取り出し）することができる。
その結果、複数の半導体発光素子Ｅの実装前において、実装対象となる半導体発光素子Ｅだけを選択して検査でき、作業性に優れる。
また、第一電極１ａ又は第二電極２ａのいずれか一方の表面か若しくは両方の表面に設けられる誘電層６を備え、誘電層６が高比誘電率の材料からなることが好ましい。
この場合には、駆動電源４の交流電圧が第一電極１ａ及び第二電極２ａから誘電層６を介して複数の発光回路部Ｌに与えられることにより、高比誘電率の誘電層６で第一電極１ａと第二電極２ａの間の静電容量が大きくなる。
静電容量とインピーダンスは反比例の関係にあるため、第一電極１ａと第二電極２ａの間のインピーダンスが小さくなって電流が流れ易くなる。
したがって、複数の半導体発光素子Ｅを低電圧で発光させることができる。
その結果、高電圧による不本意な半導体発光素子Ｅの破壊を防止できると同時に短絡（ショート）の危険性を軽減できる。これにより装置側の耐電圧と漏洩対策もできる。
さらに、図３（ａ），図４（ａ）及び図５（ａ）（ｂ）に示されるように、第一プレート１又は第二プレート２の一方が他方よりも小さい面積で形成され、第一プレート１又は第二プレート２の一方に対して他方を第一プレート１及び第二プレート２の対向方向（Ｚ方向）と交差する方向（ＸＹ方向）へ移動自在に支持することが好ましい。
この場合には、第一電極１ａと第二電極２ａの間に複数の発光回路部Ｌが、第一プレート１又は第二プレート２のうち大きな方（第一プレート１）に対する小さな方（第二プレート２）の接触面積と同サイズで形成される。
大きな方（第一プレート１）に対して小さな方（第二プレート２）を、両者の対向方向（Ｚ方向）と交差する方向（ＸＹ方向）へ第一プレート１と第二プレート２の間隔が維持されるように移動させ、且つ駆動電源４から複数の発光回路部Ｌに交流電圧を与える。これにより、大きな方（第一プレート１）の全体領域が複数に分割されて、分割領域単位で複数の半導体発光素子Ｅの発光状態が検査可能となる。
したがって、仮固定部３に分離配列された複数の半導体発光素子Ｅを適宜数の分割領域毎に検査することができる。
その結果、多数の半導体発光素子Ｅが配列された大型の仮固定チップ群Ｆを検査する際に有効である。
また、検査機Ｂが外光から遮光された暗室Ｄを形成することが好ましい。
この場合には、暗室Ｄで複数の半導体発光素子Ｅの発光テストを行うことにより、各半導体発光素子Ｅの発光周波数未満の外光が遮光され、各半導体発光素子Ｅの内部電荷に励起現象が起きない状態で発光テストが行える。
したがって、駆動電源４に対する複数の半導体発光素子Ｅの正確な発光を観察することができる。
その結果、発光不良な半導体発光素子Ｅをより正確に選別できて、信頼性の更なる向上が図れる。
特に、暗室Ｄには、複数の半導体発光素子Ｅの発光周波数未満の短波長光線を発光する光源が備えられ、光源から複数の半導体発光素子Ｅの発光部Ｅ１に向けて短波長光線を均等に照射することが好ましい。
この場合には、暗室Ｄの形成時において予め備えられる光源から短波長光線を均等に照射しながら検査することにより、複数の半導体発光素子Ｅの発光部Ｅ１の発光に必要とされる最低電圧を下げることが可能になる。
したがって、駆動電源４を低電圧としても複数の半導体発光素子Ｅの発光を観察することができる。
その結果、低電圧化により複数の半導体発光素子Ｅの破壊を更に防止できる。
なお、前示の実施形態では、第一電極１ａに形成される仮固定部３により、第一電極１ａに複数の半導体発光素子Ｅを着脱可能に載置して仮止めする場合のみを説明したが、これに限定されず、第二電極２ａに仮固定部３を形成して、第二電極２ａに対し複数の半導体発光素子Ｅを着脱可能に吊持して仮止めしてもよい。
さらに第一電極１ａや第二電極２ａに誘電層６を設けた場合のみを説明したが、これに限定されず、誘電層６が無くてもよい。誘電層６に代えて絶縁性の確保のため、仮固定チップ群Ｆと第一電極１ａや第二電極２ａの間に空気層を介在させて非接触にすることも可能である。
また図３（ａ），図４（ａ）及び図５（ａ）（ｂ）に示された例では、第一プレート１の面積よりも第二プレート２の面積を小さく形成して、第一プレート１に対し第二プレート２を水平移動用駆動部７２でＸＹ方向へ移動させたが、これに限定されず、第二プレート２の面積よりも第一プレート１の面積を小さく形成して、第二プレート２に対し第一プレート１を水平移動用駆動部７２でＸＹ方向へ移動させることや、第一プレート１及び第二プレート２の両方を水平移動用駆動部７２でＸＹ方向へ相対的に移動させてもよい。
Ａ 検査装置 １ 第一プレート
１ａ 第一電極 ２ 第二プレート
２ａ 第二電極 ３ 仮固定部
３ａ 仮止め部位 ４ 駆動電源
５ 光学器械 ６ 誘電層
Ｌ 発光回路部 Ｅ 半導体発光素子
Ｅ１ 発光部 Ｂ 検査機
Ｄ 暗室 Ｐ２ 実装位置
Ｓ 検査空間

Claims (8)

  1. 分離配列された複数の半導体発光素子を実装前に分離状態で光学的に検査する検査装置であって、
    第一電極を有する第一プレートと、
    前記第一電極と対向するように設けられた第二電極を有する第二プレートと、
    前記複数の半導体発光素子を分離配列された状態で着脱自在に仮止めする絶縁性の仮固定部と、
    検査空間を挟んで配置される前記第一電極及び前記第二電極に対して電気的に接続される駆動電源と、
    前記第一プレート又は前記第二プレートのいずれか一方の側から前記複数の半導体発光素子の発光を観察する光学器械と、を備え、
    前記仮固定部は、前記第一電極又は前記第二電極のいずれか一方に対して着脱自在に取り付けられ、前記複数の半導体発光素子と対向する仮止め部位を有し、前記仮止め部位により前記複数の半導体発光素子が分離配列された状態で前記検査空間から実装位置へ搬送可能に保持され、
    前記第一電極と前記第二電極の間の前記検査空間には、前記複数の半導体発光素子と前記仮固定部からなるコンデンサが直列接続される個々に分離した複数の発光回路部が配置され、
    前記複数の発光回路部は、前記駆動電源から前記複数の半導体発光素子に順方向の電流が流れる時に前記複数の半導体発光素子が発光することを特徴とする検査装置。
  2. 前記第一電極及び前記第二電極に対して前記仮固定部が誘電体となるように電気的に接触することを特徴とする請求項１記載の検査装置。
  3. 前記仮固定部の表面が、前記複数の半導体発光素子の配列間隔の整数倍に配置される複数の前記仮止め部位を有することを特徴とする請求項１又は２記載の検査装置。
  4. 前記第一電極又は前記第二電極のいずれか一方の表面か若しくは両方の表面に設けられる誘電層を備え、前記誘電層は比誘電率が８０以上の高比誘電率の材料からなることを特徴とする請求項１、２又は３記載の検査装置。
  5. 前記第一プレート又は前記第二プレートのいずれか一方の面積が他方よりも小さい面積で形成され、前記第一プレート又は前記第二プレートの一方に対して他方か若しくは両方を、前記第一プレート及び前記第二プレートの対向方向と交差する方向へ相対的に移動自在に支持することを特徴とする請求項１〜４のいずれかに記載の検査装置。
  6. 請求項１〜５のいずれかに記載の検査装置を備えた検査機であって、
    前記検査機が外光から遮光された暗室を形成することを特徴とする検査機。
  7. 前記暗室には、前記複数の半導体発光素子の発光周波数未満の短波長光線を発光する光源が備えられ、前記光源から前記複数の半導体発光素子の発光部に向けて、フォトルミネッセンスによる光励起が生じない強度の前記短波長光線が均等に照射されることを特徴とする請求項６記載の検査機。
  8. 分離配列された複数の半導体発光素子を実装前に分離状態で光学的に検査する検査方法であって、
    絶縁性の仮固定部に対して前記複数の半導体発光素子を分離配列された状態で着脱自在に仮止めする仮固定工程と、
    第一プレートの第一電極又は第二プレートの第二電極のいずれか一方に前記仮固定部を着脱自在に取り付けて、前記第一電極と前記第二電極との間に形成される検査空間に、前記複数の半導体発光素子と前記仮固定部からなるコンデンサが直列接続される個々に分離した複数の発光回路部を形成するセット工程と、
    駆動電源の電圧を前記第一電極及び前記第二電極から前記複数の発光回路部に与える供給工程と、
    前記複数の発光回路部に対する電圧の供給により発光する前記複数の半導体発光素子を前記第一プレート又は前記第二プレートのいずれか一方の側から光学器械で観察する観察工程と、
    前記仮固定部から前記複数の半導体発光素子を取り外して基板実装する実装工程と、を含み、
    前記セット工程では、前記仮固定部が前記複数の半導体発光素子に対する仮止め部位を有し、前記仮止め部位により前記複数の半導体発光素子が分離配列された状態で前記検査空間から実装位置へ搬送可能に保持され、
    前記観察工程では、前記検査空間において前記駆動電源から前記複数の半導体発光素子に順方向の電流が流れる時に前記複数の半導体発光素子が発光し、
    前記実装工程では、前記検査空間より前記実装位置へ搬送された前記仮固定部から前記複数の半導体発光素子を取り外して基板実装することを特徴とする検査方法。
JP2019176953A 2018-12-28 2019-09-27 検査装置及び検査方法 Active JP6650547B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108145947A TWI795618B (zh) 2018-12-28 2019-12-16 檢查裝置及檢查方法
KR1020190175383A KR102529649B1 (ko) 2018-12-28 2019-12-26 검사 장치 및 검사 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018248085 2018-12-28
JP2018248085 2018-12-28

Publications (2)

Publication Number Publication Date
JP6650547B1 true JP6650547B1 (ja) 2020-02-19
JP2020109392A JP2020109392A (ja) 2020-07-16

Family

ID=69568287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019176953A Active JP6650547B1 (ja) 2018-12-28 2019-09-27 検査装置及び検査方法

Country Status (3)

Country Link
JP (1) JP6650547B1 (ja)
KR (1) KR102529649B1 (ja)
TW (1) TWI795618B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053198A1 (ja) * 2022-09-06 2024-03-14 株式会社ジャパンディスプレイ 発光素子の検査方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067142B1 (ko) * 2009-08-31 2011-09-22 삼성전기주식회사 선택적 피드백용 발광 다이오드 전류 제어모듈, 이를 사용하는 발광 다이오드 구동장치 및 구동방법
JP2011095116A (ja) * 2009-10-30 2011-05-12 Nec Saitama Ltd 点灯検査装置、方法、及び、プログラム
DE102013112885A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Verfahren zur optischen Charakterisierung eines optoelektronischen Halbleitermaterials und Vorrichtung zur Durchführung des Verfahrens
US10177016B2 (en) * 2015-08-18 2019-01-08 Goertek Inc. Pre-screening method, manufacturing method, device and electronic apparatus of micro-LED
EP3262694B1 (en) * 2015-10-20 2019-08-21 Goertek. Inc Method for transferring micro-leds and method for manufacturing micro-led device
TWI744221B (zh) * 2015-12-04 2021-11-01 晶元光電股份有限公司 發光裝置
WO2018112267A1 (en) 2016-12-16 2018-06-21 Tesoro Scientific, Inc. Light emitting diode (led) test apparatus and method of manufacture
KR20190112294A (ko) * 2017-01-23 2019-10-04 테소로 사이언티픽, 인코포레이티드 발광 다이오드 테스트 장치 및 제조 방법
TWI759289B (zh) * 2017-03-21 2022-04-01 晶元光電股份有限公司 發光元件
TW201917811A (zh) * 2017-06-26 2019-05-01 美商特索羅科學有限公司 發光二極體質量傳遞設備及製造方法

Also Published As

Publication number Publication date
KR102529649B1 (ko) 2023-05-04
TWI795618B (zh) 2023-03-11
JP2020109392A (ja) 2020-07-16
TW202043753A (zh) 2020-12-01
KR20200083298A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
JP7232193B2 (ja) 発光ダイオード（ｌｅｄ）検査装置及び製造方法
KR102538996B1 (ko) 발광 다이오드(led) 테스트 장치 및 제조 방법
JP2020506541A (ja) 発光ダイオード（ｌｅｄ）検査装置及び製造方法
CN107833526B (zh) 拾取-移除系统以及发光显示器的修复方法
US20170278760A1 (en) Intermediate Structure for Transfer, Method for Preparing Micro-device for Transfer, and Method for Processing Array of Semiconductor Device
CN112098049B (zh) 试验装置、试验方法及计算机可读取媒体
TWI819130B (zh) 檢查裝置及檢查方法
JP6650547B1 (ja) 検査装置及び検査方法
WO2020085203A1 (ja) 検査装置及び検査方法
US10362642B2 (en) Light emitting device and light illuminating apparatus comprising the light emitting device
US7589541B2 (en) Method and apparatus for inspecting solid-state image pick-up device
KR20120123931A (ko) 전자 부품 검사 장치 및 방법
KR20230068578A (ko) 광루미네선스 검사와 자동광학검사를 동시에 수행하는 마이크로 led 검사장비
KR20110061511A (ko) 발광소자 제조 장치 및 이를 이용한 발광소자 제조 방법
KR102286348B1 (ko) 마이크로 led 패키지 구조 및 조립방법
CN111243976A (zh) 一种检测修补设备和方法
KR20210032217A (ko) 정전척 및 이를 이용한 검사장치
TWI820546B (zh) 試驗裝置、試驗方法及電腦可讀取記憶媒體
KR102539964B1 (ko) 정전척 및 이를 이용한 기판 검사장치
US20240047280A1 (en) Manufacturing method of display panel, and detection and bonding apparatus for a micro element
KR102047414B1 (ko) 글라스 검사장치
WO2023032036A1 (ja) 通電検査装置及び通電検査方法
CN116888749A (zh) 转印系统、转印位置决定装置以及转印方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190927

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190927

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6650547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150