CN109075221A - 发光器件和包括发光器件的显示器 - Google Patents

发光器件和包括发光器件的显示器 Download PDF

Info

Publication number
CN109075221A
CN109075221A CN201780024951.4A CN201780024951A CN109075221A CN 109075221 A CN109075221 A CN 109075221A CN 201780024951 A CN201780024951 A CN 201780024951A CN 109075221 A CN109075221 A CN 109075221A
Authority
CN
China
Prior art keywords
layer
electrode
conductive semiconductor
semiconductor layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780024951.4A
Other languages
English (en)
Other versions
CN109075221B (zh
Inventor
朴德炫
高恩彬
文盛煜
朴相绿
郑英根
洪起勇
郑炳学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160049576A external-priority patent/KR20170120962A/ko
Priority claimed from KR1020160053611A external-priority patent/KR102496616B1/ko
Priority claimed from KR1020160053610A external-priority patent/KR20170124047A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN109075221A publication Critical patent/CN109075221A/zh
Application granted granted Critical
Publication of CN109075221B publication Critical patent/CN109075221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

实施例公开发光器件和包括发光器件的显示器。发光器件包括：透光衬底；发光结构，其包括布置在透光衬底上的第二导电半导体层；第一导电半导体层，其被布置在第二导电半导体层上；以及有源层，其被布置在第二导电半导体层和第一导电半导体层之间；绝缘层，其覆盖发光结构；第一欧姆电极，其被电连接到第一导电半导体层；第二欧姆电极，其被布置在第二导电半导体层的面向透光衬底的一侧上并且电连接到第二导电半导体层；第一电极，其穿过绝缘层被电连接到第一欧姆电极；以及第二电极，其穿过绝缘层和发光结构被电连接到第二欧姆电极，其中有源层发射红色波段的光，第二欧姆电极包括焊盘电极和多个分支电极，该焊盘电极被布置在第二导电半导体层的中心处，该多个分支电极从第二导电半导体层的中心向外延伸。

Description

发光器件和包括发光器件的显示器
技术领域
实施例涉及一种发光器件和包括该发光器件的显示器。
背景技术
发光二极管(LED)是当向其施加电流时发射光的发光器件中的一种。LED能够以低电压和高效率发射光，从而具有优异的节能效果。近年来，LED亮度问题已经被显著地改善，并且LED已经应用于各种设备，诸如液晶显示器的背光单元、电子标牌、显示装置和家用电器。
具有AlGaInP的LED使用GaAs衬底作为生长衬底，但是为了将LED制造为倒装芯片类型，存在去除GaAs衬底以便于防止光吸收的需求。然而，存在难以使用传统的激光剥离(LLO)工艺去除GaAs衬底的问题。因此，大多数具有AlGaInP的LED被制造为垂直型。
发明内容
技术问题
实施例提供倒装芯片型红色发光器件。
另外，实施例提供具有优异光提取效率的发光器件。
此外，实施例提供一种具有优异电流分布效果的发光器件。
另外，实施例提供具有优异欧姆接触的发光器件。
技术方案
根据本发明的实施例的发光器件包括：透光衬底；发光结构，该发光机构包括布置在透光衬底上的第二导电半导体层；第一导电半导体层，该第一导电半导体层被布置在第二导电半导体层上；以及有源层，该有源层被布置在第二导电半导体层和第一导电半导体层之间；绝缘层，该绝缘层被构造成覆盖发光结构；第一欧姆电极，该第一欧姆电极被电连接到第一导电半导体层；第二欧姆电极，该第二欧姆电极被布置在第二导电半导体层的面向透光衬底的一侧上并且电连接到第二导电半导体层；第一电极，该第一电极穿过绝缘层被电连接到第一欧姆电极；以及第二电极，该第二电极穿过绝缘层和发光结构被电连接到第二欧姆电极，其中有源层发射红色波段(wavelength band)的光，第二欧姆电极包括焊盘电极和多个分支电极，该焊盘电极被布置在第二导电半导体的中心处，多个分支电极从第二导电半导体层的中心向外延伸。
发光器件可以包括光学层，该光学层被布置在第二导电半导体层和透光衬底之间，并且光学层可以接合透光衬底和发光结构。
第一电极可以具有关于发光结构的中心轴的旋转对称形状，第二电极可以具有关于发光结构的中心轴的旋转对称形状，第一电极可以被布置在发光结构的中心轴上，并且第二电极可以被布置在发光结构的边缘上。
第二电极可以穿过绝缘层和发光结构被电连接到第二欧姆电极，发光结构可以包括第二电极在其中延伸的通孔(through-hole)，并且通孔的直径和第二欧姆电极的焊盘电极的直径之间的比率可以是1:1.2至1:2。
第二欧姆电极的面积可以是第二导电半导体层的整个面积的2％至7％。
第二导电半导体层可以包括第二包覆层(clad layer)、第二电流分布层(currentdistribution layer)和第二欧姆层，发光结构可以包括形成在第一导电半导体层上并且被构造成暴露第二电流分布层的容纳槽(accommodating groove)，并且第二欧姆电极可以布置在容纳槽的底表面上。
第二电流分布层和第二欧姆层可以包括Ga和P。
第一导电半导体层可以包括与第一欧姆电极接触的第一欧姆层，并且第一欧姆层可以包括GaAs组分。
有益效果
根据实施例，红色发光器件能够被实现为倒装芯片类型。
另外，能够制造具有优异光提取效率的发光器件。
另外，能够制造具有优异欧姆接触的发光器件。
另外，通过将构造成布置在单个像素中发射作为子像素的不同颜色的发光二极管(LED)能够实现具有高亮度和光再现的显示器。
本发明的各种有益效果不限于上述那些，并且在描述本发明的具体实施例的方法中应更容易理解其他未提及的有利效果。
附图说明
图1是根据本发明的第一实施例的发光器件的概念图。
图2是图1的平面图。
图3是示出根据欧姆电极的面积的工作电压VF的测量的曲线图。
图4是示出根据欧姆电极的面积的光通量的变化的测量的曲线图。
图5是用于描述第一电极和第二电极的形状的视图。
图6是发光结构的横截面图。
图7是根据本发明的第二实施例的发光器件的概念图。
图8是图7的平面图。
图9是根据本发明的第三实施例的发光器件的概念图。
图10是图9的平面图。
图11是根据本发明的第四实施例的发光器件的概念图。
图12是图11的平面图。
图13至图24是用于描述制造根据本发明的实施例的发光器件的方法的视图。
图25是根据本发明的第五实施例的发光器件的概念图。
图26是图25的平面图。
图27a是根据本发明的第五实施例的发光器件的第一修改示例。
图27b是沿着图27中的B-B'线截取的横截面图。
图27c是根据本发明的第五实施例的发光器件的第二修改示例。
图27d是根据本发明的第五实施例的发光器件的第三修改示例。
图27e是图27d的平面图。
图27f是根据本发明的第五实施例的发光器件的第四修改示例。
图28是图25中的发光结构的概念图。
图29是图28的修改示例。
图30是根据本发明的第六实施例的发光器件的概念图。
图31是图30的平面图。
图32是根据本发明的第七实施例的发光器件的概念图。
图33是示出第二欧姆层和第二欧姆电极之间的欧姆接触的视图。
图34至40是用于描述制造根据本发明的实施例的发光器件的方法的视图。
图41是根据本发明的第八实施例的发光器件的概念图。
图42a至42i是发光结构的各种实施例。
图43a至43e是插入到第二导电半导体层中的缓冲层的各种修改示例。
图44是根据本发明的第九实施例的发光器件的概念图。
图45至49是示出根据本发明的另一实施例的制造发光器件的方法的视图。
图50至图53是示出根据本发明的又一实施例的制造发光器件的方法的视图。
图54是根据本发明的实施例的显示器的概念图。
具体实施方式
可以将本实施例修改为其他形式，或者可以将各种实施例彼此组合。本发明的范围不限于下面描述的每个实施例。
即使当没有关于另一个实施例描述关于特定实施例描述的细节时，细节也可以被理解为与另一个实施例相关的描述，除非关于另一实施例给出与细节相反或相矛盾的描述。
例如，当关于特定实施例描述构造A的特征，同时关于另一实施例描述构造B的特征时，即使当其中组合构造A和构造B的实施例没有被清楚地陈述，除非给出与实施例相反或矛盾的描述，否则实施例应被理解为属于本发明的范围。
在实施例的描述中，将某个元件陈述为被形成在另一个元件“上或下”的情况包括其中两个元件彼此直接接触的情况和其中两个元件相互间接地接触同时一个或者多个其他元件被布置在其间的情况。另外，“在......上或在......下”可以指的是相对于单个元件的向下方向以及向上方向。
在下文中，将参考附图详细描述本发明的实施例，使得本发明所属领域的普通技术人员能够容易地实践本发明的实施例。
图1是根据本发明的第一实施例的发光器件的概念图，图2是图1的平面图，图3是示出根据欧姆电极的面积测量工作电压VF的曲线图，并且图4是示出根据欧姆电极的面积的光通量的变化的测量的曲线图。
参考图1和图2，发光器件100A包括发光结构P1、布置在发光结构P1的另一侧处的绝缘层190、穿过绝缘层190电连接到第一导电半导体层120的第一电极182、以及第二电极181。
发光结构P1包括第一导电半导体层120、有源层130和第二导电半导体层140。从发光结构P1输出的光可以是红色波段。然而，实施例不必限于此。
第一反射层151可以布置在第一导电半导体层120上。第一反射层151可以是由选自包含Si、Ti、Mg、Al、Zn、In、Sn和C的化合物、混合物、氧化物以及氮化物中的至少一种形成的全向反射器(ODR)。然而，实施例不一定限于此，并且可以应用由各种其他材料形成的绝缘层或反射层作为第一反射层。当第一反射层151是氧化铟锡(ITO)时，第一反射层151可以仅布置在第一导电半导体层120的上部上。
多个第一欧姆电极170可以穿过第一反射层151与第一导电半导体层120接触。第一导电半导体层120的表面层可以具有低能带隙的GaAs组分。因此，可以减小第一导电半导体层120和第一欧姆电极170之间的接触电阻。
透明电极层152可以布置在第一反射层151上。透明电极层152可以由具有优异导电性的材料形成，使得从外部注入的电流能够均匀地水平扩散。
透明电极层152可以由透明导电氧化物(TCO)形成。TCO可以选自ITO、铟锌氧化物(IZO)、铝锌氧化物(AZO)、铝镓锌氧化物(AGZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO等。然而，实施例不必限于此，并且第一反射层151和透明电极层152可以构造为单层。作为示例，第一反射层151和透明电极层152可以包括ITO层，但是实施例不必限于此。
第二反射层153可以由具有高反射率的材料，诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf等形成，或者可以由具有高反射率的材料和诸如IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO的透明导电材料的混合物形成。
绝缘层190可以布置在发光结构P1上。绝缘层190可以由选自由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中的至少一种形成，但是实施例不限于此。绝缘层190可以由单层或多层形成。作为示例，绝缘层190可以具有分布式布拉格反射器(DBR)结构，其中TiO2和SiO2被交替地堆叠。
绝缘层190可以形成在于发光结构P1的中心形成的通孔H1的侧壁处，并且可以使第二电极181和有源层130彼此电绝缘。
第二欧姆电极160可以被布置在第二导电半导体层140面对衬底111的表面140a上。第二导电半导体层140可以具有GaP组分。因此，可以减小第二导电半导体层140和第二欧姆电极160之间的接触电阻。
第一欧姆电极170和第二欧姆电极160可以形成为包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IZON、AGZO、IGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、或Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf中的至少一种，但是第一欧姆电极170和第二欧姆电极160的材料不限于此。
第二电极181可以穿过绝缘层190被电连接到第二欧姆电极160。第二电极181可以布置在发光结构的边缘处，但是实施例不必限于此。
光学层112可以形成在发光结构P1的一侧处并且覆盖第二欧姆电极160并且将透光衬底111和发光结构P1彼此粘附。光学层112可以是诸如聚碳酸酯(PC)和聚甲基丙烯酸甲酯(PMMA)的树脂，并且也可以是光学透明粘合剂(OCA)。光学层112的材料没有特别限制，只要该材料相对于可视光具有90％或更高的透光率。
透光衬底111可以是绝缘衬底。透光衬底111可以由选自蓝宝石(Al2O3)、SiC、GaN、ZnO、Si、GaP、InP和Ge的材料形成，但是透光衬底111的材料没有被特别地限制，只要其材料透射90％或更多的可视光。可以在透光衬底111上形成多个不规则性。不规则性可以改善光提取效率。
参考图2，多个第一欧姆电极170可以在平面视图中占据整个面积的2％至7％。第一欧姆电极170的直径可以是5μm至15μm或8μm至10μm。
参考图3，能够看到，随着第一欧姆电极170的面积变大，VF减小。参考图4，能够看到，随着第一欧姆电极170的面积变小，光通量增加。能够检查当第一欧姆电极170的面积是第一导电半导体层120的整个面积的1.05％至1.75％时，光通量被改善。
再次参考图1和图2，第二欧姆电极160可以包括形成在发光结构P1的中心处的焊盘电极161和从焊盘电极161朝着角部V1、V2、V3和V4或侧面S1、S2、S3和S4延伸的多个分支电极162。
发光结构P1可以包括通孔T2，第二电极181在其中延伸，并且通孔T2的直径与第二欧姆电极160的焊盘电极的直径T1之间的比率T2:T1可以是1:1.2至1:2.0。当直径之间的比率为1:1.2时，对于第二欧姆电极160和第二电极181来说可能难以充分接触。当直径之间的比率超过1:2时，存在由焊盘电极161吸收的光量极大增加的问题。第二欧姆电极160的面积可以占据第二导电半导体层140的整个面积的2％至7％。
焊盘电极161的直径T1与形成在绝缘层190中的通孔的直径T3之间的比率可以是1:3至1:7。当直径之间的比率小于1:3时，通孔的直径T3减小并且可能变得难以确保足够的焊接区域。当直径之间的比率超过1:7时，有效区域的面积极度减小，并且存在不能具有足够光量的问题。
多个第一欧姆电极170可以分别布置在由第二欧姆电极160的分支电极162分割的多个划分区域中。即，第一欧姆电极170和第二欧姆电极160可以在平面视图中不彼此重叠。
图5是用于描述第一电极和第二电极的形状的视图。
参考图5，在平面视图中，发光器件可以具有方形形状，其具有彼此面对的第一表面S1和第二表面S2以及彼此面对的第三表面S3和第四表面S4。
第一电极182和第二电极181可以具有关于穿过中心的第一虚线A1和第二虚线A2对称的形状。这里，第一虚拟线A1可以与第一表面S1平行，并且第二虚拟线A2可以与第三表面S3平行。
根据这种结构，即使当在安装发光器件时芯片关于底表面的中心C旋转90°或180°时，正常的电极连接也变成可能。这种非定向电极结构可以改善安装时的可靠性。
相对于被设定为100的底表面的整个面积，第一电极182和第二电极181的面积可以是60％至90％或65％至80％。当第一电极182和第二电极181的面积小于60％时，存在焊盘的面积减小的问题。当第一电极182和第二电极181的面积超过90％时，第一电极182和第二电极181之间的间隙d1变窄，并且可能难以将第一电极182和第二电极181电分离。
相对于被设置为100的底表面的整个面积，第一电极182可以是20％至40％。相对于被设置为100的底表面的整个面积，第一电极182可以是50％至70％。
第二电极181的半径(1/2×W3)可以是第一电极182的对角线宽度W4的30％至60％。此外，第一电极182和第二电极181之间的间隙d1可以是第一电极182的对角线宽度W4的60％至80％。
第一电极182的水平宽度W5可以是第一电极182的对角线宽度W4的20％至60％。这里，对角线宽度可以是虚拟线的长度，其范围从底表面的中心到底表面的中心C，并且水平宽度可以是虚拟线的长度，其范围从表面S1、S2、S3和S4中的任何一个对分的点到底表面的中心C。当满足这样的条件时，第二电极181的角部的面积增加，并且在将第二电极181安装在衬底上时可以防止第二电极181的位置的变化。
作为示例，第一表面S1的宽度W1和第四表面S4的宽度W2可以是500μm至700μm，第二电极181的宽度W3可以是150μm至200μm，第一电极182的对角线宽度W4可以是150μm至200μm，并且第一电极182和第二电极181之间的间隙d1可以是100μm至150μm。
图6是发光结构的横截面图。
参考图6，发光结构P1可以包括第一导电半导体层120、有源层130和第二导电半导体层140。
第一导电半导体层120可以使用掺杂有第一导电掺杂剂的III-V族化合物半导体和II-VI族化合物半导体中的至少一种来实现。
第一导电半导体层120可以由具有例如InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的经验式的半导体材料形成。
第一导电半导体层120可以包括例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。
第一导电半导体层120可以是掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂的n型半导体层。第一导电半导体层120可以被布置为单层或多层。
根据实施例的第一导电半导体层120可以包括第一包覆层123、第一电流分布层122和第一欧姆层121。
第一包覆层123可以是n型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。作为示例，第一包覆层123可以具有Al0.5In0.5P的组分。第一包覆层123的厚度可以为300nm至700nm。
第一电流分布层122用于分布通过电极注入的电流。第一电流分布层122可以具有小于第一包覆层123并且大于第一欧姆层121的能带隙。第一电流分布层122可以包括AlGaInP。Al组分可以为0.2至0.7。随着Al组分变得更高，透射率可能变得更高，但电阻也可能变得更高。作为示例，第一电流分布层122可以是(Al0.4Ga0.6)0.5In0.5P。由于具有比第一包覆层123低的Al组分，第一电流分布层122可以用作低电阻层。
第一电流分布层122的厚度可以是2500nm至3000nm。可以在第一电流分布层122的表面上形成不规则性并且增加光提取效率。可以通过干蚀刻(dry etching)形成不规则性。
第一欧姆层121可以包括GaAs，并且可以掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂。第一欧姆层121的厚度可以为约20nm至50nm。因为第一欧姆层121具有比第一电流分布层122小的能带隙，所以可以有助于第一欧姆层121与电极之间的欧姆接触。作为示例，第一欧姆层121的能带隙可以是1.4eV。
有源层130可以由单阱结构、单量子阱结构、多阱结构、多量子阱(MQW)结构、量子线结构和量子点结构中的至少一种形成。
有源层130是通过第一导电半导体层120注入的电子(或空穴)和通过第二导电半导体层140注入的空穴(或电子)结合所处于的层，并且根据形成有源层130的材料由于带隙差异发射光。
可以使用化合物半导体来实现有源层130。作为示例，有源层130可以使用II-VI族化合物半导体和III-V族化合物半导体中的至少一种来实现。
有源层130包括交替地布置的多个阱层131和多个势垒层132，其中可以每2至30个循环形成阱层131/势垒层132对。阱层131/势垒层132循环包括例如AlInGaP/AlInGaP对、InGaN/GaN对、GaN/AlGaN对、AlGaN/AlGaN对、InGaN/AlGaN对、InGaN/InGaN对、AlGaAs/GaAs对、InGaAs/GaAs对、InGaP/GaP对、AlInGaP/InGaP对和InP/GaAs对中的至少一种。
阱层131可以被布置为具有经验式InxAlyGa1-x-yP(0<x≤1，0≤y≤1，0≤x+y<1)的半导体材料。可以使用具有经验式InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y<1)的半导体材料形成势垒层132。
作为示例，阱层131可以是(Al0.1Ga0.9)0.5In0.5P，并且势垒层132可以是(Al0.7Ga0.3)0.5In0.5P。阱层131的厚度可以为约5nm至10nm，并且势垒层132的厚度可以为10至20nm。
有源层130可以包括与第一导电半导体层120和第二导电半导体层140相邻布置的最外势垒层133a和133b。最外势垒层133a和133b可以具有(Al0.1Ga0.9)0.5In0.5P的组分并且厚度为40nm至60nm。
扩散防止层141可以布置在有源层130和第二导电半导体层140之间。扩散防止层141可以防止第二导电半导体层140的掺杂剂扩散到有源层130。扩散防止层141可以具有Al0.5In0.5P的组成和200nm至300nm的厚度。
第二导电半导体层140可以由具有经验式例如InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第二导电半导体层140可以包括例如AlInP、GaP、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaAs、GaAsP和AlGaInP中的至少一种，并且可以是掺杂有诸如Mg的p型掺杂剂的p型半导体层。
第二导电半导体层140可以被布置为单层或多层。第二导电半导体层140可以具有超晶格结构，其中交替地布置至少两个彼此不同的层。第二导电半导体层140可以是电极接触层。
第二导电半导体层140可以包括第二包覆层142、第二电流分布层148和第二欧姆层149。
第二包覆层142可以是P型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。作为示例，第二包覆层142可以是Al0.5In0.5P。第二包覆层142的厚度可以是300nm至700nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二电流分布层148用于分布通过电极注入的电流。第二电流分布层148可以具有小于第二包覆层142的能带隙并且大于第二欧姆层149的能带隙。第二电流分布层148可以包括GaP。
第二电流分布层148的厚度可以是3000nm至4000nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二欧姆层149可以包括GaP并且可以掺杂有碳。第二欧姆层149的厚度可以为约150nm至250nm。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，由于导电性的增加，可以改善与金属或ITO的欧姆接触的效果。随着第二欧姆层149变得更加远离有源层130，碳浓度可以增加。
多个缓冲层可以布置在第二包覆层142和第二电流分布层148之间。第一缓冲层143可以具有(Al0.85Ga0.15)0.5In0.5P的组分、厚度为150nm至250nm，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第二缓冲层144可以具有(Al0.3Ga0.7)0.5In0.5P的组分、10nm至15nm的厚度、以及1.0×1018/cm3至2.0×1018/cm3的掺杂剂掺杂浓度。可以逐渐减小第一缓冲层143和第二缓冲层144中的Al组分以减小AlGaP和GaP之间的能带隙差。
第三缓冲层145可以具有Ga0.75In0.25P的组分、20nm至40nm的厚度、以及1.0×1018/cm3至2.0×1018/cm3的掺杂剂掺杂浓度。第三缓冲层145可以减轻由于AlGaP和GaP之间的晶格差异引起的应力。
第四缓冲层146可以具有GaP组分并通过调节生长速度和生长温度来增强第二电流分布层148的薄膜质量。作为示例，第四-第一缓冲层146a可以在约650℃下以低速生长，并且然后第四-第二缓冲层146b和第四-第三缓冲层146c可以在增加的生长温度，750℃下形成。第四-第一缓冲层146a的厚度可以是10nm至15nm，第四-第二缓冲层146b的厚度可以是40nm至60nm，并且第四-第三缓冲层146c的厚度可以是60nm至80nm。所有第四-第一至第四-第三缓冲层146a、146b和146c的掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
扩散防止层147可以以低掺杂浓度，2.0×1017/cm3至3.0×1017/cm3制造，并且防止诸如Mg的掺杂剂的扩散。扩散防止层147的厚度可以是150nm至250nm。
图7是根据本发明的第二实施例的发光器件的概念图，图8是图7的平面图，图9是根据本发明的第三实施例的发光器件的概念图，图10是图9的平面图，图11是根据本发明第四实施例的发光器件的概念图，并且图12是图11的平面图。
参考图7，根据实施例的发光器件100B可以具有布置在第二导电半导体层140的内表面140b处的第一欧姆电极170。
发光结构P1包括容纳槽H3，该容纳槽H3形成在第一导电半导体层120上并且被构造成暴露第二导电半导体层140的第二电流分布层或第二欧姆层。第二欧姆电极160可以布置在容纳槽H3的底表面上。
在上面参考图6描述的发光结构的结构包括可以如原样应用于本实施例。因为参考图6第二电流分布层的厚度为3000nm至4000nm并且第二欧姆层的厚度为150nm至250nm，保留在容纳槽H3的下部处的第二导电半导体层140的厚度可以是150nm至4250nm。
参考图8，第一欧姆电极170可以包括布置在中心处的焊盘电极161和分支电极162，并且对应于第二欧姆电极160的形状的凹槽可以形成在绝缘层190中。
参考图9和图10，根据实施例的发光器件100C可以具有形成为四边形形状并且布置在中心处的第二电极181和布置在发光器件的边缘处的第一电极182。在这种情况下，第二欧姆电极160也可以布置在发光结构的边缘处。
参考图11和图12，根据实施例的发光器件100D可以具有ITO层163作为第二欧姆电极的替代物。因为第二导电半导体层140在如上所述的表面层中包括碳，所以可以改善与ITO层163的欧姆接触效率。
图13至图24是用于描述制造根据本发明的实施例的发光器件的方法的视图。
参考图13和图14，可以在生长衬底10上形成蚀刻停止层20，并且可以在蚀刻停止层20上生长发光结构P1和第一欧姆电极170。
生长衬底10可以是GaAs衬底。衬底的厚度为0.5至0.8mm。生长衬底10的偏角可以是15°，但是不必限于此。在生长衬底10被预热之后，形成应力减轻层11和12。应力减轻层11和12可以具有GaAs组分并且厚度为200nm至400nm。如有必要，应力减轻层11和12可以掺杂有掺杂剂。
然后，可以形成蚀刻停止层20。蚀刻停止层20可以具有GaInP组分，并且如有必要可以被掺杂有n型掺杂剂。蚀刻停止层20可以形成为具有约100nm至200nm的厚度。
第一包覆层123可以是n型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。作为示例，第一包覆层123可以是Al0.5In0.5P。第一包覆层123的厚度可以为300nm至700nm。
第一电流分布层122用于分布通过电极注入的电流。第一电流分布层122可以具有小于第一包覆层123的能带隙并且大于第一欧姆层121的能带隙。第一电流分布层122可以包括AlGaInP。作为示例，第一电流分布层122可以形成为具有(Al0.4Ga0.6)0.5In0.5P的组分。
第一电流分布层122可以制造为具有2500nm至3000nm的厚度。可以在第一电流分布层122的表面上形成不规则性以改善光提取效率。可以通过干蚀刻形成不规则性。
第一欧姆层121可以包括GaAs，并且可以掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂。第一欧姆层121的厚度可以为约20nm至50nm。由于第一欧姆层121的能带隙小于第一电流分布层122的能带隙，所以可以有助于欧姆接触。作为示例，第一欧姆层121的能带隙可以是1.4eV。
有源层130可以包括交替地形成的多个阱层131和多个势垒层132。阱层131/势垒层132对的数量可以是20，但不必限于此。
作为示例，阱层131可以是(Al0.1Ga0.9)0.5In0.5P，并且势垒层132可以是(Al0.7Ga0.3)Al0.7Ga0.3。阱层131的厚度可以为约5nm至10nm，并且势垒层132的厚度可以为10至20nm。有源层130可以包括与第一导电半导体层120和第二导电半导体层140相邻布置的最外势垒层133a和133b。最外势垒层133a和133b可以具有(Al0.1Ga0.9)0.5In0.5P的组分和厚度为40nm至60nm。
扩散防止层141可以布置在有源层130和第二导电半导体层140之间。扩散防止层141可以防止第二导电半导体层140的掺杂剂扩散到有源层130。扩散防止层141可以具有Al0.5In0.5P的组分和200nm至300nm的厚度。
第二导电半导体层140可以由具有例如，InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的经验式的半导体材料形成。
第二导电半导体层140可以包括第二包覆层142、第二电流分布层148和第二欧姆层149。
第二包覆层142可以是P型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。作为示例，第二包覆层142可以是Al0.5In0.5P。第二包覆层142的厚度可以是300nm至700nm。掺杂剂掺杂浓度可以是1.0×1.0×1018/cm3to 2.0×1018/cm3。
第二电流分布层148用于分布通过电极注入的电流。第二电流分布层148可以具有小于第二包覆层142的能带隙并且大于第二欧姆层149的能带隙。第二电流分布层148可以包括GaP。
第二电流分布层148的厚度可以是3000nm至4000nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二欧姆层149可以包括GaP并且可以掺杂有碳。第二欧姆层149的厚度可以为约150nm至250nm。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，由于导电性的增加，可以改善与金属或ITO的欧姆接触的效应。
多个缓冲层可以布置在第二包覆层142和第二电流分布层148之间。第一缓冲层143可以具有(Al0.85Ga0.15)0.5In0.5P的组分、厚度为150nm至250nm，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第二缓冲层144可以具有(Al0.3Ga0.7)0.5In0.5P的组分、10nm至15nm的厚度、以及1.0×1018/cm3至2.0×1018/cm3的掺杂剂掺杂浓度。第一缓冲层143和第二缓冲层144可以减小AlGaP和GaP之间的能带隙差。
第三缓冲层145可以具有Ga0.75In0.25P的组分、20nm至40nm的厚度、以及1.0×1018/cm3至2.0×1018/cm3的掺杂剂掺杂浓度。第三缓冲层145可以减轻由于AlGaP和GaP之间的晶格差异引起的应力。
第四缓冲层146可以具有GaP组分并通过调节生长速度和生长温度来增强第二电流分布层148的薄膜质量。作为示例，第四-第一缓冲层146a可以在约650℃下生长，并且然后第四-第二缓冲层146b和第四-第三缓冲层146c可以在750℃的增加的生长温度下形成。第四-第一缓冲层146a的厚度可以是10nm至15nm，第四-第二缓冲层146b的厚度可以是40nm至60nm，并且第四-第三缓冲层146c的厚度可以是60nm至80nm。所有第四-第一缓冲层至第四至第三缓冲层146c的掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
扩散防止层141可以以低掺杂浓度，2.0×1017/cm3至3.0×1017/cm3制造，并防止诸如Mg的掺杂剂的扩散。扩散防止层141的厚度可以是150nm至250nm。
参考图15，第二欧姆电极160可以包括形成在中心处的焊盘电极161和延伸到每个角部的分支电极162。第二欧姆电极160可以形成在第二导电半导体层140的面积的2％至7％的范围内。
参考图16，光学层112和透光衬底111可以形成在第二欧姆电极160上。具体地，在诸如PC、PMMA和硅树脂的树脂被施加在发光结构P1上之后，透光衬底111可以是在其上形成以覆盖树脂并硬化。
然后，可以去除生长衬底10。可以使用湿法蚀刻方法去除生长衬底10。可以选择能够选择性地去除GaAs的各种蚀刻溶液作为蚀刻溶液。作为示例，蚀刻溶液可以是氨溶液。
蚀刻溶液可以去除GaAs但不蚀刻GaInP。因此，可以使用蚀刻溶液选择性地去除生长衬底10。然后，可以去除蚀刻停止层20。去除蚀刻停止层20的方法没有被特别地限制。作为示例，可以使用抛光去除蚀刻停止层20。
参考图17，第一欧姆电极170形成在第一导电半导体层120上，该第一导电半导体层120由于生长衬底10的去除而暴露。在这种情况下，首先，可以形成包括GaAs组分的子层171，并且然后可以在其上形成第一欧姆电极170。然后，可以去除未形成第一欧姆电极170的区域。
参考图18，第一欧姆电极170可以形成在由虚拟四边形形状R1和连接四边形形状的角部的两条虚线A3和A4限定的部分中。也就是说，第一欧姆电极170和第二欧姆电极160在平面图中彼此不重叠。四边形形状R1可以在最外面的四边形的80％至90％的范围内。
参考图19至图21，蚀刻第一导电半导体层120和有源层130以形成第一通孔H1，并且然后在其上形成第一反射层151和透明电极层152。然后，形成第二反射层153，如在图21中一样。然后，再次蚀刻中心，如图22中一样，以形成第二通孔H2并且暴露第二欧姆电极160。
然后，在如图23中的整个上部形成绝缘层190之后，第一电极182和第一导电半导体层120可以通过第一欧姆电极170电连接，并且第二电极181和第二导电半导体层140可以通过第二欧姆电极160电连接。
图25是根据本发明的第五实施例的发光器件的概念图，图26是图25的平面图，并且图27是图26的修改示例。
参考图25，发光器件包括发光结构P1、布置在发光结构P1的另一侧处的绝缘层190、穿过绝缘层190电连接到第一导电半导体层120的第一电极182、以及电连接到第二导电半导体层140的第二电极181。
发光结构P1包括第一导电半导体层120、有源层130和第二导电半导体层140。发光结构P1的波长类型没有特别限制。在下文中，将通过假设从发光结构P1输出的光是红色波段中的光来给出描述。
第一反射层151可以布置在第一导电半导体层120上。第一反射层151可以是由选自含Si、Ti、Mg、Al、Zn、In、Sn和C的化合物、混合物、氧化物和氮化物中的至少一种形成的ODR。然而，实施例不必限于此，并且可以应用由各种其他材料形成的绝缘层或反射层作为第一反射层151。第一反射层151可以是ITO。
多个第一欧姆电极170可以穿过第一反射层151与第一导电半导体层120接触。第一导电半导体层120的第一欧姆层121可以具有低能带隙的GaAs组分。因此，可以减小第一导电半导体层120和第一欧姆电极170之间的接触电阻。由于第一欧姆层121吸收红色波段中的光，所以可以去除除了形成第一欧姆电极170的区域之外的区域。第一欧姆层121的面积可以是第二导电半导体层的整个面积的2％至7％。当第一欧姆层121的面积超过7％时，存在第一欧姆层121过度吸收红外光并且光输出减小的问题。当第一欧姆层121的面积小于2％时，存在欧姆接触面积减小的问题。
透明电极层152可以布置在第一反射层151上。透明电极层152可以由具有优异导电性的材料形成，使得从外部注入的电流能够均匀地水平扩散。
透明电极层152可以由TCO形成。TCO可以选自ITO、IZO、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO等。然而，实施例不必限于此，第一反射层151和透明电极层152也可以构造为单层。作为示例，第一反射层151和透明电极层152可以包括ITO层，但是实施例不必限于此。
、第二反射层153可以由具有高反射率的材料，诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf等形成，或者可以由具有高反射率的材料和诸如IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO的透明导电材料的混合物形成。
绝缘层190可以布置在发光结构P1上。绝缘层190可以由选自SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中的至少一种形成，但是实施例不限于此。绝缘层190可以由单层或多层形成。作为示例，绝缘层190可以具有DBR结构，其中高折射率层和低折射率层交替地堆叠。
绝缘层190可以延伸到形成在发光结构P1中的凹槽H1的侧壁，并且可以使第二电极181和有源层130彼此电绝缘。
第二欧姆电极160可以与第二导电半导体层140接触。与第二欧姆电极160接触的第二导电半导体层140可以具有GaP组分。因此，因为GaP的能带隙相对较低，所以可以减小第二导电半导体层140和第二欧姆电极160之间的接触电阻。第二欧姆电极160和第一导电半导体层20之间的厚度d31可以是150nm至4250nm。
第一欧姆电极170和第二欧姆电极160可以形成为包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IZON、AGZO、IGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、或Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf中的至少一种，但是第一欧姆电极170和第二欧姆电极160的材料不限于此。
光学层112可以形成在发光结构P1的一侧处，并且将透光衬底111和发光结构P1彼此粘附。光学层112可以是诸如PC和PMMA的树脂，并且也可以是OCA。光学层112的材料不受特别限制，只要该材料透射可视光。
透光衬底111可以是绝缘衬底。透光衬底111可以由选自蓝宝石(Al2O3)、SiC、GaN、ZnO、Si、GaP、InP和Ge的材料形成，但是透光衬底111的材料没有被特别限制，只要材料透射可视光。
透光衬底111的厚度可以是100um至1000um。因此，光也可以输出到透光衬底111的一侧，并且可以改善光提取效率。可以在透光衬底111上形成多个不规则性。不规则性可以改善光提取效率。
参考图26，在平面图中，根据实施例的发光器件可以具有四边形形状，其具有四个边S1、S2、S3和S4。在平面图中，第一电极182和第二电极181可以具有矩形形状并且彼此隔开。
多个第二欧姆电极160可以包括布置在第二电极181上的焊盘电极161和朝着第一电极182从焊盘电极161延伸的分支电极162。
在平面图中，第一欧姆电极170可以与第一电极182和第二电极181重叠。在平面图中，第二欧姆电极160可以与第一电极182和第二电极181重叠。在这种情况下，在平面图中，第一欧姆电极170和第二欧姆电极160可以不彼此重叠。然而，实施例不必限于此，并且当提供单独的绝缘体时，第一欧姆电极170和第二欧姆电极160可以在平面图中彼此重叠。
图27a是根据本发明的第五实施例的发光器件的第一修改示例，图27b是沿着图27a中的B-B'线截取的横截面图，图27c是根据本发明的第五实施例的发光器件的第二修改示例，图27d是根据本发明的第五实施例的发光器件的第三修改示例，图27e是图27d的平面图，并且图27f是根据本发明的第五实施例的发光器件的第四修改示例。
第二欧姆电极的形状可以变形成各种形状。参考图27a和27b，第二欧姆电极160包括被布置在第二电极181上的多个焊盘电极161和电连接到焊盘电极161的分支电极162。
布置在最外侧的分支电极162可以包括朝着第一电极182延伸的第一区域162a和沿着第一电极182的侧面弯曲的第二区域162b和162c。即，在平面图中，分支电极162不与第一电极182重叠。因此，即使当由于外部冲击等在绝缘层190中形成裂缝时，也可以改善第一电极182和第二欧姆电极160被断开的问题。
在平面图中，发光结构可以具有矩形形状，并且第一电极182可以具有包括四个边的四边形形状。第一电极182可以包括彼此面对的第一表面182a和第二表面182b以及彼此面对并连接第一表面182a和第二表面182b的第三表面182c和第四表面182d。
分支电极162的第一区域162a可以朝着第一表面182a延伸。第二区域162b和162c可以沿着第一表面182a弯曲并且在第三表面182c和发光器件的边缘111a(透明衬底的一侧)之间延伸，或者在第四表面182d和发光器件的边缘111a之间延伸。
分支电极162还可以包括第三区域162d，其沿第三表面182c或第四表面182d弯曲并且围绕第二表面182b。然而，实施例不必限于此，并且如图27中那样，分支电极162可以具有沿着电极的两侧182c和182d弯曲而没有第三区域的形状。
参考图27d和27e，第二欧姆电极160可以布置在第二导电半导体层130的边缘处。在这种情况下，导电反射层164可以布置在第二电极181和第二欧姆电极160之间。导电反射层164可以电连接到第二欧姆电极160。
由于第二导电半导体层130具有AlGaInP组分并且具有相对低的Al组分，所以第二导电半导体层130可以用作低电阻层。因此，即使当第二欧姆电极160仅布置在第二导电半导体层130的外边界处时，电流分布效果也可能是足够的。
参考图27f，第二欧姆电极160可以被划分成多个电极160a。因为多个电极160a中的每一个电连接到导电反射层164，所以电流注入可以是可能的。在这种情况下，可以进一步减小与第二导电半导体层130的接触面积。
在平面图中，第二欧姆电极160的面积可以是第二导电半导体层130的整个面积的0.1％至10％。当第二欧姆电极160的面积小于整个面积的0.1％时，难以将注入的电流均匀地分布到半导体层130，并且当第二欧姆电极160的面积超过10％时，存在导电反射层的面积减小和光输出被减少的问题。
图28是图25中的发光结构的概念图，并且图29是图28的修改示例。
参考图28，发光结构P1可以包括第一导电半导体层120、有源层130和第二导电半导体层140。
第一导电半导体层120可以使用掺杂有第一导电掺杂剂的III-V族化合物半导体和II-VI族化合物半导体中的至少一种来实现。
第一导电半导体层120可以由具有经验式，例如，InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第一导电半导体层120可以包括例如AlGaInP、AlInP、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs和GaAsP中的至少一种。
第一导电半导体层120可以是掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂的n型半导体层。第一导电半导体层120可以被布置为单层或多层。
根据实施例的第一导电半导体层120可以包括第一包覆层123、第一电流分布层122和多个第一欧姆层121。
第一包覆层123可以是n型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第一包覆层123的厚度可以为300nm至700nm。因为第一包覆层123的Al组分相对较高，所以第一包覆层123可以是相对于红色波段中的光具有最高透射率的层。掺杂剂掺杂浓度可以是4.0×1017/cm3至6.0×1017/cm3。
第一电流分布层122用于分布通过电极注入的电流。第一电流分布层122可以具有小于第一包覆层123的能带隙并且大于第一欧姆层121的能带隙。
第一电流分布层122可以包括AlGaInP。随着Al组分变得更高，透射率可能变得更高，但电阻也可能变得更高。由于具有比第一包覆层123低的Al组分，第一电流分布层122可以用作低电阻层。掺杂剂掺杂浓度可以是0.8×1018/cm3至1.2×1018/cm3。
第一电流分布层122的厚度可以是2500nm至3000nm。可以在第一电流分布层122的表面上形成不规则性并且增加光提取效率。可以通过干蚀刻形成不规则性。
第一欧姆层121可以包括镓(Ga)和砷(As)，并且可以掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂。第一欧姆层121的厚度可以为约20nm至80nm。因为第一欧姆层121具有比第一电流分布层122小的能带隙，所以可以有助于第一欧姆层121与电极之间的欧姆接触。作为示例，第一欧姆层121的能带隙可以是1.4eV。
第一欧姆层121的掺杂剂掺杂浓度可以是4.0×1018/cm3至6.0×1019/cm3，并且在第一导电半导体层120内可以是最高的。因此，可以减少与欧姆电极的接触电阻。
然而，实施例不必限于此，并且第一导电半导体层120的结构可以变形成各种结构。作为示例，第一导电半导体层120可以包括第一包覆层123和第一电流分布层122，或者可以包括第一欧姆层121和第一包覆层123。
有源层130可以由单阱结构、单量子阱结构、多阱结构、MQW结构、量子线结构和量子点结构中的至少一种形成。
有源层130是通过第一导电半导体层120注入的电子(或空穴)和通过第二导电半导体层140注入的空穴(或电子)结合所处于的层，并且由于带隙差异根据形成有源层130的材料发射光。根据实施例的有源层130可以发射红色波段的光。
可以使用化合物半导体来实现有源层130。作为示例，有源层130可以使用II-VI族化合物半导体和III-V族化合物半导体中的至少一种来实现。
有源层130包括交替地布置的多个阱层131和多个势垒层132，其中可以每2至30个循环形成阱层131/势垒层132对。阱层131/势垒层132循环包括例如AlInGaP/AlInGaP对、InGaN/GaN对、GaN/AlGaN对、AlGaN/AlGaN对、InGaN/AlGaN对、InGaN/InGaN对、AlGaAs/GaAs对、InGaAs/GaAs对、InGaP/GaP对、AlInGaP/InGaP对和InP/GaAs对中的至少一种。
阱层131可以被布置为具有经验式InxAlyGa1-x-yP(0<x≤1，0≤y≤1，0≤x+y<1)的半导体材料。可以使用具有经验式InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y<1)的半导体材料形成势垒层132。
阱层131的厚度可以为约5nm至10nm，并且势垒层132的厚度可以为10至20nm。
有源层130可以包括与第一导电半导体层120和第二导电半导体层140相邻布置的最外势垒层133a和133b。最外势垒层133a和133b可以具有(Al0.1Ga0.9)0.5In0.5P的组分和厚度为40nm至60nm。
第二导电半导体层140可以由具有例如经验式InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第二导电半导体层140可以包括例如AlInP、GaP、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaAs、GaAsP和AlGaInP中的至少一种，并且可以是掺杂有诸如Mg的p型掺杂剂的p型半导体层。
第二导电半导体层140可以被布置为单层或多层。第二导电半导体层140可以具有超晶格结构，其中交替地布置至少两个彼此不同的层。
第二导电半导体层140可以包括第二包覆层142、第二电流分布层148和第二欧姆层149。
第二包覆层142可以是P型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第二包覆层142的厚度可以是300nm至700nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二电流分布层148用于分布通过电极注入的电流。第二电流分布层148可以具有小于第二包覆层142的能带隙并且大于第二欧姆层149的能带隙。第二电流分布层148可以包括GaP。
第二电流分布层148的厚度可以是3000nm至4000nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二欧姆层149可以包括GaP并且可以掺杂有碳。第二欧姆层149的厚度可以为约150nm至250nm。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，可以改善与金属或ITO的欧姆接触。随着第二欧姆层149变得更远离有源层130，碳浓度可以增加。然而，实施例不必限于此，并且第二欧姆层149可以不掺杂有碳。
因为第二电流分布层148的厚度为3000nm至4000nm并且第二欧姆层149的厚度为150nm至250nm，所以保持在第二欧姆之间电极160和光学层112之间的第二导电半导体层140的厚度d31可以是150nm至4250nm。当剩余的第二导电半导体层140的厚度d31小于250nm时，第二导电半导体层140可以与第二欧姆层149接触，并且可以进一步减小接触电阻。
参考图29，多个缓冲层可以布置在第二包覆层142和第二电流分布层148之间。
第一缓冲层143可以具有150nm至250nm的厚度并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第二缓冲层144可以具有10nm至15nm的厚度，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。
第一缓冲层143和第二缓冲层144中的Al组分可以逐渐减小，以减小AlInP和GaP之间的能带隙差。
第三缓冲层145的厚度可以为20nm至40nm，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第三缓冲层145可以减轻由于AlGaP和GaP之间的晶格差异引起的应力。
第一缓冲层143的Al组分可以为80％至90％，第二缓冲层144的Al组分可以为20％至50％，并且第三缓冲层145的Al组分可以为0％到10％。
可以制造具有低掺杂浓度，2.0×1017/cm3至3.0×1017/cm3的第二扩散防止层147，并且防止诸如Mg的掺杂剂的扩散。第二扩散防止层147的厚度可以是150nm至250nm。
第一扩散防止层141可以布置在有源层130和第二导电半导体层140之间。第一扩散防止层141可以防止第二导电半导体层140的掺杂剂扩散到有源层130。第一扩散防止层141可以具有AlInP成分，并且厚度为200nm至300nm。
图30是根据本发明的第六实施例的发光器件的概念图，图31是图30的平面图，图32是根据本发明的第七实施例的发光器件的概念图，并且图33是示出第二欧姆层和ITO层之间的欧姆接触的视图。
参考图30和图31，根据实施例的发光器件可以包括布置在中心处的第一电极182和布置在发光器件的边缘处的第二电极181。
第一电极182可以具有多边形形状或圆形形状，并且第二电极181可以布置在边缘处并且具有围绕第一电极182的形状。
可以蚀刻发光结构P1的边缘，并且可以在其上保留第二导电半导体层140的一部分。第二欧姆电极160可以布置在剩余的第二导电半导体层140上。虽然未被图示，但是第二欧姆电极160还可以包括朝着中心延伸的多个分支电极。
在本实施例中，参考图28描述上面描述的发光结构的结构可以照原样应用。如上所述，因为第二电流分布层的厚度为3000nm至4000nm并且第二欧姆层的厚度为150nm至250nm，所以保留在第二欧姆电极160和光学层112之间的第二导电半导体层140的厚度可以是150nm至4250nm。
当剩余的第二导电半导体层140的厚度小于250nm时，第二导电半导体层140可以与第二欧姆层接触，并且可以进一步减小接触电阻。第二欧姆层可以包括GaP，并且可以通过5.0×1019/cm3至2.0×1020/cm3的碳掺杂。
参考图32和33，根据实施例的发光器件可以具有形成在发光结构163的整个上部处的第二欧姆电极163。第二欧姆电极163可以是TCO。
TCO可以选自ITO、IZO、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO等。
第二欧姆层149可以包括GaP，并且可以用5.0×1019/cm3至2.0×1020/cm3的碳掺杂。因此，可以减小第二欧姆层149和第二欧姆电极163之间的接触电阻。
第二电极181可以穿过发光结构P1被电连接到在其上形成的第二欧姆电极163。
根据实施例，因为透明欧姆电极形成在发光结构上，所以可以使光吸收最小化，同时有助于电流分布。
图34至40是用于描述根据本发明实施例的制造发光器件的方法的视图。
参考图34和图35，可以在生长衬底10上形成蚀刻停止层20，并且可以在蚀刻停止层20上生长发光结构P1和第一欧姆电极170。
生长衬底10可以是GaAs衬底。衬底的厚度可以是0.5至0.8mm。生长衬底10的偏角(晶片锭(wafer ingot)相对于平坦表面切割的角度)可以是15°。当偏角为15°时，可以增加外延生长的速度。
然后，预热生长衬底10，并形成应力减轻层11和12。应力减轻层11和12可以具有GaAs组分并且厚度为200nm至400nm。如有必要，应力减轻层11和12可以掺杂有n型掺杂剂。
然后，可以形成蚀刻停止层20。蚀刻停止层20可以具有GaInP组分，并且如有必要可以掺杂有n型掺杂剂。然而，实施例不必限于此，并且可以使用各种P基半导体层(例如，InP)作为蚀刻停止层。蚀刻停止层20可以形成为具有约100nm至200nm的厚度。
第一欧姆层121可以包括GaAs，并且可以掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂。第一欧姆层121的厚度可以为约20nm至50nm。因为第一欧姆层121的能带隙小于第一电流分布层122的能带隙，所以可以有助于欧姆接触。作为示例，第一欧姆层121的能带隙可以是1.4eV。
第一电流分布层122用于分布通过电极注入的电流。第一电流分布层122可以具有小于第一包覆层123的能带隙并且大于第一欧姆层121的能带隙。第一电流分布层122可以包括AlGaInP。
第一电流分布层122可以制造为具有2500nm至3000nm的厚度。可以在第一电流分布层122的表面上形成不规则性并且增加光提取效率。可以通过干蚀刻形成不规则性。
第一包覆层123可以是n型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第一包覆层123的厚度可以为300nm至700nm。
有源层130可以包括交替地形成的多个阱层131和多个势垒层132。阱层131/势垒层132对的数量可以是20，但不必限于此。
阱层131的厚度可以为约5nm至10nm，并且势垒层132的厚度可以为10至20nm。
有源层130可以包括与第一导电半导体层120和第二导电半导体层140相邻布置的最外势垒层133a和133b。
扩散防止层141可以形成在有源层130和第二导电半导体层140之间。扩散防止层141可以防止第二导电半导体层140的掺杂剂扩散到有源层130。扩散防止层141可具有AlInP组分和200nm至300nm的厚度。
第二导电半导体层140可以由具有经验式，例如，InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第二包覆层142可以是P型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第二包覆层142的厚度可以是300nm至700nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二电流分布层148用于分布通过电极注入的电流。第二电流分布层148可以具有小于第二包覆层142的能带隙并且大于第二欧姆层149的能带隙。第二电流分布层148可以包括GaP。
第二电流分布层148的厚度可以是3000nm至4000nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二欧姆层149可以包括GaP并且可以掺杂有碳。第二欧姆层149的厚度可以大约为150nm至250nm。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，可以增加导电性，并且从而可以改善与金属或透明电极(例如，ITO)的欧姆接触。
多个缓冲层可以布置在第二包覆层142和第二电流分布层148之间。第一缓冲层143可以具有150nm至250nm的厚度并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第二缓冲层144可以具有10nm至15nm的厚度并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第一缓冲层143和第二缓冲层144可以减小AlInP和GaP之间的能带隙差。
第三缓冲层145可以具有20nm至40nm的厚度并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第三缓冲层145可以减轻由于AlGaP和GaP之间的晶格差异引起的应力。
第四缓冲层146可以具有GaP组分并通过调节生长速度和生长温度来增强第二电流分布层148的薄膜质量。
扩散防止层147可以以低掺杂浓度，2.0×1017/cm3至3.0×1017/cm3制造，并且防止诸如Mg的掺杂剂的扩散。扩散防止层147的厚度可以是150nm至250nm。
参考图36，光学层112和透光衬底111可以形成在第二欧姆电极160上。具体地，在诸如PC、PMMA和硅树脂的树脂被施加在发光结构P1上之后，透光衬底111可以在其上被形成以覆盖树脂并硬化。
参考图37，可以去除生长衬底10。可以使用湿法蚀刻方法去除生长衬底10。可以选择能够选择性地去除GaAs的各种蚀刻溶液作为蚀刻溶液。作为示例，蚀刻溶液可以是氨溶液。
蚀刻溶液可以去除GaAs但不蚀刻GaInP。因此，可以使用蚀刻溶液选择性地去除生长衬底10。然后，可以去除蚀刻停止层20。去除蚀刻停止层20的方法没有被特别地限制。作为示例，可以使用抛光去除蚀刻停止层20。
然后，在第一导电半导体层120的第一欧姆层121上形成多个第一欧姆电极170，其由于生长衬底10的去除而被暴露。然后，其中第一欧姆电极170未被形成的第一欧姆层121可以被去除。
参考图38，在第一导电半导体层120上形成第一反射层151和透明电极层152，并且在第一反射层151和透明电极层152上形成第二反射层153。
参考图39，蚀刻第一导电半导体层120和有源层130以形成通孔，使得通过其暴露第二导电半导体层。然后，在整个上部形成绝缘层190。
参考图40，第一电极182和第一导电半导体层120可以通过第一欧姆电极170电连接，并且第二电极181和第二导电半导体层140可以通过第二欧姆电极160电连接。
图41是根据本发明的第八实施例的发光器件的概念图。
参考图41，发光器件100A包括发光结构P1、布置在发光结构P1的另一侧P12处的绝缘层190、穿过绝缘层190电连接到第一导电半导体层120的第一电极182、穿过绝缘层190电连接到第二导电半导体层140的第二电极181。
发光结构P1包括第一导电半导体层120、有源层130和第二导电半导体层140。从发光结构P1输出的光可以是红色波段。然而，实施例不必限于此。
多个第一欧姆电极170可以穿过绝缘层190与第一导电半导体层120接触。第一导电半导体层120的第一欧姆层121可以具有具有低能带隙的GaAs组分。因此，可以减小第一导电半导体层120和第一欧姆电极170之间的接触电阻。因为第一欧姆层121吸收红色波段中的光，所以可以去除除了其中形成第一欧姆电极170的区域之外的区域。第一欧姆层121的面积可以是第二导电半导体层140的整个面积的2％至7％。
反射电极层150可以被布置在第一导电半导体层120上。反射电极层150可以完全覆盖第一欧姆电极170。反射电极层150可以包括透明电极层和反射层。
透明电极层可以由具有优异导电性的材料形成，使得从外部注入的电流能够均匀地水平扩散。透明电极层可以由TCO形成。TCO可以选自ITO、IZO、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO等。
反射层可以由具有高反射率的材料，诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf等形成，或者可以由具有高反射率的材料和诸如IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO的透明导电材料的混合物形成。
绝缘层190可以被布置在发光结构P1的另一侧P12的整个部分上。绝缘层190可以由选自SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中的至少一种形成，但是实施例不限于此。绝缘层190可以由单层或多层形成。作为示例，绝缘层190可以具有由Si氧化物、Ti氧化物等形成的DBR结构。
绝缘层190可以形成在形成在发光结构P1中的通孔的侧壁处，并且可以使第二电极181和有源层130彼此电绝缘。
第二欧姆电极160可以与第二导电半导体层140接触。与第二欧姆电极160接触的第二导电半导体层140可以具有GaP组分。因此，可以减小第二导电半导体层140和第二欧姆电极160之间的接触电阻。第二欧姆电极160和第一导电半导体层20之间的厚度d32可以是150nm至4250nm。
第一欧姆电极170和第二欧姆电极160可以形成为包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IZON、AGZO、IGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、或Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf中的至少一种，但是第一欧姆电极170和第二欧姆电极160的材料不限于此。
光学层112可以形成在发光结构P1的一侧P11处，并且将透光衬底111和发光结构P1彼此粘附。光学层112可以是诸如PC和PMMA的树脂，并且也可以是OCA。光学层112的材料不受特别限制，只要该材料透射可视光。
透光衬底111可以是绝缘衬底。透光衬底111可以由选自蓝宝石(Al2O3)、SiC、GaN、ZnO、Si、GaP、InP和Ge的材料形成，但是透光衬底111的材料没有被特别限制，只要该材料透射可视光。
透光衬底111的厚度可以是100um至1000um。因此，光也可以输出到透光衬底111的一侧，并且可以改善光提取效率。可以在透光衬底111上形成多个不规则性。不规则性可以改善光提取效率。
图42a至42i是发光结构的各种实施例，并且图43a至43e是缓冲层的各种修改示例。
参考图42，发光结构P1可以包括第一导电半导体层120、有源层130和第二导电半导体层140。
第一导电半导体层120可以使用掺杂有第一导电掺杂剂的III-V族化合物半导体和II-VI族化合物半导体中的至少一种来实现。
第一导电半导体层120可以由具有经验式，例如，InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第一导电半导体层120可以包括例如AlGaInP、AlInP、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs和GaAsP中的至少一种。
第一导电半导体层120可以是掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂的n型半导体层。第一导电半导体层120可以布置成单层或多层。
根据实施例的第一导电半导体层120可以包括第一包覆层123、第一电流分布层122和第一欧姆层121。
第一包覆层123可以是n型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第一包覆层123的厚度可以为300nm至700nm。因为第一包覆层123的Al组分相对较高，所以第一包覆层123可以是相对于红色波段中的光具有最高透射率的层。掺杂剂掺杂浓度可以是4.0×1017/cm3至6.0×1017/cm3。
第一电流分布层122用于分布通过电极注入的电流。第一电流分布层122可以具有小于第一包覆层123的能带隙并且大于第一欧姆层121的能带隙。
第一电流分布层122可以包括AlGaInP。随着Al组分变得更高，透射率可能变得更高，但电阻也可能变得更高。由于具有比第一包覆层123低的Al组分，第一电流分布层122可以用作低电阻层。掺杂剂掺杂浓度可以是0.8×1018/cm3至1.2×1018/cm3。
第一电流分布层122的厚度可以是2500nm至3000nm。可以在第一电流分布层122的表面上形成不规则性并且增加光提取效率。可以通过干蚀刻形成不规则性。
第一欧姆层121可以包括Ga和As，并且可以掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂。第一欧姆层121的厚度可以为约20nm至80nm。因为第一欧姆层121具有比第一电流分布层122小的能带隙，所以可以有助于第一欧姆层121与电极之间的欧姆接触。
作为示例，第一欧姆层121的能带隙可以是1.4eV。第一欧姆层121的掺杂剂掺杂浓度可以是4.0×1018/cm3至6.0×1019/cm3，并且可以在第一导电半导体层120内是最高的。因此，可以减少与欧姆电极的接触电阻。
然而，实施例不必限于此，并且第一导电半导体层120的结构可以变形为各种结构。作为示例，第一导电半导体层120可以包括第一包覆层123和第一电流分布层122，如图42b中那样，或者可以包括第一欧姆层121和第一包覆层123，如图42d中那样。
有源层130可以由单阱结构、单量子阱结构、多阱结构、MQW结构、量子线结构和量子点结构中的至少一种形成。
有源层130是通过第一导电半导体层120注入的电子(或空穴)和通过第二导电半导体层140注入的空穴(或电子)结合所处于的层，并且根据形成有源层130的材料，由于带隙差而发射光。
可以使用化合物半导体来实现有源层130。作为示例，有源层130可以使用II-VI族化合物半导体和III-V族化合物半导体中的至少一种来实现。
参考图42e，有源层130包括交替地布置的多个阱层131和多个势垒层132，其中可以每2至30个循环形成阱层131/势垒层132对。阱层131/势垒层132循环包括例如AlInGaP/AlInGaP对、InGaN/GaN对、GaN/AlGaN对、AlGaN/AlGaN对、InGaN/AlGaN对、InGaN/InGaN对、AlGaAs/GaAs对、InGaAs/GaAs对、InGaP/GaP对、AlInGaP/InGaP对和InP/GaAs对中的至少一种。
阱层131可以被布置为具有经验式InxAlyGa1-x-yP(0<x≤1，0≤y≤1，0≤x+y<1)的半导体材料。可以使用具有经验式InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y<1)的半导体材料形成势垒层132。
阱层131的厚度可以为约5nm至10nm，并且势垒层132的厚度可以为10至20nm。
有源层130可以包括与第一导电半导体层120和第二导电半导体层140相邻布置的最外势垒层133a和133b。最外势垒层133a和133b可以具有AlGaInP组分并且厚度为40nm到60nm。
第二导电半导体层140可以由具有经验式，例如，InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第二导电半导体层140可以包括例如AlInP、GaP、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaAs、GaAsP和AlGaInP中的至少一种，并且可以是掺杂有诸如Mg的p型掺杂剂的p型半导体层。
第二导电半导体层140可以被布置为单层或多层。第二导电半导体层140可以具有超晶格结构，其中交替地布置至少两个彼此不同的层。
第二导电半导体层140可以包括第二包覆层142、第二电流分布层148和第二欧姆层149。
第二包覆层142可以是P型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第二包覆层142的厚度可以是300nm至700nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二电流分布层148用于分布通过电极注入的电流。第二电流分布层148可以具有小于第二包覆层142的能带隙并且大于第二欧姆层149的能带隙。第二电流分布层148可以包括GaP。
第二电流分布层148的厚度可以是3000nm至4000nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二欧姆层149可以包括GaP并且可以掺杂有碳。第二欧姆层149的厚度可以为约150nm至250nm。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，可以改善与金属或ITO的欧姆接触。随着第二欧姆层149变得更加远离有源层130，碳浓度可以增加。然而，实施例不必限于此，并且第二欧姆层149可以不掺杂有碳。
因为第二电流分布层148的厚度为3000nm至4000nm并且第二欧姆层149的厚度为150nm至250nm，所以保留在第二欧姆电极160和光学层112之间的第二导电半导体层的厚度d31(参见图41)可以是150nm至4250nm。当剩余的第二导电半导体层140的厚度d31(参见图41)小于250nm时，第二导电半导体层140可以与第二欧姆层149接触，并且可以进一步减小接触电阻。
然而，实施例不必限于此，并且第二导电半导体层140的结构可以变形为各种结构。作为示例，第二导电半导体层140可以包括第二包覆层142和第二欧姆层148，如图42g中那样。可替选地，第二导电半导体层140可以包括第二包覆层142和第二电流分布层148，如图42h中那样，并且第二电流分布层148可以被掺杂有碳。
参考图43a，多个缓冲层可以被布置在第二包覆层142和第二电流分布层148之间。
第一缓冲层143可以具有AlGaInP组分，厚度为150nm至250nm，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第二缓冲层144可以具有AlGaInP成分，厚度为10nm至15nm，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。
第一缓冲层143和第二缓冲层144中的Al组分可以逐渐减小，以减小AlInP和GaP之间的能带隙差。
第三缓冲层145可以具有GaInP组分，厚度为20nm至40nm，并且掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第三缓冲层145可以减轻由于AlGaP和GaP之间的晶格差引起的应力。
第四缓冲层146可以具有GaP组分并且通过调节生长速度和生长温度来增强第二电流分布层148的薄膜质量。
第四-第一缓冲层146a的厚度可以是10nm至15nm，第四-第二缓冲层146b的厚度可以是40nm至60nm，并且第四-第三缓冲层146c的厚度可以是60nm至80nm。所有第四-第一缓冲层至第四-第三缓冲层146c的掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二扩散防止层147可以以低掺杂浓度，2.0×1017/cm3至3.0×1017/cm3制造，并且防止诸如Mg的掺杂剂的扩散。第二扩散防止层147的厚度可以是150nm至250nm。
第一扩散防止层141可以被布置在有源层130和第二导电半导体层140之间。第一扩散防止层141可以防止第二导电半导体层140的掺杂剂扩散到有源层130。第一扩散防止层141可以具有AlInP成分，并且厚度为200nm至300nm。
然而，实施例不必限于此，并且布置在第二导电半导体层140内的缓冲层的形状可以变形为如在图43b至图43e中的各种形状。
图44是根据本发明的第九实施例的发光器件的概念图。
参考图44，根据实施例的发光器件100B可以具有形成在发光结构163的整个上部处的第二欧姆电极163。第二欧姆电极163可以是TCO。TCO可以选自ITO、IZO、AZO、AGZO、IZTO、IAZO、IGZO、IGTO、ATO、GZO、IZON、ZnO、IrOx、RuOx、NiO等。
在上面参考图42和图43描述的所有结构可以作为发光结构的结构被应用。因此，因为第二导电半导体层140的表面层(离有源层最远的层)包括碳，所以可以改善与诸如ITO的透明电极的欧姆接触效率。
第二电极181可以穿过发光结构P1电连接到在其上形成的第二欧姆电极163。
根据一个实施例，因为透明欧姆电极形成在发光结构上，所以可以使光吸收最小化，同时有助于电流分布。
图45至49是示出根据本发明的另一实施例的制造发光器件的方法的视图。
参考图45和图46，可以在生长衬底10上形成蚀刻停止层20，并且可以在蚀刻停止层20上生长发光结构P1。
生长衬底10可以是GaAs衬底。衬底的厚度可以是0.5至0.8mm。生长衬底10的偏角(晶片锭相对于平坦表面切割的角度)可以是15°。当偏角为15°时，可以增加外延生长的速度。
然后，预热生长衬底10，并且形成应力减轻层11和12。应力减轻层11和12可以具有GaAs组分并且厚度为200nm至400nm。如有必要，应力减轻层11和12可以掺杂有n型掺杂剂。
然后，可以形成蚀刻停止层20。蚀刻停止层20可以具有GaInP组分，并且如有必要可以被掺杂有n型掺杂剂。然而，实施例不必限于此，并且可以使用各种P基半导体层(例如，InP)作为蚀刻停止层。蚀刻停止层20可以形成为具有约100nm至200nm的厚度。
第一欧姆层121可以包括GaAs，并且可以掺杂有诸如Si、Ge、Sn、Se和Te的n型掺杂剂。第一欧姆层121的厚度可以为约20nm至50nm。因为第一欧姆层121的能带隙小于第一电流分布层122的能带隙，所以可以有助于欧姆接触。作为示例，第一欧姆层121的能带隙可以是1.4eV。
第一电流分布层122用于分布通过电极注入的电流。第一电流分布层122可以具有小于第一包覆层123的能带隙并且大于第一欧姆层121的能带隙。第一电流分布层122可以包括AlGaInP。
第一电流分布层122可以被制造为具有2500nm至3000nm的厚度。可以在第一电流分布层122的表面上形成不规则性并且增加光提取效率。可以通过干蚀刻形成不规则性。
第一包覆层123可以是n型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第一包覆层123的厚度可以为300nm至700nm。
有源层130可以包括交替地形成的多个阱层131和多个势垒层132。阱层131/势垒层132对的数量可以是20，但不必限于此。
阱层131的厚度可以为约5nm至10nm，并且势垒层132的厚度可以为10至20nm。
有源层130可以包括与第一导电半导体层120和第二导电半导体层140相邻布置的最外势垒层133a和133b。
扩散防止层141可以形成在有源层130和第二导电半导体层140之间。扩散防止层141可以防止第二导电半导体层140的掺杂剂扩散到有源层130。
第二导电半导体层140可以由具有经验式，例如，InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。
第二包覆层142可以是P型载流子注入层并且包括AlInP。Al组分可以为0.2至0.7。第二包覆层142的厚度可以是300nm至700nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二电流分布层148用于分布通过电极注入的电流。第二电流分布层148可以具有小于第二包覆层142的能带隙并且大于第二欧姆层149的能带隙。第二电流分布层148可以包括GaP。
第二电流分布层148的厚度可以是3000nm至4000nm。掺杂剂掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
第二欧姆层149可以包括GaP并且可以掺杂有碳。第二欧姆层149的厚度可以为约150nm至250nm。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，可以增加导电性，从而可以改善与金属或透明电极(例如，ITO)的欧姆接触。
多个缓冲层可以被布置在第二包覆层142和第二电流分布层148之间。第一缓冲层143可以具有AlGaInP成分、厚度为150nm至250nm，以及掺杂剂掺杂浓度1.0×1018/cm3至2.0×1018/cm3。第二缓冲层144可以具有AlGaInP成分、厚度为10nm至15nm、以及掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第一缓冲层143和第二缓冲层144可以减小AlInP和GaP之间的能带隙差。
第三缓冲层145可以具有GaInP组分、厚度为20nm至40nm、以及掺杂剂掺杂浓度为1.0×1018/cm3至2.0×1018/cm3。第三缓冲层145可以减轻由于AlGaP和GaP之间的晶格差引起的应力。
第四缓冲层146可以具有GaP组分并且通过调节生长速度和生长温度来增强第二电流分布层148的薄膜质量。
第四-第一缓冲层146a的厚度可以是10nm至15nm，第四-第二缓冲层146b的厚度可以是40nm至60nm，并且第四至第三缓冲层146c的厚度可以是60nm至80nm。所有第四-第一缓冲层至第四-第三缓冲层146c的掺杂浓度可以是1.0×1018/cm3至2.0×1018/cm3。
可以制造具有低掺杂浓度，2.0×1017/cm3至3.0×1017/cm3的扩散防止层147，并防止诸如Mg的掺杂剂的扩散。扩散防止层147的厚度可以是150nm至250nm。
参考图47，可以形成光学层112和透光衬底111。具体地，在将诸如PC、PMMA和硅树脂的树脂施加在发光结构P1上之后，可以在其上形成透光衬底111以覆盖树脂并使其硬化。
透光衬底111可以由选自蓝宝石(Al2O3)、SiC、GaN、ZnO、Si、GaP、InP和Ge的材料形成，但是透光衬底111的材料没有被特别地限制，只要材料透射可视光。
然后，可以去除生长衬底10。可以使用湿法蚀刻方法去除生长衬底10。可以选择能够选择性地去除GaAs的各种蚀刻溶液作为蚀刻溶液。作为示例，蚀刻溶液可以是氨溶液。
蚀刻溶液可以去除GaAs但不蚀刻GaInP。因此，可以使用蚀刻溶液选择性地去除生长衬底10。然后，可以去除蚀刻停止层20。去除蚀刻停止层20的方法没有被特别地限制。作为示例，可以使用抛光去除蚀刻停止层20。
参考图48，可以在第一导电半导体层120的第一欧姆层121上形成第一欧姆电极170，并且然后可以在第一欧姆电极170上形成反射电极层150。在这种情况下，因为第一欧姆层121由GaAs形成并且吸收红光，可以消除其中未形成第一欧姆电极170的区域。然后，蚀刻第一导电半导体层120和有源层130以形成第一通孔H1，并且形成第二欧姆电极160。
反射电极层150形成在第二欧姆电极160上，并且绝缘层190形成在反射电极层150的整个上部上。
然后，如图49中那样，第一电极182和第一导电半导体层120可以穿过绝缘层190被电连接，并且第二电极181可以被电连接到第二导电半导体层140。
图50至图53是示出根据本发明的又一实施例的制造发光器件的方法的视图。
参考图50，在发光结构P1上形成第二欧姆电极163。第二欧姆电极163可以是诸如ITO的透明电极。
在这种情况下，第二导电半导体层140的表面层可以掺杂有碳。碳掺杂浓度可以是5.0×1019/cm3至2.0×1020/cm3。当碳掺杂浓度为5.0×1019/cm3至2.0×1020/cm3时，可以增加导电性，并且从而可以改善与金属或透明电极(例如，ITO)的欧姆接触。然后，如在图51中，形成光学层112和透光衬底111。
参考图52，可以在发光结构P1中形成通孔H1以暴露从其穿过的第二欧姆电极163。然后，如在图53中，第二电极181被形成并且被电连接到第二欧姆电极163。
图54是根据本发明的实施例的显示器的概念图。
参考图54，显示器可以包括：面板40，其包括阵列(array)基板200，多个公共线241和驱动线242交叉在阵列基板200上；以及发光器件封装60，其被布置在每个像素区域P中；第一驱动器32，其被构造成在公共线241上施加驱动信号；第二驱动器31，其被构造成将驱动信号施加到驱动线242；以及控制器50，其被构造成控制第一驱动器20和第二驱动器31。
阵列基板200可以是在其上安装有发光器件封装60的电路板。阵列基板200可以是刚性基板或由单层或多层形成的柔性基板。公共线241和驱动线242可以形成在阵列基板200上。
像素区域P可以指的是多条公共线241和驱动线242相交的区域。像素区域P可以是包括RGB子像素的概念。其中布置有第一至第三发光器件100-1、100-2和100-3的发光器件封装60可以安装在像素区域P中并且用作RGB子像素。尽管将通过假设三个发光器件用作RGB子像素在下面来给出描述，但是如有必要可以调整发光器件的数量。
第一发光器件100-1可以用作第一子像素，其被构造成输出蓝色波段中的光。第二发光器件100-2可以用作第二子像素，该第二子像素被构造成输出绿色波段中的光。第三发光器件100-3可以用作第三子像素，其被构造成输出红色波段中的光。所有第一至第三发光器件100-1、100-2和100-3可以是倒装芯片类型。第一至第三发光器件100-1、100-2和100-3中的至少一个可以具有上述发光器件结构。作为示例，被构造成输出红色波段中的光的第三发光器件100-3可以具有上面参考图1至图53描述的发光器件结构。
公共线241可以电连接到布置在沿着第一方向(X方向)布置的多个像素区域P中的发光器件。
公共线241与发光器件100A、100B和100C之间的电连接方法不受限制。作为示例，公共线241和发光器件可以使用贯通电极或使用衬底的引线电极电连接。
第一至第三驱动线243、244和245可以被电连接到布置在沿着第二方向(Y方向)布置的多个像素区域P中的发光器件。
第一驱动线243可以电连接到第一发光器件100-1，第二驱动线244可以电连接到第二发光器件100-2，并且第三驱动线可以电连接第三发光器件100-3。
驱动线242与发光器件100A、100B和100C之间的电连接方法不受限制。作为示例，驱动线242和发光器件可以使用贯通电极或使用衬底的引线电极电连接。
保护层47可以布置在发光器件封装60之间。保护层47可以保护发光器件封装60和阵列基板200的电路图案。
保护层47可以由诸如阻焊剂的材料形成或者由绝缘材料形成。保护层47可以包括SiO2、Si3N4、TiO2、Al2O3、以及MgO中的至少一种。
保护层47可以包括黑色矩阵材料。当保护层47由黑色矩阵材料形成时，例如，保护层47可以使用炭黑、石墨或聚吡咯来实现。
控制器50可以将控制信号输出到第一和第二驱动器20和30，使得电力被选择性地施加到公共线241和第一至第三驱动线243、244和245，从而单独地控制单个像素P中的第一至第三发光器件100-1、100-2以及100-3。
显示器可以被实现为具有标准清晰度(SD)级别分辨率(760×480)、高清晰度(HD)级别分辨率(1180×720)、全高清(FHD)级别分辨率(1920×1080)、超高清(UH)级别分辨率(3480×2160)、或UHD级别分辨率(例如，4K(K＝1000)，8K等)。在这种情况下，根据实施例的多个第一至第三发光器件100-1、100-2和100-3可以对应于分辨率被排列和连接。
显示器可以是其对角线长度为100英寸或更大的电子标牌或电视，并且显示器的像素可以使用LED来实现。因此，可以提供具有低功耗和长使用寿命以及低维护成本的高亮度自发光显示器。
实施例使用发光器件封装60实现视频和图像，从而具有色纯度和色彩再现优异的优点。
实施例使用具有优异直线度的发光器件封装来实现视频和图像，从而实现其对角线长度为100英寸或更大的清晰的大屏幕显示器。
实施例可以以低成本实现其对角线长度为100英寸或更大的高分辨率大屏幕显示器。
根据实施例的发光器件封装60还可以包括诸如导光板、棱镜片和扩散片的光学构件，并且用作背光单元。此外，本实施例的发光器件封装还可以应用于显示器、照明和指示器。
在这种情况下，显示器可以包括底盖、反射板、发光模块、导光板、光学片、显示面板、图像信号输出电路和滤色器。底盖、反射板、发光模块、导光板和光学片可以组成背光单元。
反射板被布置在底盖上，并且发光模块发光。导光板被布置在反射板的前面，并将从发光模块发射的光向前引导。光学片包括棱镜片等，并且被布置在导光板的前面。显示面板被布置在光学片的前面，图像信号输出电路将图像信号供应给显示面板，并且滤色器被布置在显示面板的前面。
另外，照明设备可以包括：光源模块，其包括衬底和本实施例的发光器件封装；散热单元，其被构造成散发光源模块的热量；以及电源提供单元，其被构造成处理或转换从外部接收的电信号并将处理或转换的电信号提供给光源模块。此外，照明设备可以包括灯、前照灯、路灯等。
另外，移动终端的相机闪光灯可以包括光源模块，该光源模块包括实施例的发光器件封装。因为发光器件封装具有与如上所述的相机的视角相对应的光束扩展角度，所以存在光损失小的优点。
本发明的实施例不限于上述实施例和附图。对于本发明的实施例所属领域的普通技术人员来说显而易见的是，在不脱离实施例的技术思想的范围内，可以对本发明的实施例进行各种替换、修改和改变。

Claims (9)

1.一种发光器件，包括：
透光衬底；
发光结构，所述发光结构包括布置在所述透光衬底上的第二导电半导体层；第一导电半导体层，所述第一导电半导体层被布置在所述第二导电半导体层上；以及有源层，所述有源层被布置在所述第二导电半导体层和所述第一导电半导体层之间；
绝缘层，所述绝缘层被构造成覆盖所述发光结构；
第一欧姆电极，所述第一欧姆电极被电连接到所述第一导电半导体层；
第二欧姆电极，所述第二欧姆电极被布置在所述第二导电半导体层的面向所述透光衬底的一侧上并且被电连接到所述第二导电半导体层；
第一电极，所述第一电极穿过所述绝缘层被电连接到所述第一欧姆电极；以及
第二电极，所述第二电极穿过所述绝缘层和所述发光结构被电连接到所述第二欧姆电极，其中：
所述有源层发射红色波段的光；以及
所述第二欧姆电极包括焊盘电极和多个分支电极，所述焊盘电极被布置在所述第二导电半导体的中心处，所述多个分支电极从所述第二导电半导体层的中心向外延伸。
2.根据权利要求1所述的发光器件，包括光学层，所述光学层被布置在所述第二导电半导体层和所述透光衬底之间，其中所述光学层接合所述透光衬底和所述发光结构。
3.根据权利要求1所述的发光器件，其中：
所述第一电极具有关于所述发光结构的中心轴的旋转对称形状；
所述第二电极具有关于所述发光结构的中心轴的旋转对称形状；
所述第一电极被布置在所述发光结构的中心轴上；以及
所述第二电极被布置在所述发光结构的边缘上。
4.根据权利要求1所述的发光器件，其中：
所述第二电极穿过所述绝缘层和所述发光结构被电连接到所述第二欧姆电极，
所述发光结构包括所述第二电极在其中延伸的通孔；以及
所述通孔的直径与所述第二欧姆电极的焊盘电极的直径之间的比率是1:1.2至1:2。
5.根据权利要求1所述的发光器件，其中，所述第二欧姆电极的面积是所述第二导电半导体层的整个面积的2％至7％。
6.根据权利要求1所述的发光器件，其中：
所述第二导电半导体层包括第二包覆层、第二电流分布层和第二欧姆层；
所述发光结构包括容纳槽，所述容纳槽被形成在所述第一导电半导体层上并且被构造成暴露所述第二电流分布层；以及
所述第二欧姆电极被布置在所述容纳槽的底表面上。
7.根据权利要求6所述的发光器件，其中，所述第二电流分布层和所述第二欧姆层包括Ga和P。
8.根据权利要求1所述的发光器件，其中，所述第一导电半导体层包括与所述第一欧姆电极接触的第一欧姆层，并且所述第一欧姆层包括GaAs组分。
9.一种显示器，包括：
阵列基板；
公共线，所述公共线被形成在所述阵列基板上；
多个驱动线，所述多个驱动线被形成在所述阵列基板上；以及
多个发光器件，所述多个发光器件被安装在所述阵列基板上，其中所述发光器件包括：
透光衬底；
发光结构，该发光结构包括：第二导电半导体层，所述第二导电半导体层被布置在所述透光衬底上；第一导电半导体层，所述第一导电半导体层被布置在所述第二导电半导体层上；以及有源层，所述有源层被布置在所述第二导电半导体层和所述第一导电半导体层之间；
绝缘层，所述绝缘层被构造成覆盖所述发光结构；
第一欧姆电极，所述第一欧姆电极被电连接到所述第一导电半导体层；
第二欧姆电极，所述第二欧姆电极被布置在所述第二导电半导体层的面向所述透光衬底的一侧并且被电连接到所述第二导电半导体层；
第一电极，所述第一电极穿过所述绝缘层被电连接到所述第一欧姆电极；以及
第二电极，所述第二电极穿过所述绝缘层和所述发光结构被电连接到所述第二欧姆电极，其中：
所述有源层发射红色波段的光；以及
所述第二欧姆电极包括焊盘电极和多个分支电极，所述焊盘电极被布置在所述第二导电半导体层的中心处，所述多个分支电极从所述第二导电半导体层的中心向外延伸。
CN201780024951.4A 2016-04-22 2017-04-21 发光器件和包括发光器件的显示器 Active CN109075221B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1020160049576A KR20170120962A (ko) 2016-04-22 2016-04-22 발광소자 및 이를 포함하는 표시장치
KR10-2016-0049576 2016-04-22
KR1020160053611A KR102496616B1 (ko) 2016-04-29 2016-04-29 발광소자 및 이를 포함하는 표시장치
KR10-2016-0053610 2016-04-29
KR1020160053610A KR20170124047A (ko) 2016-04-29 2016-04-29 발광소자 및 이를 포함하는 표시장치
KR10-2016-0053611 2016-04-29
PCT/KR2017/004295 WO2017183944A1 (ko) 2016-04-22 2017-04-21 발광소자 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
CN109075221A true CN109075221A (zh) 2018-12-21
CN109075221B CN109075221B (zh) 2021-06-11

Family

ID=60116907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780024951.4A Active CN109075221B (zh) 2016-04-22 2017-04-21 发光器件和包括发光器件的显示器

Country Status (3)

Country Link
US (1) US10615311B2 (zh)
CN (1) CN109075221B (zh)
WO (1) WO2017183944A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830498A (zh) * 2019-01-17 2019-05-31 泉州三安半导体科技有限公司 一种半导体发光元件
CN112331751A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种深紫外led外延片及其制造方法
CN115210801A (zh) * 2020-01-25 2022-10-18 上海显耀显示科技有限公司 具有高光提取效率的微型发光二极管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20190061147A (ko) * 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
KR102147443B1 (ko) * 2018-10-25 2020-08-28 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN111276595A (zh) * 2018-12-04 2020-06-12 展晶科技(深圳)有限公司 发光二极管及其制作方法
CN110224049A (zh) * 2019-05-31 2019-09-10 深圳市华星光电半导体显示技术有限公司 micro LED芯片及其制备方法
TWI739552B (zh) * 2020-03-20 2021-09-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
US11450796B2 (en) 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
DE102020114772A1 (de) * 2020-06-03 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip
DE102021202026A1 (de) * 2021-03-03 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151739A (ja) * 2000-11-09 2002-05-24 Showa Denko Kk フリップチップ型半導体発光素子とその製造方法及び発光ダイオードランプ並びに表示装置、フリップチップ型半導体発光素子用電極
KR20050013047A (ko) * 2003-12-30 2005-02-02 주식회사 이츠웰 발광 다이오드 및 그 제조 방법
JP2006352089A (ja) * 2005-04-05 2006-12-28 Philips Lumileds Lightng Co Llc 温度依存性を低減したＡｌＩｎＧａＰのＬＥＤ
CN101467269A (zh) * 2006-06-09 2009-06-24 飞利浦拉米尔德斯照明设备有限责任公司 薄外形侧面发光的发光二极管
JP2011165799A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
CN103890981A (zh) * 2011-10-25 2014-06-25 昭和电工株式会社 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置
KR20150139630A (ko) * 2007-12-14 2015-12-11 코닌클리케 필립스 엔.브이. 반도체 발광 장치를 위한 콘택트

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493308A (zh) * 2012-07-18 2018-09-04 世迈克琉明有限公司 半导体发光器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151739A (ja) * 2000-11-09 2002-05-24 Showa Denko Kk フリップチップ型半導体発光素子とその製造方法及び発光ダイオードランプ並びに表示装置、フリップチップ型半導体発光素子用電極
KR20050013047A (ko) * 2003-12-30 2005-02-02 주식회사 이츠웰 발광 다이오드 및 그 제조 방법
JP2006352089A (ja) * 2005-04-05 2006-12-28 Philips Lumileds Lightng Co Llc 温度依存性を低減したＡｌＩｎＧａＰのＬＥＤ
CN101467269A (zh) * 2006-06-09 2009-06-24 飞利浦拉米尔德斯照明设备有限责任公司 薄外形侧面发光的发光二极管
KR20150139630A (ko) * 2007-12-14 2015-12-11 코닌클리케 필립스 엔.브이. 반도체 발광 장치를 위한 콘택트
JP2011165799A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
CN103890981A (zh) * 2011-10-25 2014-06-25 昭和电工株式会社 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830498A (zh) * 2019-01-17 2019-05-31 泉州三安半导体科技有限公司 一种半导体发光元件
CN109830498B (zh) * 2019-01-17 2022-07-19 泉州三安半导体科技有限公司 一种半导体发光元件
CN115210801A (zh) * 2020-01-25 2022-10-18 上海显耀显示科技有限公司 具有高光提取效率的微型发光二极管
CN112331751A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种深紫外led外延片及其制造方法

Also Published As

Publication number Publication date
US20190148601A1 (en) 2019-05-16
US10615311B2 (en) 2020-04-07
WO2017183944A1 (ko) 2017-10-26
CN109075221B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN109075221B (zh) 发光器件和包括发光器件的显示器
CN109417082B (zh) 半导体器件以及包括半导体器件的显示装置
KR102197082B1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
US8575635B2 (en) Light emitting device, light emitting device package, and lighting system
JP5960436B2 (ja) 発光素子及び発光素子パッケージ
CN102214757A (zh) 发光器件、发光器件封装以及照明系统
JP6062149B2 (ja) 発光素子及び発光素子パッケージ
KR20130044614A (ko) 발광소자
US8791495B2 (en) Light emitting device package and lighting system
KR20130023668A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
US9029899B2 (en) Light emitting device and light emitting device package
KR102496616B1 (ko) 발광소자 및 이를 포함하는 표시장치
US20110193127A1 (en) Light Emitting Apparatus And Lighting System
US9559254B2 (en) Light emitting device and light emitting device package
KR20120137181A (ko) 발광 소자 및 발광 소자 패키지
CN102315349B (zh) 发光器件及其制造方法
KR20170120962A (ko) 발광소자 및 이를 포함하는 표시장치
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130062770A (ko) 발광소자
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
KR20120137180A (ko) 발광 소자 및 발광 소자 패키지
KR101832165B1 (ko) 발광소자
KR20170124047A (ko) 발광소자 및 이를 포함하는 표시장치
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR20120130617A (ko) 발광 소자, 발광 소자 패키지, 및 라이트 유닛

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210716

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, Korea

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right