CN115832128B - 一种led芯片的制备方法 - Google Patents
一种led芯片的制备方法 Download PDFInfo
- Publication number
- CN115832128B CN115832128B CN202310120572.2A CN202310120572A CN115832128B CN 115832128 B CN115832128 B CN 115832128B CN 202310120572 A CN202310120572 A CN 202310120572A CN 115832128 B CN115832128 B CN 115832128B
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- electrode
- semi
- type epitaxial
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 157
- 229910052751 metal Inorganic materials 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 239000007771 core particle Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 238000001704 evaporation Methods 0.000 claims description 34
- 230000008020 evaporation Effects 0.000 claims description 34
- 238000001259 photo etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000001771 vacuum deposition Methods 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 208000005764 Peripheral Arterial Disease Diseases 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 129
- 239000010931 gold Substances 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 15
- 230000005611 electricity Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种LED芯片的制备方法，包括提供一衬底，在衬底上生长N型外延层以及P型外延层，并颠倒两个外延层的位置，同时露出两个外延层的位置，并在半成品芯片上得到P金属电极和N金属电极，接着在半成品芯片上覆盖绝缘层，接着在半成品芯片上形成牵引电极孔，然后生成牵引电极，以使P金属电极与N金属电极处于同一高度平面，通过干法刻蚀将半成品芯片分成若干独立芯粒，接着生长钝化层以及焊线电极，形成成品芯片。本发明能够更好的优化目前工艺所带来的P金属电极导电孔内PAD金属断层的风险，同时能够有效改善P金属电极与N金属电极上的导电孔在烘烤作业后台面下方图形出现异常偏移的情况。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种LED芯片的制备方法。
背景技术
LED被称为第四代光源，因其具有低功耗、高亮度、色彩饱和度、环境污染小，维护简便等特点，被广泛运用于各种指示、显示、装饰、背光源、普通照明等领域。而在LED制备工艺中，黄金因具有良好的导热性、热稳定性、延展性等优点被作为电极蒸镀的主要蒸发材料，常作为电极包裹层，避免活泼金属与空气、水汽、酸等接触，导致电极异常。
现有技术当中，目前工艺由于受高度差异限制，P&N电极两者导电（PV）孔刻蚀后角度存在差异，使高度偏低一侧电极易出现角度陡直导致后续膜层覆盖断层，且目前由于导电（PV）孔下方光刻胶堆积过多同时出现硬烤后图形异常偏移的现象，而在台面上的导电（PV）孔未出现该异常。
发明内容
基于此，本发明的目的是提供一种LED芯片的制备方法，以至少解决上述现有技术当中的不足。
本发明提供以下技术方案，一种LED芯片的制备方法，所述制备方法包括以下步骤：
步骤一，提供一衬底，并在所述衬底上依次生长N型外延层以及P型外延层，以得到半成品芯片；
步骤二，通过衬底转移的方式将所述半成品芯片上的所述N型外延层以及所述P型外延层的位置进行颠倒，以使所述N型外延层位于所述P型外延层的上方；
步骤三，通过光刻的方式露出所述半成品芯片上的所述N型外延层，并通过干法刻蚀露出所述半成品芯片上的所述P型外延层，同时去胶得到Mesa层；
步骤四，在所述半成品芯片上通过光刻、蒸镀、剥离以及去胶得到P金属电极以及N金属电极，并在所述半成品芯片表面覆盖一层绝缘层；
步骤五，在所述半成品芯片上通过光刻以及湿法腐蚀得到所述P金属电极上的牵引电极孔，并通过光刻、蒸镀、剥离以及去胶得到牵引电极，以使所述P金属电极通过所述牵引电极的牵引与所述N金属电极处于同一高度平面；
步骤六，刻蚀所述半成品芯片上的所述P型外延层，并切割所述半成品芯片，通过干法刻蚀将所述半成品芯片分成若干独立的芯粒；
步骤七，在若干所述芯粒上生长钝化层，并通过光刻露出所述P金属电极与所述N金属电极上的导电孔位置，同时通过干法刻蚀得到P金属电极导电孔以及N金属电极导电孔；
步骤八，通过光刻、蒸镀、剥离以及去胶得到焊线电极，以得到成品芯片。
与现有技术相比，本发明的有益效果是：通过将半成品芯片上的N型外延层设于P型外延层的上方，并将N型外延层与P型外延层从半成品芯片上露出来，接着在半成品芯片上生产P金属电极以及N金属电极，并覆盖绝缘层，然后通过在半成品芯片上光刻、湿法腐蚀得到P金属电极的牵引电极孔，接着通过光刻、蒸镀、剥离以及去胶得到牵引电极，以使P金属电极与N金属电极处于同一高度平面，进而能够更好的优化目前工艺所带来的P金属电极导电孔内PAD金属断层的风险，同时能够有效改善P金属电极与N金属电极上的导电孔在烘烤作业后台面下方图形出现异常偏移的情况。
进一步的，所述P金属电极与所述Mesa层下表面最近边的距离大于1um，所述N金属电极与所述Mesa层上表面最近边的距离大于1um，所述Mesa层两侧的角度为50度-70度。
进一步的，在所述步骤四中，所述P金属电极以及所述N金属电极在蒸镀过程中，采用小角度行星架进行蒸镀，以使所述P金属电极以及所述N金属电极的角度均在20度-40度。
进一步的，所述P金属电极由Au、AuBe、Au、Ti以及Au中的一种或多种制成，所述P金属电极的厚度为6000 A -12000A，所述N金属电极由Au、AuGe、Au、Ti以及Au中的一种或多种制成，所述N金属电极的厚度为6000 A -15000A。
进一步的，在所述步骤四中，通过化学气相沉积的方式在所述半成品芯片表面生长所述绝缘层，所述化学气相沉积的温度为250℃-400℃。
进一步的，所述绝缘层采用二氧化硅以及氮化硅组合制成，所述绝缘层的厚度为1000 A -2000A。
进一步的，在所述步骤五中，所述牵引电极孔通过正性光刻胶涂布、曝光、显影、湿法BOE腐蚀以及去胶得到所述P金属电极上的所述牵引电极孔。
进一步的，在所述步骤五中，通过负性光刻胶涂布、曝光、曝光烤、显影、蒸镀、剥离以及去胶得到所述牵引电极，所述蒸镀采用真空镀膜或溅射镀膜，所述蒸镀采用1-3A/s的镀率。
进一步的，在所述步骤七中，所述钝化层的厚度为3-5um。
进一步的，所述牵引电极由Au、Pt以及Ti中的任一两种组合制成。
附图说明
图1为本发明第一实施例中的制备流程图；
图2为本发明第一实施例中的衬底、P金属电极、N金属电极、牵引电极、绝缘层以及钝化层的结构示意图。
主要元件符号说明：
| 衬底 | 10 | P金属电极 | 20 |
| 牵引电极 | 21 | N金属电极 | 30 |
| 绝缘层 | 40 | 钝化层 | 50 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的LED芯片的制备方法，所述制备方法包括步骤一至步骤八；
步骤一，提供一衬底10，并在所述衬底10上依次生长N型外延层以及P型外延层，以得到半成品芯片；
具体的，在本实施例中，N型外延层包括N-AlInP、N-AlGaInP电流扩展层以及N-GaAs欧姆接触层，P型外延层包括P-GaP以及P-AlInP。
步骤二，通过衬底10转移的方式将所述半成品芯片上的所述N型外延层以及所述P型外延层的位置进行颠倒，以使所述N型外延层位于所述P型外延层的上方；
具体的，在步骤一中的衬底10上生长完成N型外延层以及P型外延层之后，此时将生长完成后的半成品芯片以衬底10转移的方式将N型外延层以及P型外延层的位置进行颠倒，使得N型外延层在半成品芯片的上方，P型外延层在半成品芯片的下方，并且使得N型外延层位于P型外延层的上方，在P型外延层与N型外延层生长以及位置颠倒完成后，此时P型外延层与N型外延层之间存在5-6um的高度差异。
步骤三，通过光刻的方式露出所述半成品芯片上的所述N型外延层，并通过干法刻蚀露出所述半成品芯片上的所述P型外延层，同时去胶得到Mesa层；
具体的，半成品芯片上的N型外延层与P型外延层的位置颠倒之后，此时由于P型外延层位于半成品芯片的下方，因此在具体实施时，通过干法刻蚀工艺对半成品芯片进行刻蚀，以使半成品芯片下方的P型外延层从半成品芯片的底部露出，接着去掉半成品芯片上的光刻胶，以得到Mesa层，并且露出的N型外延层刻蚀到了P型外延层上，在本实施例中，Mesa层两侧的角度为50度-70度。
步骤四，在所述半成品芯片上通过光刻、蒸镀、剥离以及去胶得到P金属电极20以及N金属电极30，并在所述半成品芯片表面覆盖一层绝缘层40；
具体的，在具体实施时，在形成台阶状的Mesa层上通过光刻、蒸镀、剥离以及去胶得到P金属电极20与N金属电极30，在本实施例中，P金属电极20与Mesa层下表面最近边的距离大于1um，N金属电极30与Mesa层上表面最近边的距离大于1um，在蒸镀的过程中，使用小角度的行星架进行电极蒸镀，使得P金属电极20与N金属电极30的角度均在20度-40度之间，在本实施例中，P金属电极20与N金属电极30的角度均为20度，P金属电极20由Au、AuBe、Au、Ti以及Au中的一种或多种制成，且P金属电极20的厚度在6000 A -12000A，在本实施例中，P金属电极20的厚度为6000A，N金属电极30由Au、AuGe、Au、Ti以及Au中的一种或多种制成，N金属电极30的厚度为6000 A -15000A，在本实施例中，N金属电极30的厚度为6000A。在具体实施时，通过化学气相沉积的方式在半成品芯片表面生长绝缘层40，化学气相沉积的温度在250℃-400℃，在本实施例中，化学气相沉积的温度具体为250℃，绝缘层40采用二氧化硅以及氮化硅组合制成，绝缘层40的厚度为1000 A -2000A，在本实施例中，绝缘层40的具体厚度为1000A，在本实施例中，采用氮化硅作为绝缘层40，以使绝缘层40能够有效的保护N型外延层与P型外延层，由于Mesa层在刻蚀后侧壁的P型外延层与N型外延层均已露出，此过程中，可以通过绝缘层40将P型外延层与N型外延层进行覆盖，同时有效保护放置P型外延层与N型外延层被腐蚀损伤。通过化学气相沉积，使得绝缘层40能够很好的覆盖在Mesa层呈角度设置的两侧的侧壁上，使得通过化学气相沉积的方式可以很好的包覆Mesa层呈角度设置的两侧，且包覆范围可在0度-90度。
步骤五，在所述半成品芯片上通过光刻以及湿法腐蚀得到所述P金属电极20上的牵引电极孔，并通过光刻、蒸镀、剥离以及去胶得到牵引电极21，以使所述P金属电极20通过所述牵引电极21的牵引与所述N金属电极30处于同一高度平面；
具体的，在步骤四中的半成品芯片通过光刻以及湿法腐蚀得到P金属电极20上的牵引电极孔，使得步骤四中的半成品芯片上留出牵引电极孔，然后通过光刻、蒸镀、剥离以及去胶在半成品芯片上得到牵引电极21，在本实施例中，牵引电极21采用Au、Pt以及Ti中的任一两种组合制成，在具体实施时，牵引电极21穿过牵引电极孔，使得牵引电极21与P金属电极20连接，进而使得P金属电极20在保证完好的导电性情况下，能够填补P金属电极20与N金属电极30之间的高度差，以使P金属电极20与N 金属电极处于同一水平高度，如图2所示，从而能够更好的优化目前工艺所带来的P金属电极20导电孔内PAD金属断层的风险，并能够同步改善P金属电极20与N金属电极30的导电孔，在烘烤作业后Mesa下方图形异常偏移的情况。在本实施例中，牵引电极孔通过正性光刻胶涂布、曝光、显影、湿法BOE腐蚀以及去胶得到所述P金属电极20上的所述牵引电极孔，通过负性光刻胶涂布、曝光、曝光烤、显影、蒸镀、剥离以及去胶得到牵引电极21，蒸镀采用真空镀膜或溅射镀膜，蒸镀采用1-3A/s的镀率，在本实施例中，采用真空镀膜，镀率具体为1A/S，通过低镀率来保证金属的膜质可以很好的将牵引电极21覆盖在Mesa层的侧壁上。
步骤六，刻蚀所述半成品芯片上的所述P型外延层，并切割所述半成品芯片，通过干法刻蚀将所述半成品芯片分成若干独立的芯粒；
具体的，在本实施例中，将步骤五中的半成品芯片通过光刻露出P型外延层之后，也就是将P型外延层全部刻蚀掉，并通过干法刻蚀将半成品芯片分成若干独立的芯粒，并将步骤五中的牵引电极21蒸镀至芯粒上。
值得说明的是，半成品芯片分成的独立的芯粒数量为30万至50万颗。
步骤七，在若干所述芯粒上生长钝化层50，并通过光刻露出所述P金属电极20与所述N金属电极30上的导电孔位置，同时通过干法刻蚀得到P金属电极20导电孔以及N金属电极30导电孔；
具体的，经过步骤一至步骤六的处理，使得P金属电极20通过牵引电极21与N金属电极30处于同一高度平面，然后在步骤六中的半成品芯片上光刻出P金属电极20与N金属电极30上的导电孔的位置，接着在同一水平高度上的P金属电极20与N金属电极30上通过干法刻蚀得到P金属电极20导电孔以及N金属电极30导电孔，以使P金属电极20与N金属电极30能够正常进行导电工作。
步骤八，通过光刻、蒸镀、剥离以及去胶得到焊线电极，以得到成品芯片。
具体的，完成步骤一至步骤七之后，在步骤七的半成品芯片的基础上，依次通过光刻、蒸镀、剥离以及去胶在半成品芯片上得到焊线电极，从而得到成品的LED芯片。
综上，本发明上述实施例当中的LED芯片的制备方法，通过将半成品芯片上的N型外延层设于P型外延层的上方，并将N型外延层与P型外延层从半成品芯片上露出来，接着在半成品芯片上生产P金属电极20以及N金属电极30，并覆盖绝缘层40，然后通过在半成品芯片上光刻、湿法腐蚀得到P金属电极20的牵引电极孔，接着通过光刻、蒸镀、剥离以及去胶得到牵引电极21，以使P金属电极20与N金属电极30处于同一高度平面，进而能够更好的优化目前工艺P金属电极20与N金属电极30相差高度5-7um，Mesa层下方的P金属电极20受高度以及光刻时光刻胶堆积影响带来的后续导电孔角偏抖直产线的焊线电极覆盖断层风险，同时能够有效改善P金属电极20与N金属电极30上的导电孔在烘烤作业后台面下方图形出现异常偏移的情况。
实施例二
本发明第二实施例中的LED芯片的制备方法，本实施例当中的LED芯片的制备方法与第一实施例当中的LED芯片的制备方法的不同之处在于：
在所述步骤四中，在所述半成品芯片上通过光刻、蒸镀、剥离以及去胶得到P金属电极20以及N金属电极30，并在所述半成品芯片表面覆盖一层绝缘层40；
具体的，在具体实施时，在形成台阶状的Mesa层上通过光刻、蒸镀、剥离以及去胶得到P金属电极20与N金属电极30，在本实施例中，P金属电极20与Mesa层下表面最近边的距离大于1um，N金属电极30与Mesa层上表面最近边的距离大于1um，在蒸镀的过程中，使用小角度的行星架进行电极蒸镀，在本实施例中，P金属电极20与N金属电极30的角度均为30度，P金属电极20由Au、AuBe、Au、Ti以及Au中的一种制成，且P金属电极20的厚度在9000A，N金属电极30由Au、AuGe、Au、Ti以及Au中的一种制成，N金属电极30的厚度为10000A。在具体实施时，通过化学气相沉积的方式在半成品芯片表面生长绝缘层40，化学气相沉积的温度在具体为350℃，绝缘层40采用二氧化硅以及氮化硅组合制成，绝缘层40的厚度在本实施例中具体厚度为1500A，在本实施例中，采用二氧化硅作为绝缘层40，以使绝缘层40能够有效的保护N型外延层与P型外延层。
在所述步骤五中，在所述半成品芯片上通过光刻以及湿法腐蚀得到所述P金属电极20上的牵引电极孔，并通过光刻、蒸镀、剥离以及去胶得到牵引电极21，以使所述P金属电极20与所述N金属电极30处于同一高度平面；
具体的，通过负性光刻胶涂布、曝光、曝光烤、显影、蒸镀、剥离以及去胶得到牵引电极21，蒸镀采用真空镀膜或溅射镀膜，蒸镀在本实施例中，采用真空镀膜，镀率具体为2A/S，通过低镀率来保证金属的膜质可以很好的将牵引电极21覆盖在Mesa层的侧壁上。
综上，本发明上述实施例当中的LED芯片的制备方法，通过将P金属电极20的厚度控制在9000A，N金属电极30的厚度控制在10000A，以使P金属电极20与N金属电极30在导电的过程中，更加的稳定，并且通过将化学气相沉积的温度控制在350℃，并使得绝缘层40的厚度为1500A，以使绝缘层40能够有效的保护N型外延层与P型外延层。
实施例三
本发明第三实施例中的LED芯片的制备方法，本实施例当中的LED芯片的制备方法与上述实施例当中的LED芯片的制备方法的不同之处在于：
在所述步骤四中，在所述半成品芯片上通过光刻、蒸镀、剥离以及去胶得到P金属电极20以及N金属电极30，并在所述半成品芯片表面覆盖一层绝缘层40；
具体的，在具体实施时，在形成台阶状的Mesa层上通过光刻、蒸镀、剥离以及去胶得到P金属电极20与N金属电极30，在本实施例中，P金属电极20与Mesa层下表面最近边的距离大于1um，N金属电极30与Mesa层上表面最近边的距离大于1um，在蒸镀的过程中，使用小角度的行星架进行电极蒸镀，在本实施例中，P金属电极20与N金属电极30的角度均为40度，P金属电极20由Au、AuBe、Au、Ti以及Au中的一种制成，且P金属电极20的厚度在12000A，N金属电极30由Au、AuGe、Au、Ti以及Au中的一种制成，N金属电极30的厚度为15000A。在具体实施时，通过化学气相沉积的方式在半成品芯片表面生长绝缘层40，化学气相沉积的温度在具体为400℃，绝缘层40采用二氧化硅以及氮化硅组合制成，绝缘层40的厚度在本实施例中具体厚度为2000A，在本实施例中，采用二氧化硅作为绝缘层40，以使绝缘层40能够有效的保护N型外延层与P型外延层。
在所述步骤五中，在所述半成品芯片上通过光刻以及湿法腐蚀得到所述P金属电极20上的牵引电极孔，并通过光刻、蒸镀、剥离以及去胶得到牵引电极21，以使所述P金属电极20与所述N金属电极30处于同一高度平面；
具体的，通过负性光刻胶涂布、曝光、曝光烤、显影、蒸镀、剥离以及去胶得到牵引电极21，蒸镀采用真空镀膜或溅射镀膜，蒸镀在本实施例中，采用真空镀膜，镀率具体为3A/S，通过低镀率来保证金属的膜质可以很好的将牵引电极21覆盖在Mesa层的侧壁上。
综上，本发明上述实施例当中的LED芯片的制备方法，通过将P金属电极20的厚度控制在12000A，N金属电极30的厚度控制在12000A，以使P金属电极20与N金属电极30在导电的过程中，更加的稳定，并且通过将化学气相沉积的温度控制在400℃，并使得绝缘层40的厚度为2000A，以使绝缘层40能够有效的保护N型外延层与P型外延层。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种LED芯片的制备方法，其特征在于，所述制备方法包括以下步骤：
步骤一，提供一衬底，并在所述衬底上依次生长N型外延层以及P型外延层，以得到半成品芯片；
步骤二，通过衬底转移的方式将所述半成品芯片上的所述N型外延层以及所述P型外延层的位置进行颠倒，以使所述N型外延层位于所述P型外延层的上方；
步骤三，通过光刻的方式露出所述半成品芯片上的所述N型外延层，并通过干法刻蚀露出所述半成品芯片上的所述P型外延层，同时去胶得到Mesa层；
步骤四，在所述半成品芯片上通过光刻、蒸镀、剥离以及去胶得到P金属电极以及N金属电极，并在所述半成品芯片表面覆盖一层绝缘层；
步骤五，在所述半成品芯片上通过光刻以及湿法腐蚀得到所述P金属电极上的牵引电极孔，并通过光刻、蒸镀、剥离以及去胶得到牵引电极，以使所述P金属电极通过所述牵引电极的牵引与所述N金属电极处于同一高度平面；
步骤六，刻蚀所述半成品芯片上的所述P型外延层，并切割所述半成品芯片，通过干法刻蚀将所述半成品芯片分成若干独立的芯粒；
步骤七，在若干所述芯粒上生长钝化层，并通过光刻露出所述P金属电极与所述N金属电极上的导电孔位置，同时通过干法刻蚀得到P金属电极导电孔以及N金属电极导电孔；
步骤八，通过光刻、蒸镀、剥离以及去胶得到焊线电极，以得到成品芯片；
其中，在所述步骤四中，所述P金属电极以及所述N金属电极在蒸镀过程中，采用小角度行星架进行蒸镀，以使所述P金属电极以及所述N金属电极的角度均在20度-40度，所述绝缘层的厚度为1000A，以使所述绝缘层将所述P型外延层以及所述N型外延层覆盖；
其中，在所述步骤五中，所述牵引电极穿过所述牵引电极孔，并与所述P金属电极连接，以填补所述P金属电极与所述N金属电极的高度差；
其中，在所述步骤四中，通过化学气相沉积的方式在所述半成品芯片表面生长所述绝缘层，所述化学气相沉积的温度为250℃-400℃，通过所述化学气相沉积，以使所述绝缘层包覆Mesa层呈角度的两侧侧壁上，且所述包覆范围为0度-90度；
其中，所述P金属电极与所述Mesa层下表面最近边的距离大于1um，所述N金属电极与所述Mesa层上表面最近边的距离大于1um，所述Mesa层两侧的角度为50度-70度；
所述绝缘层40采用二氧化硅以及氮化硅组合制成，所述绝缘层40的厚度为1000A-
2000A。
2.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述P金属电极由Au、AuBe、Au、Ti以及Au中的一种或多种制成，所述P金属电极的厚度为6000 A -12000A，所述N金属电极由Au、AuGe、Au、Ti以及Au中的一种或多种制成，所述N金属电极的厚度为6000 A -15000A。
3.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述绝缘层采用二氧化硅以及氮化硅组合制成，所述绝缘层的厚度为1000 A -2000A。
4.根据权利要求1所述的LED芯片的制备方法，其特征在于，在所述步骤五中，所述牵引电极孔通过正性光刻胶涂布、曝光、显影、湿法BOE腐蚀以及去胶得到所述P金属电极上的所述牵引电极孔。
5.根据权利要求1所述的LED芯片的制备方法，其特征在于，在所述步骤五中，通过负性光刻胶涂布、曝光、曝光烤、显影、蒸镀、剥离以及去胶得到所述牵引电极，所述蒸镀采用真空镀膜或溅射镀膜，所述蒸镀采用1-3A/s的镀率。
6.根据权利要求1所述的LED芯片的制备方法，其特征在于，在所述步骤七中，所述钝化层的厚度为3-5um。
7.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述牵引电极由Au、Pt以及Ti中的任一两种组合制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310120572.2A CN115832128B (zh) | 2023-02-16 | 2023-02-16 | 一种led芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310120572.2A CN115832128B (zh) | 2023-02-16 | 2023-02-16 | 一种led芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115832128A CN115832128A (zh) | 2023-03-21 |
| CN115832128B true CN115832128B (zh) | 2024-03-12 |
Family
ID=85521561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310120572.2A Active CN115832128B (zh) | 2023-02-16 | 2023-02-16 | 一种led芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115832128B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470812A (zh) * | 2018-06-04 | 2018-08-31 | 佛山市国星半导体技术有限公司 | 一种薄膜倒装led芯片及其制作方法 |
| CN109004068A (zh) * | 2017-06-21 | 2018-12-14 | 佛山市国星半导体技术有限公司 | 一种抗金属迁移的led芯片及其制作方法 |
| CN208400877U (zh) * | 2018-06-04 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种薄膜倒装led芯片 |
| CN114551680A (zh) * | 2022-02-24 | 2022-05-27 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN115274999A (zh) * | 2022-09-29 | 2022-11-01 | 材料科学姑苏实验室 | 一种约瑟夫森结及其制备方法和应用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100340008C (zh) * | 2004-09-30 | 2007-09-26 | 中国科学院半导体研究所 | 背孔结构氮化镓基发光二极管的制作方法 |
-
2023
- 2023-02-16 CN CN202310120572.2A patent/CN115832128B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109004068A (zh) * | 2017-06-21 | 2018-12-14 | 佛山市国星半导体技术有限公司 | 一种抗金属迁移的led芯片及其制作方法 |
| CN108470812A (zh) * | 2018-06-04 | 2018-08-31 | 佛山市国星半导体技术有限公司 | 一种薄膜倒装led芯片及其制作方法 |
| CN208400877U (zh) * | 2018-06-04 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种薄膜倒装led芯片 |
| CN114551680A (zh) * | 2022-02-24 | 2022-05-27 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN115274999A (zh) * | 2022-09-29 | 2022-11-01 | 材料科学姑苏实验室 | 一种约瑟夫森结及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115832128A (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
| US9012942B2 (en) | Light-emitting device having patterned interface and the manufacturing method thereof | |
| CN205723599U (zh) | 表面覆盖ITO的反极性AlGaInP基LED | |
| US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
| CN102024888B (zh) | 一种发光二极管及其制作方法 | |
| CN104300065A (zh) | 具有新型扩展电极结构的发光二极管及其制造方法 | |
| JP2012500479A (ja) | 両面不動態化を伴う半導体発光デバイスを製造するための方法 | |
| CN106449916A (zh) | 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 | |
| US8324634B2 (en) | Epitaxial wafer and manufacturing method thereof | |
| CN204441323U (zh) | 倒装led芯片 | |
| CN110783167A (zh) | 一种半导体材料图形衬底、材料薄膜及器件的制备方法 | |
| US20130119427A1 (en) | Led substrate, led chip and method for manufacturing the same | |
| CN114551673A (zh) | 发光二极管芯片及其制备方法 | |
| CN107731975B (zh) | 一种纳米管led及其制作方法 | |
| CN115579435A (zh) | 一种含有量子阱的外延片、Micro-LED阵列芯片及其制备方法 | |
| CN107731972A (zh) | 一种长条阵列式纳米发光二极管及其制备方法 | |
| RU2419918C1 (ru) | Способ получения чипов солнечных фотоэлементов | |
| CN102334203B (zh) | 发光器件的制造方法 | |
| CN115832128B (zh) | 一种led芯片的制备方法 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| CN116978999B (zh) | 一种电流限域Micro-LED芯片及其制作方法 | |
| CN106298513B (zh) | 一种hbt制造方法 | |
| KR20100103962A (ko) | 발광소자 및 그 제조방법 | |
| CN111525012B (zh) | 一种发光二极管及其制作方法 | |
| CN110660887B (zh) | 一种led外延结构及其制作方法、悬挂式芯片结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |