CN106298513B - 一种hbt制造方法 - Google Patents

一种hbt制造方法 Download PDF

Info

Publication number
CN106298513B
CN106298513B CN201610773723.4A CN201610773723A CN106298513B CN 106298513 B CN106298513 B CN 106298513B CN 201610773723 A CN201610773723 A CN 201610773723A CN 106298513 B CN106298513 B CN 106298513B
Authority
CN
China
Prior art keywords
layer
electrode
emitter
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610773723.4A
Other languages
English (en)
Other versions
CN106298513A (zh
Inventor
朱庆芳
魏鸿基
王江
窦永铭
许燕丽
李斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201610773723.4A priority Critical patent/CN106298513B/zh
Priority to PCT/CN2016/102295 priority patent/WO2018040245A1/zh
Publication of CN106298513A publication Critical patent/CN106298513A/zh
Application granted granted Critical
Publication of CN106298513B publication Critical patent/CN106298513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种HBT制造方法,是对半导体基片依次进行发射极台面腐蚀以留出发射极的电极形成区域并露出基极层的电极形成区域并制作基极电极,进行基极台面腐蚀以露出集电极层的电极形成区域并制作集电极电极,于发射极的电极形成区域之外沉积介质层,腐蚀介质层以对基极电极、集电极电极相应的区域开孔,同时制作集电极电极引出线、基极电极引出线以及发射极电极以及进行电极互联布线。相对于现有技术,本方法将发射极电极、基极电极引出线以及集电极电极引出线于同一工序中同时制作,省却了单独的发射极电极制作这一工序,从而降低了制造成本。

Description

一种HBT制造方法
技术领域
本发明涉及半导体技术,特别是涉及一种HBT制造方法。
背景技术
异质结双极晶体管(HBT)是发射极区、基极区和集电极区由禁带宽度不同的材料制成的晶体管,是能够工作在超高频和超高速的一种重要的有源器件。传统HBT的制程,在外延形成具有发射极区、基极区和集电极区的半导体结构后,依次分别进行在发射极区形成发射极电极、基极区形成基极电极、集电极区形成集电极电极、通过金属布线实现电极互联等工艺过程。上述各工艺过程都至少需要进行以下步骤:制作相应图形的光罩;涂布光刻胶,通过曝光、显影将光罩的图形转移至光刻胶上;蒸发金属;通过去除光刻胶而仅在图形相应的部分残留金属的剥离过程以及多次清洗过程。在实际生产制程中,上述工艺过程的具体制作工序都多达十几二十道。
因此,HBT的制程中,往往存在伴随着制造工序数增加而使得制造成本增大的问题,同时限制了生产效率以及产品的良率。
发明内容
本发明提供了一种HBT制造方法,其克服了现有技术所存在的不足之处。
本发明解决其技术问题所采用的技术方案是:一种HBT制造方法,包括提供或形成半导体基片,所述半导体基片包括由下至上依次层叠的衬底、n型集电极层、p型基极层、n型发射极层以及发射极接触层,还包括以下步骤:
1) 对所述半导体基片进行发射极台面腐蚀以留出发射极的电极形成区域并露出基极层的电极形成区域,于基极层的电极形成区域上制作基极电极;
2)进行基极台面腐蚀以露出集电极层的电极形成区域,于集电极层的电极形成区域上制作集电极电极;
3)于发射极的电极形成区域之外沉积介质层,腐蚀介质层以对基极电极、集电极电极相应的区域开孔;
4)同时制作集电极电极引出线、基极电极引出线以及发射极电极,其中发射极电极与发射极接触层形成欧姆接触;
5)进行电极互联布线。
优选的,所述集电极层是n型GaAs,所述基极层是p型GaAs,所述发射极层是n型InGaP。
优选的,步骤4)是于介质层开孔区域以及发射极的电极形成区域之外覆盖光阻层,进行金属蒸发形成金属层,并通过金属剥离去除光阻层及其之上的金属层,从而形成位于介质层开孔之中并与集电极电极相接的集电极电极引出线、位于介质层开孔之中并与基极电极相接的基极电极引出线以及位于发射极接触层之上的发射极电极。
优选的,所述金属蒸发包括电子束蒸发、溅射或电镀。
优选的,所述金属层是由下至上为Ti/Pt/Au且Ti厚度为40nm~60nm、或Pt/Ti/Pt/Au且底层Pt厚度为5nm~60nm、或AuGe/Ti/Pt/Au且AuGe厚度为30nm~100nm的叠层结构。
优选的,所述发射极接触层是n型InGaAs,厚度为70nm~100nm,掺杂浓度大于1×1018 cm-3
优选的,还包括一发射极盖层,所述发射极盖层是n型GaAs,形成于发射极接触层以及发射极层之间。
优选的,所述集电极层包括一高掺杂浓度的n型下集电极层以及一低掺杂浓度的n型上集电极层,所述集电极电极形成于下集电极层之上;步骤2)中,还包括腐蚀上集电极层以露出下集电极层的电极形成区域。
优选的,还包括腐蚀器件间的下集电极层以使各个器件之间相互隔离的步骤。
优选的,所述基极电极是Ti/Pt/Au金属层,与基极层形成欧姆接触。
优选的,所述集电极电极的制作是形成AuGe/Ni/Ag/Au金属层,并于350℃~400℃下退火30~90s以使集电极电极与所述集电极层形成欧姆接触。
优选的,所述介质层是SiO2或Si3N4
相较于现有技术,本发明将发射极电极、基极电极引出线以及集电极电极引出线于同一工序中同时制作,省却了单独的发射极电极制作这一工序,从而降低了制造成本,提高生产效率。
附图说明
图1是本发明的结构流程示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。此外,图中所示的元件及结构的个数、层的厚度及层间的厚度对比,均仅为示例,并不以此进行限制,实际可依照设计需求进行调整。
以下以GaAs/ InGaP型HBT的制程为例进行具体说明。参考图1,首先是提供半导体基片。半导体基片通过常规的MBE外延或MOCVD法形成由下至上依次层叠的衬底1、下集电极层2、上集电极层3、p型基极层4、n型发射极层5、发射极盖层6以及发射极接触层7。上集电极层3的掺杂浓度小于下集电极层2的掺杂浓度,发射极层5的能带隙大于基极层4的能带隙,发射极接触层7的能带隙小于发射极盖层6的能带隙。举例来说,衬底是GaAs、Si、SiC、GaN或蓝宝石;下集电极层2和上集电极层3是不同掺杂浓度的n型GaAs;基极层4是p型GaAs;发射极层5是n型InGaP,厚度为30nm~60nm;发射极盖层6是n型GaAs,厚度为100nm~150nm;发射极接触层7是 n型InGaAs,厚度为70nm~100nm,掺杂浓度大于1×1018 cm-3
其次,直接对半导体基片进行发射极台面腐蚀以留出发射极的电极形成区域并露出基极层的电极形成区域,于基极层的电极形成区域上制作基极电极。具体,以保护发射极形成区域的光刻胶图案作为掩膜,依次采用柠檬酸加H2O2腐蚀InGaAs、NH4OH 加H2O2 腐蚀GaAs层以及HCl加H3PO4腐蚀InGaP,从而形成发射极,并露出发射极之外的基极层4,其中,发射极接触层7上表面即为发射极电极形成区域。然后,以对基极电极形成区域开口的光刻胶图案作为掩膜,通过蒸发Ti/Pt/Au金属层,并通过金属剥离技术去除光刻胶以及光刻胶之上的金属层,从而在基极电极形成区域形成了基极电极8,基极电极8与基极层4之间形成欧姆接触。
基极电极8制作完成后,进行基极层以及上集电极层台面腐蚀以露出下集电极层的电极形成区域,于下集电极层的电极形成区域上制作集电极电极。具体,以保护含发射极的基极形成区域的光刻胶图案作为掩膜,通过柠檬酸和H2O2腐蚀基极层以及上集电极层从而形成基极,同时露出下集电极层的电极形成区域。以保护各HBT器件形成区域的光刻胶图案作为掩膜,腐蚀掉器件间的下集电极层2以使各个器件之间相互隔离。以对集电极电极形成区域开口的光刻胶图案作为掩膜,蒸发AuGe/Ni/Ag/Au金属层,并通过金属剥离技术去除光刻胶以及光刻胶之上的金属层,从而在集电极电极形成区域形成了集电极电极9,然后于350℃~400℃下退火30~90s以使集电极电极9与下集电极层2形成欧姆接触。
以保护发射极电极形成区域的光刻胶图案作为掩膜,沉积介质层10。介质层10可以是SiO2或Si3N4。腐蚀介质层10以对基极电极、集电极电极相应的区域开孔。此后,以对发射极电极形成区域、基极电极8以及集电极电极9开口的光刻胶图案作为掩膜,蒸发Pt/Ti/Pt/Au金属层,并通过金属剥离去除光刻胶及其之上的金属层,从而同时形成位于发射极接触层7之上的发射极电极11,介质层10开孔之中并与集电极电极9相接的集电极电极引出线12、位于介质层开孔之中并与基极电极8相接的基极电极引出线13,然后根据集成电路结构及功能的设计进行器件间的金属互联布线。其中,金属层底材Pt的厚度为5nm~60nm。在另一实施例中,金属层是Ti/Pt/Au且Ti厚度为40nm~60nm。在又一实施例中,金属层是AuGe/Ti/Pt/Au且AuGe厚度为30nm~100nm。上述三次金属蒸发,均可采用例如电子束蒸发、溅射或电镀的方法。
发射极接触层7是高掺杂的n型InGaAs,与金属之间的接触势垒低,发射极电极11与发射极接触层7之间可以直接形成欧姆接触。发射极电极11、集电极电极引出线12以及基极电极引出线13图形同时定义,并于同道工序中同时制作,可省去现有技术中发射极电极制作这一工序,从而达到节省生产成本的目的。
上述实施例仅用来进一步说明本发明的一种HBT制造方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (8)

1.一种HBT制造方法,包括提供或形成半导体基片,所述半导体基片包括由下至上依次层叠的衬底、n型集电极层、p型基极层、n型发射极层以及发射极接触层,其特征在于还包括以下步骤:
1) 对所述半导体基片进行发射极台面腐蚀以留出发射极的电极形成区域并露出基极层的电极形成区域,于基极层的电极形成区域上制作基极电极;所述基极电极是Ti/Pt/Au金属层,与基极层形成欧姆接触;
2)进行基极台面腐蚀以露出集电极层的电极形成区域,于集电极层的电极形成区域上制作集电极电极;所述集电极电极的制作是形成AuGe/Ni/Ag/Au金属层,并于350℃~400℃下退火30~90s以使集电极电极与所述集电极层形成欧姆接触;
3)于发射极的电极形成区域之外沉积介质层,腐蚀介质层以对基极电极、集电极电极相应的区域开孔;
4)同时制作集电极电极引出线、基极电极引出线以及发射极电极,其中发射极电极与发射极接触层形成欧姆接触;于介质层开孔区域以及发射极的电极形成区域之外覆盖光阻层,进行金属蒸发形成金属层,并通过金属剥离去除光阻层及其之上的金属层,从而形成位于介质层开孔之中并与集电极电极相接的集电极电极引出线、位于介质层开孔之中并与基极电极相接的基极电极引出线以及位于发射极接触层之上的发射极电极;所述金属层是由下至上为Ti/Pt/Au且Ti厚度为40nm~60nm、或Pt/Ti/Pt/Au且底层Pt厚度为5nm~60nm、或AuGe/Ti/Pt/Au且AuGe厚度为30nm~100nm的叠层结构;
5)进行电极互联布线。
2.根据权利要求1所述的制造方法,其特征在于:所述集电极层是n型GaAs,所述基极层是p型GaAs,所述发射极层是n型InGaP。
3.根据权利要求1所述的制造方法,其特征在于:所述金属蒸发包括电子束蒸发、溅射或电镀。
4.根据权利要求1所述的制造方法,其特征在于:所述发射极接触层是n型InGaAs,厚度为70nm~100nm,掺杂浓度大于1×1018 cm-3
5.根据权利要求1所述的制造方法,其特征在于:还包括一发射极盖层,所述发射极盖层是n型GaAs,形成于发射极接触层以及发射极层之间。
6.根据权利要求1所述的制造方法,其特征在于:所述集电极层包括一高掺杂浓度的n型下集电极层以及一低掺杂浓度的n型上集电极层,所述集电极电极形成于下集电极层之上;步骤2)中,还包括腐蚀上集电极层以露出下集电极层的电极形成区域。
7.根据权利要求6所述的制造方法,其特征在于:还包括腐蚀器件间的下集电极层以使各个器件之间相互隔离的步骤。
8.根据权利要求1所述的制造方法,其特征在于:所述介质层是SiO2或Si3N4
CN201610773723.4A 2016-08-31 2016-08-31 一种hbt制造方法 Active CN106298513B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610773723.4A CN106298513B (zh) 2016-08-31 2016-08-31 一种hbt制造方法
PCT/CN2016/102295 WO2018040245A1 (zh) 2016-08-31 2016-10-18 一种hbt制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610773723.4A CN106298513B (zh) 2016-08-31 2016-08-31 一种hbt制造方法

Publications (2)

Publication Number Publication Date
CN106298513A CN106298513A (zh) 2017-01-04
CN106298513B true CN106298513B (zh) 2019-09-20

Family

ID=57676124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610773723.4A Active CN106298513B (zh) 2016-08-31 2016-08-31 一种hbt制造方法

Country Status (2)

Country Link
CN (1) CN106298513B (zh)
WO (1) WO2018040245A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305833B (zh) * 2017-12-27 2021-03-16 厦门市三安集成电路有限公司 一种化合物半导体hbt器件的补偿式制作方法
DE102019006099B4 (de) * 2019-08-29 2022-03-17 Azur Space Solar Power Gmbh Stapelförmige Mehrfachsolarzelle mit einer ein Mehrschichtsystem umfassenden Metallisierung
CN111081543A (zh) * 2019-12-26 2020-04-28 深圳第三代半导体研究院 一种基于二维材料/氮化镓的双极型三极管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349131B2 (ja) * 2004-01-09 2009-10-21 ソニー株式会社 バイポーラトランジスタの製造方法及び半導体装置の製造方法
JP2006303244A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2007173624A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
CN101783363A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 有机双极型晶体管及其制备方法

Also Published As

Publication number Publication date
WO2018040245A1 (zh) 2018-03-08
CN106298513A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
JPH06232150A (ja) ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法
US20210050434A1 (en) Integrated Circuit and Bipolar Transistor
CN106298513B (zh) 一种hbt制造方法
CN104091835A (zh) 一种氮化镓异质结肖特基二极管及其制备方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
JP2937944B2 (ja) 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法
CN116230758A (zh) 异质结双极晶体管结构及其形成方法
CN114566550B (zh) 一种垂直氮化镓肖特基二极管及其制备方法
CN112002789B (zh) 一种大功率发光芯片及其制作方法
JP2007273538A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US8101973B2 (en) Transistor
TW506020B (en) Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production
CN209785942U (zh) 异质接面双极性晶体管
CN220510039U (zh) 异质结双极晶体管结构
US9099397B1 (en) Fabrication of self aligned base contacts for bipolar transistors
US11411080B2 (en) Heterojunction bipolar transistor and method for forming the same
CN213716906U (zh) 氮化镓半导体器件
JP2019067974A (ja) 半導体装置及び半導体装置の製造方法
US11177374B1 (en) Heterojunction bipolar transistor and method for forming the same
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
CN115832128B (zh) 一种led芯片的制备方法
CN210110785U (zh) 一种肖特基器件结构
CN116031162A (zh) 具有鳍结构的开关器件、逻辑或非门电路及其制备方法
CN116825739A (zh) 异质结双极型晶体管及异质结双极型晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231012

Address after: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000

Patentee after: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.