JP4349131B2 - バイポーラトランジスタの製造方法及び半導体装置の製造方法 - Google Patents

バイポーラトランジスタの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4349131B2
JP4349131B2 JP2004004186A JP2004004186A JP4349131B2 JP 4349131 B2 JP4349131 B2 JP 4349131B2 JP 2004004186 A JP2004004186 A JP 2004004186A JP 2004004186 A JP2004004186 A JP 2004004186A JP 4349131 B2 JP4349131 B2 JP 4349131B2
Authority
JP
Japan
Prior art keywords
base
base layer
electrode lead
oxide film
emitter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004004186A
Other languages
English (en)
Other versions
JP2005197580A (ja
Inventor
正昭 場色
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004004186A priority Critical patent/JP4349131B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to US10/584,994 priority patent/US20070126082A1/en
Priority to KR1020067013009A priority patent/KR20060107832A/ko
Priority to EP04807297A priority patent/EP1703565A4/en
Priority to PCT/JP2004/018939 priority patent/WO2005067056A1/ja
Priority to CNA2004800401251A priority patent/CN1902759A/zh
Priority to TW094100424A priority patent/TWI258805B/zh
Publication of JP2005197580A publication Critical patent/JP2005197580A/ja
Application granted granted Critical
Publication of JP4349131B2 publication Critical patent/JP4349131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、バイポーラトランジスタの製造方法及び半導体装置の製造方法に関する。
従来、バイポーラトランジスタの一つとして、エピタキシャルベース層を有する縦型ＮＰＮ構造のバイポーラトランジスタがあり、その中で、ベース層にシリコン−ゲルマニウム混晶層を用いて構成したヘテロ接合バイポーラトランジスタ（以下「ＳｉＧｅＨＢＴ」とする）は、通信装置の周波数変換器等に使用するために高速動作が要求されるデバイスとして広く用いられている（例えば、特許文献１を参照）。
図９にエピタキシャルベース層を有する一般的なＳｉＧｅＨＢＴの構造を示しており、１００はＰ型の半導体基板、１１０は前記半導体基板１００内に形成されたＮ型埋め込み領域、１２０は前記半導体基板１００の表面に形成したＮ型エピタキシャル層、１３０は前記Ｎ型エピタキシャル層１２０中に形成したＮ型ＳＩＣ（Selection Implantation Collector）からなるコレクタ領域、１４０は同じく前記Ｎ型エピタキシャル層１２０中に形成したＮ型のコレクタ引出し領域である。また、１５０はＧｅを含むＰ型エピタキシャル層（ＳｉＧｅ層）からなるベース領域であり、１６０はＰ型エピタキシャルベース層、１７０は多結晶化したＳｉＧｅ層からなるベース電極引出部（Ｐ型）である。また、１８０は多結晶Ｓｉから不純物拡散させて形成したエミッタ領域（Ｎ型）、１９０は多結晶Ｓｉからなるエミッタ電極引出部である。なお、２００は絶縁膜、２１０は素子分離層、３００は金属シリサイド層である。
ここで、上記構成のＳｉＧｅＨＢＴにおいて、エミッタ電極形成工程に着目すると、従来では、図１０（ａ）に示すように、前記ベース領域１５０上に酸化膜からなる絶縁膜２００を減圧ＣＶＤ法で形成し、レジストマスク２２０を用いたドライエッチングにより前記絶縁膜２００を開口して、先ずエミッタのコンタクト領域を形成していた。
次いで、図１０（ｂ）に示すように、前記エミッタ電極引出部１９０となる多結晶シリコン１９１を減圧ＣＶＤ法で形成する。その後、やはり減圧ＣＶＤ法で汚染防止用の酸化膜を形成し、次いで、前記多結晶シリコン１９１中にＡｓ（ヒ素）をイオン注入し、次いで、前記酸化膜をフッ酸などで除去し、レジストマスク２３０を用いたドライエッチングにより、図１０（ｃ）に示すように、前記多結晶シリコン１９１と絶縁膜２００とをエンッチングしてエミッタ電極引出部１９０を形成していた。
以上説明したように、従来工程でエミッタ電極引出部１９０を形成するためには、エミッタのコンタクト領域を形成するときと、エミッタ電極引出部１９０を形作るときとで２回のエッチング作業が必要であり、当然ながらエッチングの度にレジストマスク２２０（２３０）がそれぞれ別途必要になっていた。
特開２００３−２５７９８７号公報
図１１にエミッタ電極引出部１９０の拡大図を示しており、図中ｄで示した寸法は、エミッタ電極引出部１９０を構成する一部位の幅を示している。この寸法ｄは、エミッタのコンタクト領域を形成する際に行った絶縁膜２００のエッチング時に用いるレジストマスク２２０（図１０（ａ）を参照）と、エミッタ電極引出部１９０を形成する際の多結晶シリコン１９１及び絶縁膜２００のエッチング時に用いるレジストマスク２３０（図１０（ｃ）を参照）との線幅差で決まる。
図１２に、この寸法ｄとＳｉＧｅＨＢＴのＧｕｍｍｅｌ−ｐｌｏｔ、すなわち、ベース電流（Ｉｂ）とコレクタ電流（Ｉｃ）それぞれのエミッタ−ベース間電圧（ＶＢＥ）依存）の関係を実測値で表したグラフを示す。
ＨＢＴにおける電流利得（ｈＦＥ）は、Ｉｃ／Ｉｂで決まるが、図１２から分かるように、ｄが小さくなるとベース電流Ｉｂが増加している。これは、ホールと電子との再結合が促進されることによると考えられるが、このようにｄが小さくなると、Ｉｃ／Ｉｂで決まるｈＦＥは低下することが分かった。
したがって、従来のように２回のエッチングにより２枚のレジストマスク２２０，２３０を用いた場合、合わせずれによる誤差、一方若しくは両方のマスクにおける線幅のばらつきにより、寸法ｄが変動しやすくなり、半導体基板間、あるいは半導体基板面内において、ｈＦＥのばらつきを招くおそれがあることが分かった。
他方、前述したように、ＳｉＧｅＨＢＴは高速動作が要求されるデバイスに用いられるため、高周波特性の改善要求が強い。
バイポーラトランジスタの周波数特性を向上させるために、一つの試みとしてベース走行時間を短縮することが考えられるが、そのためにはベース幅を薄くする必要がある。しかし、図９で示した構造においてエピタキシャルベース層１６０を薄膜化すると、エミッタ直下及びベース電極引出部１７０も薄膜化してしまうことになり、薄膜化によってベース抵抗が増加し、これにより最大動作周波数の低下、ノイズ特性の低下、消費電力増加といった問題が生じてしまう。
本発明は、上記課題を解決することのできるバイポーラトランジスタの製造方法及び半導体装置の製造方法を提供することを目的としている。
本発明では、半導体基板上に形成した酸化膜とこの酸化膜を開口して表面を露出させたコレクタ領域とにベース層をエピタキシャル法により成長させて、前記酸化膜の上に多結晶からなるベース層と前記コレクタ領域の上に単結晶からなるベース層とを同時に形成し、次いで、前記ベース層の上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口の前記多結晶からなるベース層の上に多結晶シリコンを積み増ししてベース電極引出部を、前記エミッタ電極引出用開口の前記単結晶からなるベース層の上に多結晶シリコンからなるエミッタ電極引出部を、それぞれ形成するバイポーラトランジスタの製造方法とした。
また、本発明では、前記ベース電極引出部とエミッタ電極引出部とを、多結晶シリコンからなる同一の導電膜により同時に形成するバイポーラトランジスタの製造方法とした。
また、本発明では、半導体基板上に形成した酸化膜とこの酸化膜を開口して表面を露出させたコレクタ領域とにベース層をエピタキシャル法により成長させて、前記酸化膜の上に多結晶からなるベース層と、前記コレクタ領域の上に単結晶からなるベース層とを同時に形成し、前記多結晶からなるベース層をベース電極引出部としたバイポーラトランジスタを有する半導体装置の製造方法であって、前記バイポーラトランジスタに、前記ベース層を形成した後、このベース層の上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口内に多結晶のベース層上に積み増しするように多結晶シリコンからなるベース電極引出部を、前記エミッタ電極引出用開口内に前記単結晶のベース層上に多結晶シリコンからなるエミッタ電極引出部を、それぞれ形成する半導体装置の製造方法とした。
本発明では、半導体基板上に形成した酸化膜とこの酸化膜を開口して表面を露出させたコレクタ領域とにベース層をエピタキシャル法により成長させて、前記酸化膜の上に多結晶からなるベース層と前記コレクタ領域の上に単結晶からなるベース層とを同時に形成し、次いで、前記ベース層の上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口の前記多結晶からなるベース層の上に多結晶シリコンを積み増ししてベース電極引出部を、前記エミッタ電極引出用開口の前記単結晶からなるベース層の上に多結晶シリコンからなるエミッタ電極引出部を、それぞれ形成することとしたために、バイポーラトランジスタの製造工程において、ベース電極引出領域とエミッタ領域とを絶縁膜上に開口する場合、共通の一つのマスクでエッチングすればよく、その結果エミッタ電極の線幅のばらつきを最小限に抑えることが可能となり、電流利得のばらつきがない高品質のバイポーラトランジスタを製造方法することができる。そして、かかるバイポーラトランジスタの製造方法を、例えばＳｉＧｅＢｉＣＭＯＳなどの半導体装置の製造方法に含まれるバイポーラトランジスタの製造方法に適用することで、高速動作が要求されるデバイスの性能向上を図ることが可能となる。
また、前記ベース電極引出部とエミッタ電極引出部とを、多結晶シリコンからなる同一の導電膜により同時に形成するようにしたために、ベース電極引出部が増厚されてベース抵抗が低減された高品質のバイポーラトランジスタの製造方法を提供することができる。
本発明に係るバイポーラトランジスタの製造方法は、半導体基板上にベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成することとしたものである。
すなわち、ベース層をエピタキシャル成長させて形成した後、このエピタキシャルベース層上に絶縁膜となる酸化膜を積層し、次いで酸化膜をドライエッチングにより開口してエミッタ電極引出用開口を形成する際のマスクを用いて、ベース電極引出用開口についても同時に開口するものである。
このように、エミッタ電極引出用開口とベース電極引出用開口とを一つのマスクを用いて同時に形成するようにしているので、従来のように、先ずエミッタ領域をエッチングにより開口してエミッタ電極引出用開口を形成し、その後エミッタ電極を形成するときに前記絶縁膜と導電膜とをエッチングにより開口してベース電極引出用開口を形成する場合のように２つのマスクは不要となる。
２つのマスクを用いると、マスク合わせのばらつきや各マスクの線幅のばらつきが懸念される。これらのばらつきはエミッタ電極の一部を構成する部位の幅（図１０を参照）のばらつきの原因となり、結果的には電流利得（ｈＦＥ）のばらつきに影響していたが、本実施の形態では１つのマスクで済むので、マスクによるばらつきを最低限に抑えられ、ひいては電流利得のばらつきも抑制することができる。
また、前記ベース電極引出用開口とエミッタ電極引出用開口とを同時開口後は、前記ベース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に形成することが望ましい。
すなわち、レジストパターンを用いたドライエッチングにより２つの開口を形成した後、例えば多結晶シリコンからなる導電膜を積層する。そして、ＣＭＰ（化学的機械的研磨）を用いてエミッタ領域とベース電極引出領域が分離される高さまで研磨することで、前記エミッタ領域にエミッタ電極を、また、前記ベース電極引出領域には前記多結晶シリコンが積み増しされて膜厚化されたベース電極引出部を同時に形成するのである。
このように、ベース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に形成することにより、ベース電極引出用開口内に形成されるベース電極引出部が増厚されてベース抵抗が低減されるので、より高品質のバイポーラトランジスタを提供することができる。
このように、本実施の形態によれば、エミッタ電極引出用開口とベース電極引出用開口とを一つのマスクを用いて同時に形成するようにしているので、前述したようにエミッタ電極の一部を構成する部位の幅（図１０を参照）のばらつきを可及的に抑制できるとともに、その後、前記ベース電極引出部とエミッタ電極引出部とを、同じ多結晶シリコンにより同時形成するようにしたことで、この多結晶シリコンが積み増しされて膜厚化されたベース電極引出部を形成することができ、ベース層の低抵抗化も同時に実現することができる。したがって、特別な工程を増やすことなく、かつコストを増大させることなく高品質のバイポーラトランジスタを提供することが可能となる。
また、前記導電膜として用いた多結晶シリコン膜により形成されたベース電極引出部の増厚部分には、Ａｓなどの不純物を注入することが好ましく、より一層のベース抵抗低減が可能となる。
上記製法により得たバイポーラトランジスタは、ＳｉＧｅヘテロ接合バイポーラトランジスタ（以下「ＳｉＧｅＨＢＴ」とする）やＭＯＳトランジスタなどを受動素子とともに同一半導体基板上に設けたＳｉＧｅＢｉＣＭＯＳなどに好適に採用することができ、高速動作が要求されるデバイスの性能向上を図ることが可能となる。
以下、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ及び本発明を適用したＳｉＧｅＨＢＴを同一基板上に形成するプロセスを通して、本発明の実施形態を、図面を参照しながら具体的に説明する。なお、ここでは上記プロセスを第１〜第６の工程に分け、各工程完了時におけるＳｉＧｅＨＢＴの状態を図示している。なお、ＭＯＳトランジスタの製造工程については周知の製造方法と同じなのでここでの説明は省略する。
（第１工程 図１）
第１工程では、Ｐ型（１００）シリコン基板１の表面を、フッ酸などの薬液によって酸化膜除去（犠牲酸化）した後に熱酸化を行い、２５０ｎｍ程度の酸化膜を形成する。次に、レジストパターンを用いたドライエッチングにより、ＳｉＧｅＨＢＴ形成領域の酸化膜を開口する。次に１２００℃程度でＳｂ2Ｏ3を用いたＳｂの気相拡散により、Ｎ+埋め込み層１０を形成する。その後、フッ酸などの薬液により基板表面の酸化膜を除去した後、エピタキシャル法で１．０Ω・ｃｍ、０．４μｍのＮ型エピタキシャル層（以下「Ｎ−エピ」ともいう）１１を形成する。次に、このＮ型エピタキシャル層１１の表面に、一般的に用いられているＬＯＣＯＳ技術により３００〜５００ｎｍ程度のフィールド酸化膜１２を形成する。
次にＬＯＣＯＳ形成時に発生したダメージ層を除去するために、熱酸化（ＰＲＥ．ＯＸ）により１０ｎｍ程度の膜厚で酸化膜を形成し、その後、レジストパターンを用いたイオン注入を、（Ｐ+：１MeV、５×１０12／ｃｍ2→Ｐ+：５００KeV、５×１０12／ｃｍ2→Ａｓ+：４４０KeV、３．８×１０12／ｃｍ2→Ａｓ+：２７０KeV、３．８×１０12／ｃｍ2→Ｂ+：２０KeV、２．７×１０12／ｃｍ2）程度の順で行い、図示しないＰＭＯＳ領域にはＮ型Ｗｅｌｌ領域を、また、ＳｉＧｅＨＢＴ領域にはコレクタ取り出し層１３を形成する。
さらに、レジストパターンを用いたイオン（Ｂ+：６００KeV、３×１０12／ｃｍ2→Ｂ+：１９０KeV、６×１０12／ｃｍ2→Ｂ+：７０KeV、５×１０12／ｃｍ2→Ｂ+：２０KeV、２×１０12／ｃｍ2）程度の順で行い、ＮＭＯＳ形成領域にＰ型Ｗｅｌｌ領域を、バイポーラ部分にはＰ型素子分離層１４を形成する。なお、ＭＯＳ領域のＡｃｔｉｖｅ上表面には、閾値電圧調整用のイオン注入が必要に応じて行われ、複数の閾値電圧を有するＭＯＳが形成されるが、ここではその工程を省略している。
次に、フッ酸などの薬液により前記酸化膜（ＰＲＥ．ＯＸ）の除去を行った後、熱酸化を行い５〜８ｎｍの酸化膜(ゲート酸化膜)１５を形成し、次に、減圧ＣＶＤ法などでＰ−ＤＡＳ（P−Doped Amorphous Silicon）などの低抵抗半導体膜を１００ｎｍ程度形成し、次に常圧ＣＶＤ法などでタングステンシリサイドを１００ｎｍ程度形成した後、レジストパターンを用いたＲＩＥ（反応性イオンエッチング）などのドライエッチングにより、前記タングステンシリサイド及び前記Ｐ−ＤＡＳを除去してゲート電極部を形成し、その後、８００℃で１０分程度の熱処理を行う。
次に、レジストパターンを用いたイオン注入を（ＢＦ2+：６００KeV、２×１０13／ｃｍ2→Ａｓ+：１５０KeV、２×１０13／ｃｍ2）程度の順で行い、ＰＭＯＳ領域のソース／ドレイン領域に耐圧向上のためにＰ型層及びＮ型層を形成する。
次に、レジストパターンを用いたイオン注入を（Ａｓ+：４０KeV、２×１０14／ｃｍ2→Ｂ+：３０KeV、７×１０12／ｃｍ2）程度の順で行い、ＮＭＯＳ領域のソース／ドレイン領域に耐圧向上のためにＮ型層及びＰ型層を形成する。
次に、減圧ＣＶＤ法などで酸化膜を３０ｎｍ程度形成する。その後、８５０℃で３０分程度の酸素雰囲気中で熱処理を行い、不純物の活性化を行う。
次に、減圧ＤＶＤ法などでＰ−ＤＡＳを１３０ｎｍ程度形成し、全面エッチバックを行い、ゲート電極側壁にＬＤＤ（Lightly Doped Drain）サイドウォールを形成する。
次に、レジストパターンを用いたイオン注入を（ＢＦ2+：５０KeV、１×１０15／ｃｍ2）程度で行い、ＰＭＯＳ領域にソース／ドレインを形成する。
次にレジストパターンを用いたイオン注入を（Ａｓ+：５０KeV、５×１０15／ｃｍ2）程度で行い、ＮＭＯＳ領域にソース／ドレインを形成する。
次に、全面エッチバック処理を行い、前記ＬＤＤサイドウォールを除去する。この第１工程終了後における状態を図１に示す。
（第２工程 図２）
第２工程では、まず、減圧ＣＶＤ法などで酸化膜を１００ｎｍ程度形成後、８５０℃の窒素雰囲気中で３０分程度熱処理を行う。
次に、レジストパターンを用いてＳｉＧｅＨＢＴのＡｃｔｉｖｅ領域にＰ+を３００KeV、２×１０12／ｃｍ2程度でイオン注入してＳＩＣ層１７を形成する。
次に、同レジストパターンを用いて、酸化膜を下層のＮ−エピ１１表面に到達しないようにドライエッチングするとともにフッ酸などの薬液でのウェットエッチングでＮ−エピ１１表面にダメージが入らないように酸化膜１５を開口し、Ｎ−エピ１１を露出させた後、エピタキシャル法によりＢ（Boron）とＧｅを含むＰ型エピタキシャルベース層（ＳｉＧｅ層）を１００〜１５０ｎｍで形成する。この時、Ｎ−エピ１１の露出表面には単結晶ＳｉＧｅ層が、その他のＳｉＯ2表面には多結晶ＳｉＧｅ層が形成される。
次にレジストパターンを用いたドライエッチングにより、ＳｉＧｅＨＢＴのベース層１８を形成する。この第２工程終了後における状態を図２に示す。
（第３工程 図３）
第３工程では、まず、ＴＥＯＳ（Tetla-Ethyl-Ortho-Silicate）を原料としたＨＤＰ−ＣＶＤ法（高密度プラズマ化学気相成長法）などで酸化膜２を４００〜１０００ｎｍ程度形成する。この第３工程終了後における状態を図３に示す。
（第４工程 図４）
次に、レジストパターン３をマスクとして用いたドライエッチングにより、ＳｉＧｅＨＢＴのエミッタ電極引出用開口４と、ベース電極引出用開口５とを、前記酸化膜２に同時に並べて形成する。この第４工程終了後における状態を図４に示す。
（第５工程 図５）
次に、減圧ＣＶＤ法などで４００〜６００ｎｍ程度の多結晶シリコン６を形成する。この第５工程終了後における状態を図５に示す。
（第６工程 図６）
次に、ＣＭＰ（化学的機械的研磨）法を用いてエミッタ電極引出部４０とベース電極引出部５０とが分離して絶縁されるまで研磨する。例えば、前記ベース層１８上の酸化膜２が１５０〜３００ｎｍになる程度に研磨するとともに、基板表面を研磨して平坦化する。なお、このとき、エミッタ電極引出部４０とベース電極引出部５０とを絶縁性を高めるために、前記研磨後、多結晶シリコン６にドライエッチングによるエッチバックを行い、酸化膜２の膜厚に対して多結晶シリコン６を掘り下げてもよい。この第６工程終了後における状態を図６に示す。
（第７工程 図７）
次に、減圧ＣＶＤ法で汚染防止用の酸化膜を３０ｎｍ程度形成した後、レジストパターンを用いてエミッタ電極引出部４０となる多結晶シリコン６中に３０〜４０kev、１×１０15〜１×１０16／ｃｍ2程度でＡｓ+をイオン注入する。次に、レジストパターンを用いて２５〜４０kev、１×１０14〜５×１０15／ｃｍ2程度でＢＦ2+をベース電極引出部５０にイオン注入し、このベース電極引出部５０を形成する多結晶シリコン６を低抵抗化する。
次に、フッ酸などの薬液で前記汚染防止用の酸化膜を除去した後、新たに酸化膜を１００ｎｍ程度形成し、８００℃の窒素雰囲気中で１０分程度熱処理を行い、１０００℃の窒素雰囲気中で１０秒程度ＲＴＡ（Rapid Thermal Annel）を行うことで、エミッタ電極引出部４０から多結晶シリコン６中のＡｓを均一に熱拡散させ、ベース層１８中にエミッタ領域４１を形成する。次に、フッ酸などの薬液で熱処理前に形成した酸化膜１００ｎｍを除去する。
次に、ＣｏやＴｉなどの金属膜を１５ｎｍ程度、また、金属膜酸化防止膜としてのＴｉＮを３０ｎｍ程度、順にスパッタ法により成膜する。
次に、ＲＴＰ（Rapid Thermal Process）により、例えば、５００℃の窒素雰囲気中で３０秒程度の熱処理を行い、金属シリサイド７を形成する。
次に、例えばアンモニア過水などの薬液を用いて酸化膜上の未反応金属膜を除去する。
次に、ＲＴＰを用いて、例えば、７００℃の窒素雰囲気中で３０秒程度の熱処理を行い、前記金属シリサイド７を低抵抗化する。この第７工程終了後における状態を図７に示す。
（第８工程 図８）
その後の配線工程は、従来技術と同じ平坦化技術が適応されるものであるが、以下簡単に説明する。
ＴＥＯＳ(Tetla-Ethyl-Ortho-Silicate)を原料としたＨＤＰ−ＣＶＤ法(高密度プラズマ化学気相成長法)などで層間膜となる酸化膜３０を６００〜１０００ｎｍ程度形成し、その後ＣＭＰ(化学的機械的研磨)を用いて基板表面を平坦化する。次にメタルコンタクトを開け、金属シリサイド７がないコンタクト部分（ＭＯＳ部のソース／ドレイン領域）に関してはコンタクトイオン注入および活性化の熱処理を行い、その後、メタル電極４２、多層配線４３、さらにオーバーコートを形成して、寄生抵抗の低減化が図られたＳｉＧｅＨＢＴを有する半導体装置が形成される。この第８工程終了後における完成状態を図８に示す。なお、図中、前記多層配線４３は１層のみ図示している。
以上説明してきたように、前述の第４工程〜第６工程において、エミッタ電極引出用開口４とベース電極引出用開口５とを、一つのレジストパターン３をマスクとして用いて同時に形成し、その後、ベース電極引出部５０とエミッタ電極引出部４０とを、同じ多結晶シリコン６により同時形成するようにしているので、電流利得（ｈＦＥ）のばらつきを可及的に抑制できるとともに、多結晶シリコン６によって積み増しされて膜厚化されたベース電極引出部５０によってＰ型エピタキシャルベース層１８の低抵抗化も同時に実現することができる。
本実施の形態に係る半導体装置の製造工程（第１工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第２工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第３工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第４工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第５工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第６工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第７工程）を示す説明図である。 本実施の形態に係る半導体装置の製造工程（第８工程）を示す説明図である。 一般的な従来のＳｉＧｅＨＢＴを示す説明図である。 一般的な従来のＳｉＧｅＨＢＴにおけるエミッタ電極形成工程を示す説明図である。 一般的な従来のＳｉＧｅＨＢＴのエミッタ電極引出部を拡大して示した説明図である。 ベース電流（Ｉｂ）とコレクタ電流（Ｉｃ）それぞれのエミッタ−ベース間電圧（ＶＢＥ）依存）の関係を表したグラフである。
符号の説明
１ シリコン基板（半導体基板）
２ 酸化膜
３ レジストパターン（マスク）
４ エミッタ電極引出用開口
５ ベース電極引出用開口
１８ ベース層
４０ エミッタ電極引出部
５０ ベース電極引出部

Claims (3)

  1. 半導体基板上に形成した酸化膜とこの酸化膜を開口して表面を露出させたコレクタ領域とにベース層をエピタキシャル法により成長させて、前記酸化膜の上に多結晶からなるベース層と前記コレクタ領域の上に単結晶からなるベース層とを同時に形成し、
    次いで、前記ベース層の上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、
    次いで、前記ベース電極引出用開口の前記多結晶からなるベース層の上に多結晶シリコンを積み増ししてベース電極引出部を、前記エミッタ電極引出用開口の前記単結晶からなるベース層の上に多結晶シリコンからなるエミッタ電極引出部を、それぞれ形成するバイポーラトランジスタの製造方法。
  2. 前記ベース電極引出部とエミッタ電極引出部とを、多結晶シリコンからなる同一の導電膜により同時に形成することを特徴とする請求項１記載のバイポーラトランジスタの製造方法。
  3. 半導体基板上に形成した酸化膜とこの酸化膜を開口して表面を露出させたコレクタ領域とにベース層をエピタキシャル法により成長させて、前記酸化膜の上に多結晶からなるベース層と、前記コレクタ領域の上に単結晶からなるベース層とを同時に形成し、前記多結晶からなるベース層をベース電極引出部としたバイポーラトランジスタを有する半導体装置の製造方法であって、前記バイポーラトランジスタに、前記ベース層を形成した後、このベース層の上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口内に多結晶のベース層上に積み増しするように多結晶シリコンからなるベース電極引出部を、前記エミッタ電極引出用開口内に前記単結晶のベース層上に多結晶シリコンからなるエミッタ電極引出部を、それぞれ形成する半導体装置の製造方法。
JP2004004186A 2004-01-09 2004-01-09 バイポーラトランジスタの製造方法及び半導体装置の製造方法 Expired - Fee Related JP4349131B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004004186A JP4349131B2 (ja) 2004-01-09 2004-01-09 バイポーラトランジスタの製造方法及び半導体装置の製造方法
KR1020067013009A KR20060107832A (ko) 2004-01-09 2004-12-17 바이폴러 트랜지스터 및 이 바이폴러 트랜지스터를 가지는반도체장치와 이것들의 제조방법
EP04807297A EP1703565A4 (en) 2004-01-09 2004-12-17 BIPOLAR TRANSISTOR, THE SEMICONDUCTOR COMPONENT COMPRISING THE BIPOLAR TRANSISTOR AND MANUFACTURING METHOD THEREFOR
PCT/JP2004/018939 WO2005067056A1 (ja) 2004-01-09 2004-12-17 バイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体装置、並びにこれらの製造方法
US10/584,994 US20070126082A1 (en) 2004-01-09 2004-12-17 Bipolar transistor, semiconductor apparatus having the bipolar transistor, and methods for manufacturing them
CNA2004800401251A CN1902759A (zh) 2004-01-09 2004-12-17 双极晶体管、具有该双极晶体管的半导体装置、及其制造方法
TW094100424A TWI258805B (en) 2004-01-09 2005-01-07 Bipolar transistor, semiconductor device comprising the bipolar transistor and process for fabricating them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004186A JP4349131B2 (ja) 2004-01-09 2004-01-09 バイポーラトランジスタの製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005197580A JP2005197580A (ja) 2005-07-21
JP4349131B2 true JP4349131B2 (ja) 2009-10-21

Family

ID=34747108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004004186A Expired - Fee Related JP4349131B2 (ja) 2004-01-09 2004-01-09 バイポーラトランジスタの製造方法及び半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20070126082A1 (ja)
EP (1) EP1703565A4 (ja)
JP (1) JP4349131B2 (ja)
KR (1) KR20060107832A (ja)
CN (1) CN1902759A (ja)
TW (1) TWI258805B (ja)
WO (1) WO2005067056A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9540279B2 (en) 2013-05-24 2017-01-10 Corning Incorporated Method of producing glass-ceramic

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832716B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 바이폴라 트랜지스터 및 그 제조방법
KR100934797B1 (ko) * 2007-12-27 2009-12-31 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법
JP6542610B2 (ja) * 2015-08-20 2019-07-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106298513B (zh) * 2016-08-31 2019-09-20 厦门市三安光电科技有限公司 一种hbt制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132357A (en) * 1981-02-10 1982-08-16 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JP3024143B2 (ja) * 1989-06-19 2000-03-21 ソニー株式会社 半導体装置の製法
JP2940984B2 (ja) * 1990-03-13 1999-08-25 沖電気工業株式会社 ＢｉＣＭＯＳ型半導体集積回路の製造方法
JP3329332B2 (ja) * 1990-08-31 2002-09-30 ソニー株式会社 半導体装置の製法
JPH0567623A (ja) * 1991-09-06 1993-03-19 Nec Corp 半導体装置の製造方法
JPH05226347A (ja) * 1991-11-12 1993-09-03 Nec Corp 半導体装置
JPH06132295A (ja) * 1992-10-22 1994-05-13 Toshiba Corp バイポーラトランジスタおよびその製造方法
JPH06275632A (ja) * 1993-03-19 1994-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2970425B2 (ja) * 1994-09-26 1999-11-02 日本電気株式会社 バイポーラトランジスタの製造方法
US5834800A (en) * 1995-04-10 1998-11-10 Lucent Technologies Inc. Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
JPH10135238A (ja) * 1996-11-05 1998-05-22 Sony Corp 半導体装置およびその製造方法
JP3104660B2 (ja) * 1997-11-21 2000-10-30 日本電気株式会社 半導体装置およびその製造方法
US6885081B2 (en) * 2000-11-13 2005-04-26 Sharp Kabushiki Kaisha Semiconductor capacitor device having reduced voltage dependence
JP2002368120A (ja) * 2001-06-12 2002-12-20 Sony Corp 半導体装置及びその製造方法
US6689688B2 (en) * 2002-06-25 2004-02-10 Advanced Micro Devices, Inc. Method and device using silicide contacts for semiconductor processing
US6890826B2 (en) * 2002-08-23 2005-05-10 Texas Instruments Incorporated Method of making bipolar transistor with integrated base contact and field plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9540279B2 (en) 2013-05-24 2017-01-10 Corning Incorporated Method of producing glass-ceramic

Also Published As

Publication number Publication date
US20070126082A1 (en) 2007-06-07
CN1902759A (zh) 2007-01-24
TW200535930A (en) 2005-11-01
TWI258805B (en) 2006-07-21
EP1703565A1 (en) 2006-09-20
WO2005067056A1 (ja) 2005-07-21
EP1703565A4 (en) 2008-06-25
KR20060107832A (ko) 2006-10-16
JP2005197580A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4262433B2 (ja) 半導体装置の製造方法
US6846710B2 (en) Method for manufacturing self-aligned BiCMOS
JP2009141375A (ja) 半導体プロセスおよび集積回路
JP2005244224A (ja) 薄い埋め込み酸化膜（ｂｏｘ）上に反転コレクタを備える、低基板バイアス動作用極薄ｓｏｉバイポーラ・トランジスタおよびその方法
US9634103B2 (en) CMOS in situ doped flow with independently tunable spacer thickness
KR100554465B1 (ko) ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법
US6777302B1 (en) Nitride pedestal for raised extrinsic base HBT process
JP3890202B2 (ja) 半導体装置の製造方法
US7358132B2 (en) Self-aligned bipolar semiconductor device and fabrication method thereof
WO2001075968A2 (en) Method of manufacturing a heterojunction bicmos integrated circuit
JPH04221835A (ja) バイポーラ・トランジスタとその製法
JP3321553B2 (ja) Ｂｉ−ＣＭＯＳ集積回路装置の製造方法
JP4349131B2 (ja) バイポーラトランジスタの製造方法及び半導体装置の製造方法
US6856000B2 (en) Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies
JP4444786B2 (ja) ＢｉＣＭＯＳ製造方法
JP3732814B2 (ja) 半導体装置
US20220367650A1 (en) Semiconductor device and method of making a semiconductor device
JP2006128334A (ja) バイポーラトランジスタの製造方法及びバイポーラトランジスタを有する半導体装置の製造方法
JP4458895B2 (ja) バイポーラトランジスタ
JPH11307771A (ja) 半導体装置及びその製造方法
JP3938569B2 (ja) 半導体集積回路装置の製造方法
JP2006216922A (ja) 横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法
JP2005166831A (ja) バイポーラトランジスタの製造方法
JP2003257987A (ja) 半導体装置およびその製造方法
JP2004031505A (ja) バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees