JP3938569B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP3938569B2
JP3938569B2 JP2003425154A JP2003425154A JP3938569B2 JP 3938569 B2 JP3938569 B2 JP 3938569B2 JP 2003425154 A JP2003425154 A JP 2003425154A JP 2003425154 A JP2003425154 A JP 2003425154A JP 3938569 B2 JP3938569 B2 JP 3938569B2
Authority
JP
Japan
Prior art keywords
region
type
layer
forming
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003425154A
Other languages
English (en)
Other versions
JP2005183812A (ja
Inventor
恒一郎 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003425154A priority Critical patent/JP3938569B2/ja
Publication of JP2005183812A publication Critical patent/JP2005183812A/ja
Application granted granted Critical
Publication of JP3938569B2 publication Critical patent/JP3938569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体集積回路装置の製造方法に係り、特に接合型電界効果トランジスタとその製造方法に関するものである。
接合型電界効果トランジスタはバイポーラプロセスを使ってマスク枚数を大幅に増やさずに比較的容易に形成できるため、高耐圧のスイッチング素子などとして用いられている。
図８（ａ），（ｂ）は接合型電界効果トランジスタとバイポーラトランジスタを同一基板上に集積する半導体集積回路装置の従来の構成を説明するための構成図であり、図８（ｂ）は平面図、図８（ａ）は図８（ｂ）のＡ−Ａ’線断面図である。
図８において、Ｐ型シリコン基板１上にＮ型エピタキシャル層４が形成され、前記エピタキシャル層中にＰ型拡散層１１ａおよびＮ型拡散層１７ａ、１７ｂが形成されている。素子を分離するために素子分離ＬＯＣＯＳ膜５とＰ型埋め込み層３が設けられている。Ｎ型拡散層１７ａはドレイン、Ｐ型拡散層１１ａはトップゲート、Ｐ型シリコン基板１はバックゲート、Ｎ型拡散層１７ｂはソースとして作用する接合型電界効果トランジスタ５１を構成している。
また、Ｐ型シリコン基板１中にＮ型埋め込み層２が形成され、Ｎ型埋め込み層上のＮ型エピタキシャル層中にＰ型拡散層１１ｂが形成され、Ｐ型拡散層中にＮ型拡散層１７ｃが形成されている。Ｎ型拡散層１７ｃはエミッタ、Ｐ型拡散層１１ｂはベース、Ｎ型埋め込み層２上のＮ型エピタキシャル層はコレクタとして作用しバイポーラＮＰＮトランジスタ５２が構成され、接合型電界効果トランジスタと同一基板上に集積されている。
しかしながら、接合型電界効果トランジスタの前記従来の技術では、チャネル抵抗を下げるためにチャネル層を構成するＮ型エピタキシャル層の比抵抗が低く設定されているため、ゲートとソース間の接合容量が大きいという問題があった。
また、接合型電界効果トランジスタとＮＰＮトランジスタを同一基板上に集積する前記従来の技術では、接合型電界効果トランジスタのチャネル層に相当するＮ型エピタキシャル層は、ＮＰＮトランジスタの高速性を決める点から膜厚が薄く比抵抗は高く設定されるため、接合型電界効果トランジスタのチャネル抵抗が高くなるという問題があった。このチャネル抵抗を下げるために、Ｎ型エピタキシャル層の代わりに濃度が濃いＮウエル層でチャネル層を形成した場合には、前記課題と同様にゲートとソース間の接合容量が大きいという問題があった。
前記課題を解決するために本発明の半導体集積回路装置の製造方法は、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記半導体層に第１の素子領域と第２の素子領域を設けるために素子分離酸化膜を形成する工程と、前記半導体基板から離れて前記第１の素子領域の表面部分に第１導電型の第１の領域を形成する工程と、前記第２の素子領域の表面部分に第１導電型の第２の領域を形成する工程と、前記第１の領域の真下に選択的に前記半導体層よりも高不純物濃度の第２導電型の第３の領域を形成すると同時に、前記第２の領域の真下に選択的に前記半導体層よりも高不純物濃度の第２導電型の第４の領域を形成する工程と、前記第１の素子領域内に前記半導体層よりも高不純物濃度の第２導電型の第５の領域を形成する工程と、前記第１の素子領域内に前記半導体層よりも高不純物濃度の第２導電型の第６の領域を形成する工程と、前記第２の領域内に第２導電型の第７の領域を形成する工程とを備えている。
前記構成の半導体集積回路装置の製造方法によれば、接合型電界効果トランジスタのゲートであるＰ型拡散層の直下にＮ型拡散層が選択的に形成されている。したがって、ゲートとソース接合の大部分は濃度の薄いＮ型エピタキシャル層と接し、チャネル抵抗として、支配的なゲートの直下のみ濃度の濃い部分が形成されているため、ゲートとソース間接合容量を大幅に増大させることなくチャネル抵抗を低減することができる。
本発明の半導体集積回路装置の製造方法によれば、接合型電界効果トランジスタの選択的チャネル層は、ＮＰＮトランジスタの選択的コレクタ層を形成するための工程により一度に形成することができる。それにより、ゲートとソース間の接合容量を大幅に増大させることなくチャネル抵抗を低減することができる半導体装置を製造コストを増大させることなく得ることができる。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。
図１は本発明の半導体装置の実施形態を説明するための構成図であり、図１（ｂ）は平面図、図１（ａ）は図１（ｂ）のＡ−Ａ’線断面図である。
本発明の半導体装置の一例は図１に示す接合型電界効果トランジスタ１５１であるが、接合型電界効果トランジスタとＮＰＮトランジスタを同一基板上に集積してある半導体集積回路装置の従来の構造図と比較して分かりやすくする上で、図１にはＮＰＮトランジスタ１５２も示してある。
Ｐ型シリコン基板１０１は、比抵抗が１０Ω・ｃｍ程度で、接合型電界効果トランジスタ１５１のバックゲートとなる。Ｐ型シリコン基板１０１上に、リンまたは砒素を５×１０15ｃｍ-3〜１×１０16ｃｍ-3程度ドーピングした膜厚０．７〜１．２μｍ程度のＮ型エピタキシャル層１０４が形成されている。前記Ｐ型シリコン基板１０１から離れて前記Ｎ型エピタキシャル層１０４の表面部分にＰ型拡散層１１１ａが、表面濃度約１×１０18ｃｍ-3、接合深さ０．１５μｍ程度で形成され、接合型電界効果トランジスタ１５１のトップゲートとなる。
前記Ｐ型拡散層１１１ａの真下にＮ型拡散層１１０ａが選択的に形成されている。Ｎ型拡散層１１０ａのピーク濃度は約２×１０17ｃｍ-3、前記Ｎ型エピタキシャル層の濃度と等しくなる深さが０．４〜０．６μｍ程度である。トップゲートとなる前記Ｐ型拡散層１１１ａの直下に選択的に形成された前記Ｎ型拡散層１１０ａは接合型電界効果トランジスタ１５１のチャネル層となる。前記Ｎ型エピタキシャル層１０４の表面部分にＮ型拡散層１１７ａおよび１１７ｂが、表面濃度約１×１０20ｃｍ-3、接合深さ０．０５μｍ程度で形成され、前記Ｎ型拡散層１１７ａは接合型電界効果トランジスタ１５１のドレインとなり、前記Ｎ型拡散層１１７ｂは前記接合型電界効果トランジスタ１５１のソースとなる。
ここで、図１に示す接合型電界効果トランジスタ１５１のように、接合型電界効果トランジスタ１５１のゲートであるＰ型拡散層の直下にＮ型拡散層を選択的に形成することにより、ゲートとソース接合の大部分は濃度の薄いＮ型エピタキシャル層と接し、チャネル抵抗として支配的なゲートの直下のみ濃度の濃い部分が形成されているため、前記接合型電界効果トランジスタ１５１のゲートとソース間接合容量を、大幅に増大させることなくチャネル抵抗を低減することができる。
次に、本発明の半導体集積回路装置の製造方法の実施形態を図２〜図７にて説明する。
本実施形態は、ホウ素を導入した比抵抗が１０Ω・ｃｍ程度で、面方位が（１１１）あるいは（１００）のＰ型シリコン基板１０１上に、接合型電界効果トランジスタ１５１およびバイポーラＮＰＮトランジスタ１５２を集積する方法である。
まず、図２に示すように、Ｐ型シリコン基板１０１の表面に５００ｎｍ程度の熱酸化膜を形成した後、フォトリソグラフィーを用いてＮ型埋め込み層を形成する領域を開口したレジストをマスクに前記酸化膜をエッチングし、続いて酸素プラズマアッシングを用いて前記レジストを除去した後、アンチモンまたは砒素のイオンを注入する。イオン注入のドーズ量は１×１０15ｃｍ-2程度で加速エネルギーは４０〜６０ｋｅＶである。
次に、温度が１１５０〜１２００℃で１５〜３０分程度の熱処理を行ってＮ型埋め込み層１０２を形成した後、前記熱酸化膜をバッファードＨＦを用いて除去する。次に、前記Ｐ型シリコン基板１０１の表面に２０ｎｍ程度の熱酸化膜を形成した後、フォトリソグラフィーを用いてＰ型埋め込み層を形成する領域を開口し、ドーズ量が８×１０13ｃｍ-2程度、加速エネルギーが１２０〜１５０ｋｅＶでボロンをイオン注入する。続いて酸素プラズマアッシングを用いてレジストを除去した後、温度が９００℃で３０分程度の熱処理を行ってＰ型埋め込み層１０３を形成する。
次に、図３に示すように、前記Ｐ型シリコン基板１０１上に、１０８０℃、８０Ｔｏｒｒ程度の条件でジクロロシランとアルシンあるいはフォスフィンの混合ガスを用いてＮ型エピタキシャル層１０４を成長する。Ｎ型エピタキシャル層の厚さは０．７〜１．２μｍで、比抵抗は０．６〜１．２Ω・ｃｍである。
次に、前記エピタキシャル層１０４上にパッド酸化膜を３０ｎｍ程度成長し、シリコン窒化膜１２０ｎｍ程度成長させる。シリコン窒化膜はジクロロシランとアンモニアの混合ガスを用いて減圧ＣＶＤ法で成長させた。
次に、フォトリソグラフィーにより素子分離領域を開口したレジストをマスクにして、ドライエッチングにより前記シリコン窒化膜と前記Ｎ型エピタキシャル層１０４を続いてエッチングし、素子分離領域にＮ型エピタキシャル層１０４の膜厚よりも若干大きい程度の深さ０．４〜０．７μｍのシリコン溝を形成する。
ここで前記シリコン窒化膜はＣＨＦ３ガスで、エピタキシャル層１０４はＳＦ６系ガスを用いてドライエッチングした。続いて酸素プラズマを用いてレジストを除去した後、前記シリコン窒化膜をマスクにして選択的に素子分離ＬＯＣＯＳ膜１０５を０．８〜１．３μｍの厚さで形成する。前記ＬＯＣＯＳ膜１０５は、１０５０℃のパイロジェニック酸化により形成した。
次に、リン酸液により前記シリコン窒化膜を除去した後、前記シリコン窒化膜の下に成長していた前記パッド酸化膜をバッファードＨＦ液により除去する。
次に、図４に示すように、酸化膜を２０ｎｍ程度成長しフォトリソグラフィーを用いてＮＰＮトランジスタ１５２のコレクタウォール層を形成する領域を開口し、ドーズ量が５×１０15ｃｍ-2程度、加速エネルギーが６０〜８０ｋｅＶでリンをイオン注入する。
続いて酸素プラズマアッシングを用いてレジストを除去した後、温度が１０００℃で３０分程度の熱処理を行ってＮ型拡散層１０６を形成する。前記酸化膜をバッファードＨＦ液により除去した後、膜厚が３００ｎｍ程度のアモルファスシリコン膜を減圧ＣＶＤ法により成長する。
次に、注入量が７×１０15ｃｍ-2程度のボロンを加速エネルギーが２０ｋｅＶ程度でアモルファスシリコン膜へイオン注入した後、膜厚が１５０ｎｍ程度の酸化膜を減圧ＣＶＤ法により形成する。ここでアモルファスシリコン膜の代わりにポリシリコン膜を用いてもよい。次に、フォトリソグラフィーにより開口したレジストをマスクにして前記酸化膜および前記アモルファスシリコン膜を異方性エッチングし、ＮＰＮトランジスタのベース電極として使われるアモルファスシリコン膜１０７、およびその上の酸化膜１０８を形成する。
前記酸化膜１０８は、前記ベース電極１０７と以降の工程で形成するエミッタ電極との間の絶縁膜として使われる。ここで、酸化膜１０８のエッチングはＣＨＦ３ガスを用い、アモルファスシリコン膜１０７のエッチングはＨＢｒと塩素系の混合ガスを用いた。続いて、酸素プラズマアッシングを用いてレジストを除去した後、図面上には表示されていない酸化膜を１０〜２０ｎｍ程度全面に形成する。このとき、アモルファスシリコン膜１０７からボロンが基板へ拡散し、Ｐ型拡散層１０９が形成される。
次に、図５に示すように、接合型電界効果トランジスタのゲート層を形成する領域、およびＮＰＮトランジスタの活性ベース層を形成する領域を開口したレジストをマスクにして、注入量が２×１０12ｃｍ-2程度のリンを１８０〜２２０ｋｅＶ程度イオン注入し、続いて注入量が４×１０13ｃｍ-2程度のボロンを１０ｋｅＶ程度でイオン注入して、Ｎ型注入層１１０ｃおよび１１０ｄ、並びにＰ型注入層１１１ｃおよび１１１ｄを形成する。このとき、接合型電界効果トランジスタ１５１のゲートとなるＰ型注入層１１１ｃの直下にＮ型注入層１１０ｃが選択的に形成されている。
したがって、ゲートになる前記Ｐ型注入層１１１ｃの大部分は、濃度の薄いＮ型エピタキシャル層１０４と接し、チャネル抵抗として支配的な前記Ｐ型注入層１１１ｃの直下にのみ、前記Ｎ型エピタキシャル層１０４に比べ濃度の濃いＮ型注入層１１０ｃが形成されているので、ゲートとソース間の接合容量を大幅に増大させることなくチャネル抵抗を低減できる。
また、ＮＰＮトランジスタ１５２の活性ベースになるＰ型注入層１１１ｄの直下に、Ｎ型注入層１１０ｄが選択的に形成されているため、高注入領域でのベース広がり効果を抑制できる上、前記ＮＰＮトランジスタ１５２の外部ベース層を構成するＰ型拡散層１０９の大部分は、濃度の薄いＮ型エピタキシャル層１０４と接しており、前記ＮＰＮトランジスタ１５２のコレクタとベース間の接合容量を大幅に増大させることがないため、ＮＰＮトランジスタの最大動作周波数を向上できる。
さらに、この製造方法によると、前記接合型電界効果トランジスタ１５１の前記Ｎ型注入層１１０ｃは、前記ＮＰＮトランジスタ１５２の前記Ｎ型注入層１１０ｄと同じマスクおよび注入工程を使って形成できた上に、接合型電界効果トランジスタのゲートとソース間の接合容量を大幅に増大させることなく、チャネル抵抗を低減できており、前記Ｎ型注入層１１０ｃを別のマスクおよび注入工程を使って形成するような製造方法に比べて、工程数を削減することができる。
次に、図６に示すように、膜厚が４０ｎｍ程度のシリコン窒化膜を減圧ＣＶＤ法により堆積し、膜厚が１５０〜２５０ｎｍ程度のポリシリコン膜を減圧ＣＶＤ法により堆積する。ここで、前記ポリシリコン膜の代わりにアモルファスシリコン膜を用いてもよい。続いて前記ポリシリコン膜を異方性エッチングし、ポリシリコンサイドウォール１１３を形成する。
次に、接合型電界効果トランジスタ１５１のドレイン層、ソース層およびゲートのオーミックコンタクト層を形成する領域およびＮＰＮトランジスタ１５２のエミッタ層ならびにコレクタウォールのオーミックコンタクト層を形成する領域を開口したレジストをマスクにして、前記シリコン窒化膜をエッチングしてシリコン窒化膜１１２を形成した後、酸素プラズマアッシングを用いてレジストを除去する。
次に、バッファードＨＦを使って前記窒化膜１１２の下に存在した酸化膜をエッチングし、膜厚が１５０〜２００ｎｍ程度のポリシリコン膜を減圧ＣＶＤ法により堆積する。ここで、前記ポリシリコン膜の代わりにアモルファスシリコン膜を用いてもよい。
次に、接合型電界効果トランジスタ１５１のゲートのオーミックコンタクト層を形成する領域を開口したレジストをマスクにして、前記ポリシリコン膜へ注入量が１×１０15〜３×１０15ｃｍ-2程度のボロンを２０ｋｅＶ程度でイオン注入した後、酸素プラズマアッシングを用いてレジストを除去し、前記ポリシリコン膜のＰ型注入された領域１１４ａを形成する。
次に、接合型電界効果トランジスタ１５１のドレイン層およびソース層を形成する領域、ならびにＮＰＮトランジスタ１５２のエミッタ層およびコレクタウォールのオーミックコンタクト層を形成する領域を開口したレジストをマスクにして、前記ポリシリコン膜へ注入量６×１０15〜１×１０16ｃｍ-2程度の砒素を４０ｋｅＶ程度でイオン注入した後、酸素プラズマアッシングを用いてレジストを除去し、前記ポリシリコン膜のＮ型注入された領域１１５を形成する。
次に、例えば温度が１０５０℃程度、時間が１５〜３０秒程度の熱処理をして、前記Ｐ型注入された領域１１４ａ、および前記Ｎ型注入された領域１１５中のボロン、および砒素を活性化させ基板へ拡散させて、Ｐ型拡散層１１６およびＮ型拡散層１１７ａ〜１１７ｄを形成すると共に、前記接合型電界効果トランジスタ１５１のＮ型エピタキシャル層１０４中のゲート領域に注入されているボロンおよびリン、ならびに前記ＮＰＮトランジスタ１５２のＮ型エピタキシャル層１０４中の活性ベース領域に注入されているボロンおよびリンを活性化して、前記接合型電界効果トランジスタ１５１のゲート層となるＰ型拡散層１１１ａ、およびチャネル抵抗を低減するために選択的に形成されたＮ型拡散層１１０ａ、ならびに前記ＮＰＮトランジスタ１５２のベース層となるＰ型拡散層１１１ｂおよび前記ＮＰＮトランジスタのベース広がり効果を抑制するために選択的に形成されたコレクタ層となるＮ型拡散層１１０ｂを形成する。
次に、フォトリソグラフィーにより所定の領域を開口したレジストをマスクにしてポリシリコン膜２１５を異方性エッチングした後、酸素プラズマアッシングを用いてレジストを除去し、前記接合型電界効果トランジスタ１５１のゲート電極１１４、ソース電極１１５ａおよびドレイン電極１１５ｂならびに前記ＮＰＮトランジスタ１５２のエミッタ電極１１５ｃおよびコレクタ電極１１５ｄを形成する。以上のようにして、図７に示すような接合型電界効果トランジスタ１５１とＮＰＮトランジスタ１５２を形成する。
本実施形態の前記のような製造方法によると、接合型電界効果トランジスタ１５１の選択的チャネル層は、ＮＰＮトランジスタ１５２の選択的コレクタ層を形成するために用いるマスクおよびイオン注入工程を使って一度に形成できた上に、接合型電界効果トランジスタのチャネル抵抗を低減することができる。
本発明は、接合型電界効果トランジスタなどの半導体集積回路装置に適用され、特にゲートとソース間の接合容量を大幅に増大させることなくチャネル抵抗を低減することが要求される半導体集積回路装置に用いて有用である。
本発明の半導体装置の実施形態の構成を説明するための構成図 本発明の半導体集積回路装置の製造方法に係る実施形態の工程説明図 本発明の半導体集積回路装置の製造方法に係る実施形態の工程説明図 本発明の半導体集積回路装置の製造方法に係る実施形態の工程説明図 本発明の半導体集積回路装置の製造方法に係る実施形態の工程説明図 本発明の半導体集積回路装置の製造方法に係る実施形態の工程説明図 本発明の半導体集積回路装置の製造方法に係る実施形態の工程説明図 従来の半導体装置および半導体集積回路装置の構成を説明するための構成図
符号の説明
１０１ Ｐ型シリコン基板
１０２ Ｎ型埋め込み層
１０３ Ｐ型埋め込み層
１０４ Ｎ型エピタキシャル層
１０５ 素子分離ＬＯＣＯＳ膜
１０６ Ｎ型拡散層
１０７ Ｐ型アモルファスシリコン膜
１０８ 酸化膜
１０９ Ｐ型拡散層
１１０ｂ ＮＰＮトランジスタの活性ベース直下の選択的Ｎ型拡散層
１１０ａ 接合型電界効果トランジスタのゲート直下の選択的Ｎ型拡散層
１１０ｃ，１１０ｄ Ｎ型注入層
１１１ｃ，１１１ｄ Ｐ型注入層
１１１ａ 接合型電界効果トランジスタのゲートＰ型拡散層
１１１ｂ ＮＰＮトランジスタの活性ベースＰ型拡散層
１１２ シリコン窒化膜
１１３ ポリシリコンサイドウォール
１１４ 接合型電界効果トランジスタのゲート電極
１１４ａ ポリシリコンのＰ型注入領域
１１５ ポリシリコンのＮ型注入領域
１１５ａ 接合型電界効果トランジスタのソース電極
１１５ｂ 接合型電界効果トランジスタのドレイン電極
１１５ｃ ＮＰＮトランジスタのエミッタ電極
１１５ｄ ＮＰＮトランジスタのコレクタ電極
１１６ Ｐ型拡散層
１１７ａ 接合型電界効果トランジスタのドレインＮ型拡散層
１１７ｂ 接合型電界効果トランジスタのソースＮ型拡散層
１１７ｃ ＮＰＮトランジスタのエミッタＮ型拡散層
１１７ｄ ＮＰＮトランジスタのコレクタＮ型拡散層

Claims (1)

  1. 第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記半導体層に第１の素子領域と第２の素子領域を設けるために素子分離酸化膜を形成する工程と、前記半導体基板から離れて前記第１の素子領域の表面部分に第１導電型の第１の領域を形成する工程と、前記第２の素子領域の表面部分に第１導電型の第２の領域を形成する工程と、前記第１の領域の真下に選択的に前記半導体層よりも高不純物濃度の第２導電型の第３の領域を形成すると同時に、前記第２の領域の真下に選択的に前記半導体層よりも高不純物濃度の第２導電型の第４の領域を形成する工程と、前記第１の素子領域内に前記半導体層よりも高不純物濃度の第２導電型の第５の領域を形成する工程と、前記第１の素子領域内に前記半導体層よりも高不純物濃度の第２導電型の第６の領域を形成する工程と、前記第２の領域内に第２導電型の第７の領域を形成する工程とを備え、前記第５の領域がソースを構成し、前記第１の領域および前記半導体基板がゲートを構成し、前記第６の領域がドレインを構成して接合型電界効果トランジスタとして機能し、前記第７の領域がエミッタを構成し、前記第２の領域がベースを構成し、前記第４の領域および前記半導体層がコレクタを構成してＮＰＮトランジスタとして機能することを特徴とする半導体集積回路装置の製造方法。
JP2003425154A 2003-12-22 2003-12-22 半導体集積回路装置の製造方法 Expired - Fee Related JP3938569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003425154A JP3938569B2 (ja) 2003-12-22 2003-12-22 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003425154A JP3938569B2 (ja) 2003-12-22 2003-12-22 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005183812A JP2005183812A (ja) 2005-07-07
JP3938569B2 true JP3938569B2 (ja) 2007-06-27

Family

ID=34785131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003425154A Expired - Fee Related JP3938569B2 (ja) 2003-12-22 2003-12-22 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3938569B2 (ja)

Also Published As

Publication number Publication date
JP2005183812A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
JP2003078137A (ja) 高められたソース／ドレインをポリスペーサーを用いて形成する方法
JP2004006821A (ja) バイポーラ・トランジスタ
US7564075B2 (en) Semiconductor device
JP2895845B2 (ja) 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法
JP3938569B2 (ja) 半導体集積回路装置の製造方法
KR0172509B1 (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
JPWO2003026018A1 (ja) 半導体装置及びその製造方法
JP3532770B2 (ja) 半導体装置及びその製造方法
KR100259586B1 (ko) 반도체장치 제조방법
US6242295B1 (en) Method of fabricating a shallow doped region for a shallow junction transistor
JP3956879B2 (ja) 半導体集積回路装置の製造方法
JP3663238B2 (ja) バイポーラトランジスタの製造方法
JPH05275637A (ja) 相補型半導体装置の製造方法
JP3707978B2 (ja) 半導体集積回路とその製造方法
JP3386106B2 (ja) 半導体装置及びその製造方法
JPH113996A (ja) 半導体装置及びその製造方法
JP4714564B2 (ja) 半導体装置の製造方法
JP2770762B2 (ja) 半導体装置の製造方法
JPH06188259A (ja) 半導体装置の製造方法
JPH065791A (ja) 半導体装置の製造方法
JPH0629304A (ja) 半導体装置およびその製造方法
JPS62243361A (ja) 半導体装置の製造方法
JPH04162718A (ja) 半導体装置の製造方法
JPH04213834A (ja) バイポーラ集積回路の製造方法
JPH08115982A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees