JPWO2003026018A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2003026018A1 JPWO2003026018A1 JP2003529533A JP2003529533A JPWO2003026018A1 JP WO2003026018 A1 JPWO2003026018 A1 JP WO2003026018A1 JP 2003529533 A JP2003529533 A JP 2003529533A JP 2003529533 A JP2003529533 A JP 2003529533A JP WO2003026018 A1 JPWO2003026018 A1 JP WO2003026018A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- opening
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 230000000873 masking effect Effects 0.000 claims abstract description 55
- 238000001312 dry etching Methods 0.000 claims abstract description 51
- 238000001039 wet etching Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 112
- 229920005591 polysilicon Polymers 0.000 claims description 110
- 239000004020 conductor Substances 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 390
- 229910006990 Si1-xGex Inorganic materials 0.000 description 32
- 229910007020 Si1−xGex Inorganic materials 0.000 description 32
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 239000010936 titanium Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
本発明の半導体装置の製造方法は、半導体基板の表面の一部に第１導電型のコレクタ層（１０２）を形成した後、半導体基板の上に形成した第１の絶縁層（１０８）にコレクタ開口部（１１０）を形成し、このコレクタ開口部の半導体基板上にベース層を構成する第２導電型の層を含む半導体層（１１１）をエピタキシャル成長によって形成し、その後、半導体基板上に、ドライエッチングに対するエッチングストッパ層（１１２）とウエットエッチングに対するマスキング層（２００）とを順次エピタキシャル成長により積層し、ドライエッチングにより、マスキング層の一部を除去してエッチングストッパ層の一部を露出させ、残存するマスキング層をマスクとして該露出したエッチングストッパ層をウエットエッチングすることにより、エッチングストッパ層及びマスキング層にベース接合用開口部（１１４）を形成するものである。
Description
〔技術分野〕
本発明は、半導体装置及びその製造方法に関し、特にヘテロバイポーラトランジスタの製造方法に関する。
〔技術背景〕
近年、高周波特性向上を目的として、シリコン基板上に形成されるバイポーラトランジスタにＳｉ／ＳｉＧｅのヘテロ接合構造を含ませたヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピッチで進められている。
このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリコンプロセスと親和性のよい材料で構成されるので、高集積度や低コストという大きな利点を有する。また、ＨＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通のＳｉ基板上に形成して集積化することにより、高性能なＢｉＣＭＯＳデバイスを構成することができ、このＢｉＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳＩとして有望である。
そのために、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴについての提案が多く行なわれている。
従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの一例として、特開２０００−３３２０２５号公報に記載されたものが知られている。
第６図〜第９図は、従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの構造を示す断面図である。
第９図に示すように、（００１）面を主面とするＳｉ基板５００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル５０１となっている。Ｓｉ基板１００の表面付近の領域におけるＮ型不純物濃度は、１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整されている。また、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ５０４とが設けられている。各トレンチ５０３，５０４の深さは、それぞれ０．３５μｍ，２μｍ程度である。
Ｓｉ基板５００内におけるトレンチ５０３によって挟まれる領域にコレクタ層５０２が設けられており、シャロートレンチ５０３によりコレクタ層５０２と分離された領域には、レトログレードウェル５０１を介してコレクタ層５０２の電極とコンタクトするためのＮ＋コレクタ引き出し層５０７が設けられている。
また、Ｓｉ基板５００の上には、コレクタ開口部５１０を有する厚さ約３０ｎｍの第１の堆積酸化膜５０８が設けられていて、第１の堆積酸化膜５０８の上にポリシリコン層５０９が設けられている。Ｓｉ基板５００の上面のうちコレクタ開口部５１０に露出する部分の上には、Ｐ型不純物がドープされた厚さ約６０ｎｍのＳｉ１−ｘＧｅｘ層と厚さ約１０ｎｍのＳｉ膜とが積層されてなるＳｉ／Ｓｉ１−ｘＧｅｘ層５１１が設けられている。そして、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１は、Ｓｉ基板５００のコレクタ開口部５１０に露出している表面全体からポリシリコン層５０９の上にまで延びている。
Ｓｉ１−ｘＧｅｘ層５１１のうち中央部の下部が内部ベース５１９として機能し、また、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の中央部の上部がエミッタ層として機能している。
Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちＳｉ１−ｘＧｅｘ層の大部分は、ボロン（Ｂ）などのＰ型不純物によって２×１０１８ａｔｏｍｓ・ｃｍ−３程度にドーピングされており、Ｓｉ層はＮ＋ポリシリコン層５２９からのリン（Ｐ）等のＮ型不純物の拡散によって、基板の深さ方向に向かって１×１０２０ａｔｏｍｓ・ｃｍ−３から１×１０１７ａｔｏｍｓ・ｃｍ−３程度までの分布をもってドーピングされている。
ここで、コレクタ開口部５１０の端よりもシャロートレンチ５０３の端が内側になるように配置されている。これにより、シャロートレンチ５０３が内側に配置されるので、ＨＢＴの総面積を低減することができる。一方、活性領域・分離接合部ＲａｉがＨＢＴのキャリア移動領域に入り込むことによりストレスによる欠陥発生などの影響が懸念される場合がある。
Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の上には、厚さ約３０ｎｍのエッチングストッパ用の第２の堆積酸化膜５１２が設けられていて、第２の堆積酸化膜５１２には、ベース接合用開口部５１４及びベース開口部５１８が形成されている。ベース開口部５１８周辺の第２の堆積酸化膜５１２の外側の幅Ａは、第７図に示されるとおりである。
ベース接合用開口部５１４を埋めて第２の堆積酸化膜５１２の上に延びる厚さ約１５０ｎｍのＰ＋ポリシリコン層５１５と第３の堆積酸化膜５１７とが設けられている。前記Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちベース開口部５１８の下方領域を除く部分とＰ＋ポリシリコン層５１５とによって外部ベース５１６が構成されている。
Ｐ＋ポリシリコン層５１５及び第３の堆積酸化膜５１７のうち，第２の堆積酸化膜５１２のベース開口部５１８の上方に位置する部分は開口されていて、Ｐ＋ポリシリコン層５１５の側面には厚さ約３０ｎｍの第４の堆積酸化膜５２０が形成されており、さらに、第４の堆積酸化膜５２０の上に厚さ約１００ｎｍのポリシリコンからなるサイドウォール５２１が設けられている。そして、ベース開口部５１８を埋めて第３の堆積酸化膜５１７の上に延びるＮ＋ポリシリコン層５２９が設けられており、このＮ＋ポリシリコン層５２９はエミッタ引き出し電極として機能する。前記第４の堆積酸化膜５２０によって、Ｐ＋ポリシリコン層５１５とＮ＋ポリシリコン層５２９とが電気的に絶縁されるとともに、Ｐ＋ポリシリコン層５１５からＮ＋ポリシリコン層５２９への不純物の拡散が阻止されている。また、第３の堆積酸化膜５１７によって、Ｐ＋ポリシリコン層５１５の上面とＮ＋ポリシリコン層５２９とが絶縁されている。さらに、Ｎ＋ポリシリコン層５２９とＰ＋ポリシリコン層５１５の外側面はサイドウォール５２３により覆われている。
さらに、コレクタ引き出し層５０７，Ｐ＋ポリシリコン層５１５及びＮ＋ポリシリコン層５２９の表面には、それぞれＴｉシリサイド層５２４が形成されている。
また、基板全体は層間絶縁膜５２５によって覆われており、層間絶縁膜５２５を貫通してＮ＋コレクタ引き出し層５０７，外部ベースの一部であるＰ＋ポリシリコン層５１５及びエミッタ引き出し電極であるＮ＋ポリシリコン層５２９上のＴｉシリサイド層５２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるＷプラグ５２６と、各Ｗプラグ５２６に接続されて、層間絶縁膜５２５の上に延びる金属配線５２７とが設けられている。
次に、第６図〜第９図を参照しながら製造方法を説明する。
まず、第６図（ａ）に示す工程で、（００１）面を主面とするＳｉ基板５００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル５０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板５００の一部にイオン注入を行なうことによりレトログレードウェル５０１を形成することも可能である。このとき、ＨＢＴ形成におけるＳｉ基板５００の表面付近の領域は、ＨＢＴのコレクタ層となるためにＮ型の不純物濃度を１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整しておく。
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ５０４とを形成する。各トレンチ５０３，５０４の深さは、それぞれ０．３５μｍ，２μｍ程度としておく。Ｓｉ基板５００内におけるシャロートレンチ５０３同士によって挟まれる領域がコレクタ層５０２となる。また、Ｓｉ基板５００内の、シャロートレンチ５０３によりコレクタ層５０２と分離された領域に、コレクタ電極とコンタクトするためのＮ＋コレクタ引き出し層５０７を形成する。
次に、第６図（ｂ）に示す工程で、テトラエトキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上に厚さが約３０ｎｍの第１の堆積酸化膜５０８を形成した後、厚さが約５０ｎｍのポリシリコン層５０９とを順次形成する。その後、ドライエッチング等により、ポリシリコン層５０９をパターニングした後、フッ酸等のウエットエッチングにより第１の堆積酸化膜５０８を除去し、コレクタ開口部５１０を形成する。
次に、第６図（ｃ）に示す工程で、ウエハをＵＨＶ−ＣＶＤ（Ｕｌｔｒａｈｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｓｉ基板５００のコレクタ開口部５１０に露出している表面からポリシリコン層５０９の表面に亘って、厚さ約６０ｎｍのＳｉ１−ｘＧｅｘ層をエピタキシャル成長させる。そして、Ｓｉ１−ｘＧｅｘ層を形成した後、Ｓｉ１−ｘＧｅｘ層の上に厚さ約１０ｎｍのＳｉ層をエピタキシャル成長させる。このＳｉ１−ｘＧｅｘ層とＳｉ層により、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１が形成される。ここで、Ｓｉ１−ｘＧｅｘ層は、ボロン（Ｂ）が導入されてＰ型になっており、ボロンの濃度は２×１０１８ａｔｏｍｓ・ｃｍ−３である。このとき、Ｓｉ層には不純物を導入しないでおく。
Ｓｉ１−ｘＧｅｘ層の上において、コレクタ開口部５１０には単結晶のＳｉ層が形成され、ポリシリコン層５０９の上方には多結晶のＳｉ層が形成される。
次に、第７図（ｄ）に示す工程で、ウエハ上に、エッチングストッパとなる膜厚３０ｎｍの第２の堆積酸化膜５１２を形成した後、第２の堆積酸化膜５１２の上に設けたレジストマスクＲｅ２を用いて、第２の堆積酸化膜５１２をウエットエッチングによりパターニングして、ベース接合用開口部５１４を形成する。続いて、アッシング処理と、硫酸、過酸化水素及び水の混合液による洗浄とによってレジストマスクＲｅ２を除去する。
次に、第７図（ｅ）に示す工程で、ＣＶＤにより、ウエハ上に１×１０２０ａｔｏｍｓ・ｃｍ−３以上の高濃度にドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層５１５を堆積し、続いて、厚さ約１００ｎｍの第３の堆積酸化膜５１７を堆積する。
次に、ドライエッチングにより、第３の堆積酸化膜５１７とＰ＋ポリシリコン層５１５とをパターニングして、第３の堆積酸化膜５１７とＰ＋ポリシリコン層５１５との中央部に第２の堆積酸化膜５１２に達するベース開口部５１８を形成する。このベース開口部５１８は第２の堆積酸化膜５１２の中央部よりも小さく、ベース開口部５１８がベース接合用開口部５１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層５１５とＳｉ／Ｓｉ１−ｘＧｅｘ層５１１の中央部を除く部分とによって構成される外部ベース５１６が形成される。
第７図（ｆ）に示す工程で、ＣＶＤにより、ウエハの全面上に厚さ約３０ｎｍの第４の堆積酸化膜５２０と厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、ポリシリコン膜をエッチバックして、Ｐ＋ポリシリコン層５１５及び第３の堆積酸化膜５１７の側面上に第４の堆積酸化膜５２０を挟んでポリシリコンからなるサイドウォール５２１を形成する。次に、フッ酸等によるウエットエッチングを行い、第２の堆積酸化膜５１２及び第４の堆積酸化膜５２０のうち露出している部分を除去する。このとき、ベース開口部５１８においては、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の上部のＳｉ層が露出する。また、ウエットエッチングは等方性であることから第２の堆積酸化膜５１２及び第４の堆積酸化膜５２０が横方向にもエッチングされ、ベース開口部５１８の寸法が拡大する。つまり、このときのウエットエッチングの量によってベース開口幅Ｗ１が決まる。
次に、第８図（ｇ）に示す工程で、ウエハ上に、厚さが約２５０ｎｍのＮ＋ポリシリコン層５２９を堆積した後、ドライエッチングによってＮ＋ポリシリコン層５２９及び第３の堆積酸化膜５１７をパターニングすることにより、エミッタ引き出し電極を形成する。
次に、第８図（ｈ）に示す工程で、ドライエッチングにより、Ｐ＋ポリシリコン層５１５，第２の堆積酸化膜５１２，Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１及びポリシリコン層５０９をパターニングして、外部ベース５１６の形状を決定する。
次に、第８図（ｉ）に示す工程で、ウエハ上に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドライエッチングを行なって、Ｎ＋ポリシリコン層５２９とＰ＋ポリシリコン層５１５の側面にサイドウォール５２３を形成する。
このときのドライエッチング（オーバーエッチング）によって、第１の堆積酸化膜５０８の露出している部分を除去して、Ｎ＋ポリシリコン層５２９，Ｐ＋ポリシリコン層５１５及びＮ＋コレクタ引き出し層５０７の表面とを露出させる。
さらに、以下の処理を行なう。まず、スパッタリングによって、ウエハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）を行なうことにより、Ｎ＋ポリシリコン層５２９，Ｐ＋ポリシリコン層５１５及びＮ＋コレクタ引き出し層５０７の露出している表面にＴｉシリサイド層５２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層５２４の結晶構造を変化させるためのアニールを行なう。
次に、ウエハの全面上に層間絶縁膜５２５を形成し、層間絶縁膜５２５を貫通してＮ＋ポリシリコン層５２９，Ｐ＋ポリシリコン層５１５及びＮ＋コレクタ引き出し層５０７の上の各Ｔｉシリサイド層５２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ５２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ５２６に接続され、層間絶縁膜５２５の上に延びる金属配線５２７を形成する。
以上の工程により、第９図に示す構造を有するＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタ，Ｐ＋型Ｓｉ１−ｘＧｅｘ層５１１からなるベース及びＮ＋型Ｓｉからなるエミッタを備えたＨＢＴが形成される。なお、ＨＢＴのＳｉ／Ｓｉ１− ｘＧｅｘ層５１１のうちＳｉ層には、Ｎ＋ポリシリコン層５２９から高濃度のＮ型不純物（リンなど）が拡散して、Ｎ＋型Ｓｉ層になっている。
ところで、上述した従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴでは、高精度のパターン加工を施すために、エッチングには、異方性であることから制御性に優れるドライエッチングを原則として採用している。しかし、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１はドライエッチングによってダメージを受けやすいため、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の直上にドライエッチングに対するエッチングスットパ層として第２の堆積酸化膜５１２を設け、この第２の堆積酸化膜５１２を除去する際には、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１に対するダメージの少ないウェットエッチングを採用している。具体的に説明すると、作製工程の第７図（ｄ）に示すベース接合用開口部形成において、第２の堆積酸化膜５１２をパターニングする際に、ウエットエッチングを採用している。
しかし、ウエットエッチングは等方性であることから第２の堆積酸化膜５１２は横方向にもエッチングされ、ベース開口部５１８周辺の第２の堆積酸化膜５１２の外側の幅Ａの寸法は縮小する。また、レジストＲｅ２と第２の堆積酸化膜５１２との界面よりエッチング液が浸入するため、第２の堆積酸化膜５１２の膜厚は減少する。同時に、このエッチング液の浸入は、上述の横方向のエッチングを加速する。そして、第２の堆積酸化膜５１２の膜厚が減少し過ぎると、ベース開口部５１８形成時のエッチングストッパとしての効果がなくなる。
一方、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴにおいては、近年、微細化が要求されつつある。微細化が進むと、上述した第２の堆積酸化膜５１２の横方向へのエッチングを小さく抑える必要がある。
しかしながら、前記従来技術では、堆積酸化膜５１２の横方向へのエッチングと膜厚の減少により、微細化に限界を生ずるという不都合があった。
すなわち、堆積酸化膜５１２に微細な加工を制御性よく施すには、堆積酸化膜５１２の横方向へのエッチング量を抑える必要がある。単純にこれを実現するには、堆積酸化膜５１２をさらに薄くすればよい。堆積酸化膜５１２が薄いほど，堆積酸化膜５１２の横方向へのエッチング量は小さくなるからである。しかし、前記従来技術では、ウエットエッチングによるベース接合用開口部形成後に、堆積酸化膜５１２がさらに薄くなり、エッチングストッパとしての効果がなくなってしまう。
逆に、第２の堆積酸化膜５１２が厚いと、幅Ａの寸法縮小が大きく、幅Ａを小さくすることに限界がある。
〔発明の開示〕
本発明は、このような課題を解決するためになされたもので、微細なＨＢＴとして機能する半導体装置及びその製造方法を提供することを目的する。
この目的を達成するために本発明に係る半導体装置の製造方法は、半導体基板に設けられ、エミッタ層、ベース層、及びコレクタ層を有するバイポーラトランジスタとして機能する半導体装置の製造方法であって、前記半導体基板の表面の一部に第１導電型の前記コレクタ層を形成する工程（ａ）と、前記半導体基板の上に第１の絶縁層を形成し、その後、前記第１の絶縁層の前記コレクタ層の上方に位置する部分に前記コレクタ層に達するコレクタ開口部を形成する工程（ｂ）と、前記半導体基板の上に、少なくとも前記ベース層を構成する第２導電型の層を含む半導体層をエピタキシャル成長によって形成する工程（ｃ）と、前記半導体基板上に、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層とウエットエッチングに対するマスキング層とを、該エッチングストッパ層上に該マスキング層をエピタキシャル成長させるようにして形成する工程（ｄ）と、ドライエッチングにより、前記マスキング層の一部を除去して前記エッチングストッパ層の一部を露出する工程（ｅ）と、残存する前記マスキング層をマスクとして前記工程（ｅ）のドライエッチングにより露出した部分のエッチングストッパ層をウエットエッチングすることにより、前記半導体層に達するベース接合用開口部を形成する工程（ｆ）と、前記半導体基板上に第１導体層及び第２絶縁層を積層した後、前記マスキング層、第１導体層、及び第２絶縁層の一部を貫通するようにドライエッチングすることにより、前記エッチングストッパ層に達するベース開口部を形成する工程（ｇ）と、前記ベース開口部に露出している側面を覆う第３絶縁層を形成する工程（ｈ）と、ウエットエッチングにより、前記エッチングストッパ層のうち前記ベース開口部に露出している部分を除去して、該ベース開口部の底部に前記半導体層を露出させる工程（ｉ）と、前記ベース開口部を埋めて前記エミッタ層を形成する工程（ｊ）と、を有している。
本件発明者の検討の結果、従来例において、ベース接合用開口部を形成する際に、エッチングストッパとしての第２の堆積酸化膜が厚み方向にエッチング（以下侵食という）される原因は、マスキング層であるレジストの第２の堆積酸化膜への密着性が悪いためであることが判明した。一方、上記のような構成とすると、マスキング層がエッチングストッパ層上にエピタキシャル成長によって形成されるので、マスキング層のエッチングストッパ層に対する密着性が良好になる。そのため、ウエットエッチングによりマスキング層をマスクとしてエッチングストッパ層を除去してベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止することができる。その結果、ドライエッチングによってダメージを受けやすい半導体層の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライエッチングによって遂行できるので、微細なバイポーラトランジスタとして機能する半導体装置を制御性良く製造することができる。
前記マスキング層は導体から成っていてもよい。
また、前記工程（ｃ）では、前記コレクタ開口部における前記半導体基板の上に、前記半導体層として、前記コレクタ層とヘテロ接合する前記第２導電型の層としてのヘテロ接合用半導体層と、該ヘテロ接合半導体層とヘテロ接合する、不純物が導入されていないエミッタ用半導体層とをこの順にエピタキシャル成長によって形成し、前記工程（ｊ）において、前記ベース開口部に第１導電型の不純物が導入された第２導体層を形成し、それにより、該第２導体層から前記エミッタ用半導体層に該第１導電型の不純物を拡散させてもよい。
このような構成とすると、ヘテロ接合用半導体層は一般にドライエッチングによってダメージを受けやすいので、本発明が特に有効である。
また、前記ヘテロ接合用半導体層が、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）、Ｓｉ１−ｘ−ｙＧｅｘＣ、（０≦ｘ＋ｙ≦１）及びＳｉ１−ｙＣｙ（０≦ｙ≦１）のうちの少なくともいずれか１つから成っていてもよい。
このような構成とすると、これらの材料は、ドライエッチングによって特にダメージを受けやすいので、本発明が特に有効である。
また、前記工程（ｂ）では、前記第１の絶縁層の上にポリシリコン、アモルファスシリコン、及び窒化シリコンから選ばれるいずれか１つの材料を含む還元性膜を形成し、該還元性膜及び第１の絶縁層の前記コレクタ層の上方に位置する部分に前記コレクタ開口部を形成してもよい。
また、前記工程（ｇ）では、前記ベース接合用開口部に露出する前記半導体層の表面の下方に、残存する前記マスキング層をマスクとして、イオン注入により第２導電型の不純物を導入してリーク接合防止層を形成し、その後、該半導体基板上に第１導体層及び第２絶縁層を積層してもよい。このような構成とすると、リーク電流を低減することができる。
また、本発明に係る半導体装置は、半導体基板に設けられバイポーラトランジスタとして機能する半導体装置であって、前記半導体基板の表面の一部に形成された第１導電型のコレクタ層と、前記半導体基板の上に、前記コレクタ層の上方に位置する部分にコレクタ開口部を有するように形成された第１の絶縁層と、前記コレクタ開口部における前記半導体基板及び前記第１絶縁層の上にエピタキシャル成長によって形成され、少なくともベース層を構成するための第２導電型の層を含む半導体層と、ベース接合用開口部を有するように前記半導体層の所定部分の上方にエピタキシャル成長により順次積層された、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層及びウエットエッチングに対するマスキング層と、前記ベース接合用開口部における前記半導体層及び前記マスキング層を覆う第１導体層と、前記第１導体層の所定部分の上に形成された第２絶縁層と、前記エッチングストッパ層、マスキング層、第１導体層、及び第２絶縁層を貫通するように形成されたベース開口部と、前記マスキング層、第１導体層、及び第２の絶縁層の前記ベース開口部に露出する側面を覆う第３絶縁層と、前記ベース開口部を埋める第２導体層に接続されたエミッタ層と、を備えている。
このような構成とすると、ベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止することができ、その結果、微細なバイポーラトランジスタとして機能する半導体装置を好適に製造することができる。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
第１図〜第５図は、本発明の実施の形態であるＳｉＧｅ−ＨＢＴの製造方法を示す断面図である。
まず、第１図（ａ）に示す工程で、（００１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル１０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板１００の一部にイオン注入を行なうことによりレトログレードウェル１０１を形成することも可能である。このとき、ＨＢＴ形成におけるＳｉ基板１００の表面付近の領域は、ＨＢＴのコレクタ層となるためにＮ型の不純物濃度を１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整しておく。
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ１０４とを形成する。各トレンチ１０３，１０４の深さは、それぞれ０．３５μｍ，２μｍ程度としておく。Ｓｉ基板１００内におけるシャロートレンチ１０３同士によって挟まれる領域がコレクタ層１０２となる。本明細書では、このシャロートレンチ１０３同士によって挟まれる領域のＳｉ基板１００表面上への投影領域を第１所定領域という。また、Ｓｉ基板１００内の、シャロートレンチ１０３によりコレクタ層１０２と分離された領域に、コレクタ電極とコンタクトするためのＮ＋コレクタ引き出し層１０７を形成する。
次に、第１図（ｂ）に示す工程で、テトラエトキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上に厚さが約３０ｎｍの第１の堆積酸化膜１０８を形成した後、厚さが約５０ｎｍのポリシリコン層１０９を形成する。その後、ドライエッチング等により、ポリシリコン層１０９をパターニングした後、フッ酸等のウエットエッチングにより第１の堆積酸化膜１０８を除去し、コレクタ開口部１１０を形成すると共にコレクタ層１０２を露出させる。
次に、第１図（ｃ）に示す工程で、ウエハをＵＨＶ−ＣＶＤ（Ｕｌｔｒａｈｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｓｉ基板１００のコレクタ開口部１１０に露出している表面からポリシリコン層１０９の表面に亘って、厚さ約６０ｎｍのＳｉ１−ｘＧｅｘ層をエピタキシャル成長させる。そして、Ｓｉ１−ｘＧｅｘ層を形成した後、Ｓｉ１−ｘＧｅｘ層の上に厚さ約１０ｎｍのＳｉ層をエピタキシャル成長させる。このＳｉ１−ｘＧｅｘ層とＳｉ層により、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１が形成される。ここで、Ｓｉ１−ｘＧｅｘ層は、ボロン（Ｂ）が導入されてＰ型になっており、ボロンの濃度は２×１０１８ａｔｏｍｓ・ｃｍ−３である。このとき、Ｓｉ層には不純物を導入しないでおく。
Ｓｉ１−ｘＧｅｘ層の上において、コレクタ開口部１１０には単結晶のＳｉ層が形成され、ポリシリコン層１０９の上方には多結晶のＳｉ層が形成される。
次に、第２図（ｄ）に示す工程で、ウエハ上に、エッチングストッパとなる膜厚３０ｎｍの第２の堆積酸化膜１１２、及びＰ＋ポリシリコン層２００を順次形成した後、第２図（ｅ）及び第２図（ｆ）に示す工程で、ポリシリコン層２００の上に設けたレジストマスクＲｅ２を用いて、Ｐ＋ポリシリコン層２００をドライエッチングによりパターニングする。このドライエッチングには、エッチングガスとして、例えば、臭化水素（ＨＢｒ）と塩素（Ｃｌ２）との混合ガスが用いられる。
そして、第３図（ｇ）に示す工程で、パターニングされたＰ＋ポリシリコン層２００をマスクにしてウエットエッチングにより第２の堆積酸化膜１１２をパターニングしてベース接合用開口部１１４を形成する。
このウエットエッチングには、エッチング液として、例えば、バッファードフッ酸（フッ化水素酸（ＨＦ）とフッ化アンモニウム溶液（ＮＨ４Ｆ）との混合液）が用いられる。
なお、ここでは断面図を中心として説明しているが、実際には、Ｐ＋ポリシリコン層２００および第２の堆積酸化膜１１２をエッチングする際には、第３図（ｇ）の島状部ｉを残すようにして、この島状部ｉの周囲に位置するＰ＋ポリシリコン層２００および第２の堆積酸化膜１１２がエッチングされる。本明細書では、この島状部ｉのＳｉ基板１００表面上への投影領域を第２所定領域という。
次に、活性領域・分離接合部Ｒａｉにおけるストレスの影響を抑えるために、ベース接合用開口部１１４の形成に用いたレジストマスクＲｅ２を用いて、ボロン（Ｂ）などのＰ型の不純物のイオン注入を行い、表面付近の濃度が３×１０１７ａｔｏｍｓ・ｃｍ−３程度の接合リーク防止層１１３を形成する。
次に、第３図（ｈ）に示す工程で、ＣＶＤにより、ウエハ上に１×１０２０ａｔｏｍｓ・ｃｍ−３以上の高濃度にドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５を堆積し、続いて、厚さ約１００ｎｍの第３の堆積酸化膜１１７を堆積する。
次に、ドライエッチングにより、第３の堆積酸化膜１１７、Ｐ＋ポリシリコン層１１５及びＰ＋ポリシリコン層２００をパターニングして、第３の堆積酸化膜１１７、Ｐ＋ポリシリコン層１１５及びＰ＋ポリシリコン層２００のほぼ中央部に第２の堆積酸化膜１１２に達するベース開口部１１８を形成する。これにより、このベース開口部１１８の底面に第２の堆積酸化膜１１２が露出する。この際、第３の堆積酸化膜１１７のドライエッチングには、エッチングガスとして、三フッ化メタン（ＣＨＦ３）に酸素ガス（Ｏ２）を添加した混合ガスが用いられ、Ｐ＋ポリシリコン層１１５、２００のドライエッチングには、エッチングガスとして、臭化水素（ＨＢｒ）と塩素（Ｃｌ２）との混合ガスが用いられる。このベース開口部１１８は第２の堆積酸化膜１１２の中央部よりも小さく、ベース開口部１１８がベース接合用開口部１１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層１１５とＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部を除く部分とによって構成される外部ベース１１６が形成される。
第３図（ｉ）に示す工程で、ＣＶＤにより、ウエハの全面上に厚さ約３０ｎｍの第４の堆積酸化膜１２０と厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、ポリシリコン膜をエッチバックして、Ｐ＋ポリシリコン層１１５、Ｐ＋ポリシリコン層２００、及び第３の堆積酸化膜１１７の側面上に第４の堆積酸化膜１２０を挟んでポリシリコンからなるサイドウォール１２１を形成する。次に、希フッ酸（ＨＦ濃度１％）によるウエットエッチングを行い、第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０のうち露出している部分を除去する。このとき、ベース開口部１１８においては、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１の上部のＳｉ層が露出する。また、ウエットエッチングは等方性であることから第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０が横方向にもエッチングされ、ベース開口部１１８の寸法が拡大する。
次に、第４図（ｊ）に示す工程で、ウエハ上に、厚さが約２５０ｎｍのＮ＋ポリシリコン層１２９を堆積した後、ドライエッチングによってＮ＋ポリシリコン層１２９及び第３の堆積酸化膜１１７をパターニングすることにより、エミッタ引き出し電極を形成する。
次に、第４図（ｋ）に示す工程で、ドライエッチングにより、Ｐ＋ポリシリコン層１１５，第２の堆積酸化膜１１２，Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１及びポリシリコン層１０９をパターニングして、外部ベース１１６の形状を決定する。
次に、第４図（ｉ）に示す工程で、ウエハ上に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドライエッチングを行なって、Ｎ＋ポリシリコン層１２９とＰ＋ポリシリコン層１１５の側面にサイドウォール１２３を形成する。
このときのドライエッチング（オーバーエッチング）によって、第１の堆積酸化膜１０８の露出している部分を除去して、Ｎ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の表面を露出させる。
さらに、第５図（ｊ）に示す構造を得るために、以下の処理を行なう。まず、スパッタリングによって、ウエハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）を行なうことにより、Ｎ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の露出している表面にＴｉシリサイド層１２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層１２４の結晶構造を変化させるためのアニールを行なう。
次に、ウエハの全面上に層間絶縁膜１２５を形成し、層間絶縁膜１２５を貫通してＮ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７との上の各Ｔｉシリサイド層１２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ１２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ１２６に接続され、層間絶縁膜１２５の上に延びる金属配線１２７を形成する。
以上の工程により、第５図に示す構造を有するＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタ，Ｐ＋型Ｓｉ１−ｘＧｅｘ層１１１からなるベース及びＮ＋型Ｓｉからなるエミッタを備えたＨＢＴが形成される。なお、ＨＢＴのＳｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちＳｉ層には、Ｎ＋ポリシリコン層１２９から高濃度のＮ型不純物（リンなど）が拡散して、Ｎ＋型Ｓｉ層になっている。
本実施の形態では、Ｐ＋ポリシリコン層２００が第２の堆積酸化膜１１２上にエピタキシャル成長によって形成されるので、Ｐ＋ポリシリコン層２００の第２の堆積酸化膜１１２に対する密着性が良好になる。そのため、ウエットエッチングによりＰ＋ポリシリコン層２００をマスクとして堆積酸化膜１１２を除去してベース接合用開口部を形成する際に、Ｐ＋ポリシリコン層２００と堆積酸化膜１１２との間にエッチング液が侵入して堆積酸化膜１１２が侵食されるのを防止することができる。その結果、ドライエッチングによってダメージを受けやすいＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライエッチングによって遂行できるので、微細なＨＢＴを制御性良く製造することができる。
なお、本実施の形態では、ウエットエッチングに対するマスキング層（すなわち、Ｐ＋ポリシリコン層２００）を、ベース層へのコンタクト層であるＰ＋ポリシリコン層１１５と同じ材料で構成したが、異なっていてもよい。また、このマスキング層を、導電性のＰ＋ポリシリコン層で構成したが、絶縁層で構成してもよい。
このマスキング層は、レジストマスクＲｅ２を用いてドライエッチングする際に、エッチングストッパ層１１２に対してある程度選択的にエッチングでき、かつウエットエッチングによって侵食されないことが要求される。このような材料としては、ポリシリコン以外にアモルファスシリコンが挙げられる。
また、本実施の形態では、ドライエッチングに対するエッチングストッパ層を、堆積酸化膜１１２で構成した。このエッチングストッパ層は、ベース接合用開口部１１４を形成する際に、マスキング層２００に対して選択的にウエットエッチングでき、かつベース開口部１１８を形成する際に、導体層１１５に対して選択的にウエットエッチングできることが要求される。もちろん、ドライエッチングによって侵食されないことが前提条件となる。このような要求を満たす膜としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、金属酸化膜（酸化ハフニウム膜（ＨｆＯ２）、酸化ジルコニウム膜（ＺｒＯ２）、酸化ランタン膜（Ｌａ２Ｏ３）、酸化アルミニウム膜（Ａｌ２Ｏ３）、酸化チタン膜（ＴｉＯ２）等）が挙げられる。シリコン酸化膜（ＳｉＯ２）、金属酸化膜を用いた場合には、ウエットエッチングにフッ酸系の薬液が用いられる。また、シリコン窒化膜（ＳｉＮｘ）を用いた場合には、ウエットエッチングに熱リン酸が用いられるが、この場合には、ベース開口部１１８形成時のウエットエッチングを、フッ酸系の薬液による工程と熱リン酸による工程との２工程にするか、もしくは、絶縁層１２０をシリコン窒化膜とする必要がある。
（実施の形態２）
前記実施形態におけるＳｉ１−ｘＧｅｘ層に代えて、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層（０≦ｘ＋ｙ≦１）又はＳｉ１−ｙＣｙ層（０≦ｙ≦１）などのＳｉを含むＳｉとは異なる材料の膜を用いることができる。また、Ｓｉ１−ｘＧｅｘ層，Ｓｉ１−ｘ−ｙＧｅｘＣｙ層，Ｓｉ１−ｙＣｙ層などのうちの２つ以上を積層した膜を用いてもよい。
前記の各種材料を用いることにより、半導体層にかかる歪を抑えることができ、作製される半導体装置の信頼性向上、リーク電流低減につながる。
前記各実施形態におけるバイポーラトランジスタは、必ずしもヘテロバイポーラトランジスタに限定されるものではない。ベース層及びエミッタ層を構成するための半導体層がドライエッチングによりダメージを受けやすい材料で構成されており、かつ微細加工が要求される場合にはヘテロバイポーラトランジスタと同様の課題が生じるからである。また、トランジスタ面積の低減，接合リークの低減は、ホモエピタキシャル成長膜であるＳｉ層をベースとして利用したバイポーラにおいても課題となっているからである。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕
本発明に係る半導体装置の製造方法は、バイポーラトランジスタ、特にＨＢＴの製造方法として有用である。
本発明に係る半導体装置は、バイポーラトランジスタ、特にＨＢＴとして有用である。
【図面の簡単な説明】
第１図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第２図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第３図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第４図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第５図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第６図は、従来の半導体装置の製造工程を示す断面図である。
第７図は、従来の半導体装置の製造工程を示す断面図である。
第８図は、従来の半導体装置の製造工程を示す断面図である。
第９図は、従来の半導体装置の製造工程を示す断面図である。
本発明は、半導体装置及びその製造方法に関し、特にヘテロバイポーラトランジスタの製造方法に関する。
〔技術背景〕
近年、高周波特性向上を目的として、シリコン基板上に形成されるバイポーラトランジスタにＳｉ／ＳｉＧｅのヘテロ接合構造を含ませたヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピッチで進められている。
このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリコンプロセスと親和性のよい材料で構成されるので、高集積度や低コストという大きな利点を有する。また、ＨＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通のＳｉ基板上に形成して集積化することにより、高性能なＢｉＣＭＯＳデバイスを構成することができ、このＢｉＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳＩとして有望である。
そのために、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴについての提案が多く行なわれている。
従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの一例として、特開２０００−３３２０２５号公報に記載されたものが知られている。
第６図〜第９図は、従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの構造を示す断面図である。
第９図に示すように、（００１）面を主面とするＳｉ基板５００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル５０１となっている。Ｓｉ基板１００の表面付近の領域におけるＮ型不純物濃度は、１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整されている。また、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ５０４とが設けられている。各トレンチ５０３，５０４の深さは、それぞれ０．３５μｍ，２μｍ程度である。
Ｓｉ基板５００内におけるトレンチ５０３によって挟まれる領域にコレクタ層５０２が設けられており、シャロートレンチ５０３によりコレクタ層５０２と分離された領域には、レトログレードウェル５０１を介してコレクタ層５０２の電極とコンタクトするためのＮ＋コレクタ引き出し層５０７が設けられている。
また、Ｓｉ基板５００の上には、コレクタ開口部５１０を有する厚さ約３０ｎｍの第１の堆積酸化膜５０８が設けられていて、第１の堆積酸化膜５０８の上にポリシリコン層５０９が設けられている。Ｓｉ基板５００の上面のうちコレクタ開口部５１０に露出する部分の上には、Ｐ型不純物がドープされた厚さ約６０ｎｍのＳｉ１−ｘＧｅｘ層と厚さ約１０ｎｍのＳｉ膜とが積層されてなるＳｉ／Ｓｉ１−ｘＧｅｘ層５１１が設けられている。そして、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１は、Ｓｉ基板５００のコレクタ開口部５１０に露出している表面全体からポリシリコン層５０９の上にまで延びている。
Ｓｉ１−ｘＧｅｘ層５１１のうち中央部の下部が内部ベース５１９として機能し、また、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の中央部の上部がエミッタ層として機能している。
Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちＳｉ１−ｘＧｅｘ層の大部分は、ボロン（Ｂ）などのＰ型不純物によって２×１０１８ａｔｏｍｓ・ｃｍ−３程度にドーピングされており、Ｓｉ層はＮ＋ポリシリコン層５２９からのリン（Ｐ）等のＮ型不純物の拡散によって、基板の深さ方向に向かって１×１０２０ａｔｏｍｓ・ｃｍ−３から１×１０１７ａｔｏｍｓ・ｃｍ−３程度までの分布をもってドーピングされている。
ここで、コレクタ開口部５１０の端よりもシャロートレンチ５０３の端が内側になるように配置されている。これにより、シャロートレンチ５０３が内側に配置されるので、ＨＢＴの総面積を低減することができる。一方、活性領域・分離接合部ＲａｉがＨＢＴのキャリア移動領域に入り込むことによりストレスによる欠陥発生などの影響が懸念される場合がある。
Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の上には、厚さ約３０ｎｍのエッチングストッパ用の第２の堆積酸化膜５１２が設けられていて、第２の堆積酸化膜５１２には、ベース接合用開口部５１４及びベース開口部５１８が形成されている。ベース開口部５１８周辺の第２の堆積酸化膜５１２の外側の幅Ａは、第７図に示されるとおりである。
ベース接合用開口部５１４を埋めて第２の堆積酸化膜５１２の上に延びる厚さ約１５０ｎｍのＰ＋ポリシリコン層５１５と第３の堆積酸化膜５１７とが設けられている。前記Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちベース開口部５１８の下方領域を除く部分とＰ＋ポリシリコン層５１５とによって外部ベース５１６が構成されている。
Ｐ＋ポリシリコン層５１５及び第３の堆積酸化膜５１７のうち，第２の堆積酸化膜５１２のベース開口部５１８の上方に位置する部分は開口されていて、Ｐ＋ポリシリコン層５１５の側面には厚さ約３０ｎｍの第４の堆積酸化膜５２０が形成されており、さらに、第４の堆積酸化膜５２０の上に厚さ約１００ｎｍのポリシリコンからなるサイドウォール５２１が設けられている。そして、ベース開口部５１８を埋めて第３の堆積酸化膜５１７の上に延びるＮ＋ポリシリコン層５２９が設けられており、このＮ＋ポリシリコン層５２９はエミッタ引き出し電極として機能する。前記第４の堆積酸化膜５２０によって、Ｐ＋ポリシリコン層５１５とＮ＋ポリシリコン層５２９とが電気的に絶縁されるとともに、Ｐ＋ポリシリコン層５１５からＮ＋ポリシリコン層５２９への不純物の拡散が阻止されている。また、第３の堆積酸化膜５１７によって、Ｐ＋ポリシリコン層５１５の上面とＮ＋ポリシリコン層５２９とが絶縁されている。さらに、Ｎ＋ポリシリコン層５２９とＰ＋ポリシリコン層５１５の外側面はサイドウォール５２３により覆われている。
さらに、コレクタ引き出し層５０７，Ｐ＋ポリシリコン層５１５及びＮ＋ポリシリコン層５２９の表面には、それぞれＴｉシリサイド層５２４が形成されている。
また、基板全体は層間絶縁膜５２５によって覆われており、層間絶縁膜５２５を貫通してＮ＋コレクタ引き出し層５０７，外部ベースの一部であるＰ＋ポリシリコン層５１５及びエミッタ引き出し電極であるＮ＋ポリシリコン層５２９上のＴｉシリサイド層５２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるＷプラグ５２６と、各Ｗプラグ５２６に接続されて、層間絶縁膜５２５の上に延びる金属配線５２７とが設けられている。
次に、第６図〜第９図を参照しながら製造方法を説明する。
まず、第６図（ａ）に示す工程で、（００１）面を主面とするＳｉ基板５００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル５０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板５００の一部にイオン注入を行なうことによりレトログレードウェル５０１を形成することも可能である。このとき、ＨＢＴ形成におけるＳｉ基板５００の表面付近の領域は、ＨＢＴのコレクタ層となるためにＮ型の不純物濃度を１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整しておく。
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ５０４とを形成する。各トレンチ５０３，５０４の深さは、それぞれ０．３５μｍ，２μｍ程度としておく。Ｓｉ基板５００内におけるシャロートレンチ５０３同士によって挟まれる領域がコレクタ層５０２となる。また、Ｓｉ基板５００内の、シャロートレンチ５０３によりコレクタ層５０２と分離された領域に、コレクタ電極とコンタクトするためのＮ＋コレクタ引き出し層５０７を形成する。
次に、第６図（ｂ）に示す工程で、テトラエトキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上に厚さが約３０ｎｍの第１の堆積酸化膜５０８を形成した後、厚さが約５０ｎｍのポリシリコン層５０９とを順次形成する。その後、ドライエッチング等により、ポリシリコン層５０９をパターニングした後、フッ酸等のウエットエッチングにより第１の堆積酸化膜５０８を除去し、コレクタ開口部５１０を形成する。
次に、第６図（ｃ）に示す工程で、ウエハをＵＨＶ−ＣＶＤ（Ｕｌｔｒａｈｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｓｉ基板５００のコレクタ開口部５１０に露出している表面からポリシリコン層５０９の表面に亘って、厚さ約６０ｎｍのＳｉ１−ｘＧｅｘ層をエピタキシャル成長させる。そして、Ｓｉ１−ｘＧｅｘ層を形成した後、Ｓｉ１−ｘＧｅｘ層の上に厚さ約１０ｎｍのＳｉ層をエピタキシャル成長させる。このＳｉ１−ｘＧｅｘ層とＳｉ層により、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１が形成される。ここで、Ｓｉ１−ｘＧｅｘ層は、ボロン（Ｂ）が導入されてＰ型になっており、ボロンの濃度は２×１０１８ａｔｏｍｓ・ｃｍ−３である。このとき、Ｓｉ層には不純物を導入しないでおく。
Ｓｉ１−ｘＧｅｘ層の上において、コレクタ開口部５１０には単結晶のＳｉ層が形成され、ポリシリコン層５０９の上方には多結晶のＳｉ層が形成される。
次に、第７図（ｄ）に示す工程で、ウエハ上に、エッチングストッパとなる膜厚３０ｎｍの第２の堆積酸化膜５１２を形成した後、第２の堆積酸化膜５１２の上に設けたレジストマスクＲｅ２を用いて、第２の堆積酸化膜５１２をウエットエッチングによりパターニングして、ベース接合用開口部５１４を形成する。続いて、アッシング処理と、硫酸、過酸化水素及び水の混合液による洗浄とによってレジストマスクＲｅ２を除去する。
次に、第７図（ｅ）に示す工程で、ＣＶＤにより、ウエハ上に１×１０２０ａｔｏｍｓ・ｃｍ−３以上の高濃度にドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層５１５を堆積し、続いて、厚さ約１００ｎｍの第３の堆積酸化膜５１７を堆積する。
次に、ドライエッチングにより、第３の堆積酸化膜５１７とＰ＋ポリシリコン層５１５とをパターニングして、第３の堆積酸化膜５１７とＰ＋ポリシリコン層５１５との中央部に第２の堆積酸化膜５１２に達するベース開口部５１８を形成する。このベース開口部５１８は第２の堆積酸化膜５１２の中央部よりも小さく、ベース開口部５１８がベース接合用開口部５１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層５１５とＳｉ／Ｓｉ１−ｘＧｅｘ層５１１の中央部を除く部分とによって構成される外部ベース５１６が形成される。
第７図（ｆ）に示す工程で、ＣＶＤにより、ウエハの全面上に厚さ約３０ｎｍの第４の堆積酸化膜５２０と厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、ポリシリコン膜をエッチバックして、Ｐ＋ポリシリコン層５１５及び第３の堆積酸化膜５１７の側面上に第４の堆積酸化膜５２０を挟んでポリシリコンからなるサイドウォール５２１を形成する。次に、フッ酸等によるウエットエッチングを行い、第２の堆積酸化膜５１２及び第４の堆積酸化膜５２０のうち露出している部分を除去する。このとき、ベース開口部５１８においては、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の上部のＳｉ層が露出する。また、ウエットエッチングは等方性であることから第２の堆積酸化膜５１２及び第４の堆積酸化膜５２０が横方向にもエッチングされ、ベース開口部５１８の寸法が拡大する。つまり、このときのウエットエッチングの量によってベース開口幅Ｗ１が決まる。
次に、第８図（ｇ）に示す工程で、ウエハ上に、厚さが約２５０ｎｍのＮ＋ポリシリコン層５２９を堆積した後、ドライエッチングによってＮ＋ポリシリコン層５２９及び第３の堆積酸化膜５１７をパターニングすることにより、エミッタ引き出し電極を形成する。
次に、第８図（ｈ）に示す工程で、ドライエッチングにより、Ｐ＋ポリシリコン層５１５，第２の堆積酸化膜５１２，Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１及びポリシリコン層５０９をパターニングして、外部ベース５１６の形状を決定する。
次に、第８図（ｉ）に示す工程で、ウエハ上に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドライエッチングを行なって、Ｎ＋ポリシリコン層５２９とＰ＋ポリシリコン層５１５の側面にサイドウォール５２３を形成する。
このときのドライエッチング（オーバーエッチング）によって、第１の堆積酸化膜５０８の露出している部分を除去して、Ｎ＋ポリシリコン層５２９，Ｐ＋ポリシリコン層５１５及びＮ＋コレクタ引き出し層５０７の表面とを露出させる。
さらに、以下の処理を行なう。まず、スパッタリングによって、ウエハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）を行なうことにより、Ｎ＋ポリシリコン層５２９，Ｐ＋ポリシリコン層５１５及びＮ＋コレクタ引き出し層５０７の露出している表面にＴｉシリサイド層５２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層５２４の結晶構造を変化させるためのアニールを行なう。
次に、ウエハの全面上に層間絶縁膜５２５を形成し、層間絶縁膜５２５を貫通してＮ＋ポリシリコン層５２９，Ｐ＋ポリシリコン層５１５及びＮ＋コレクタ引き出し層５０７の上の各Ｔｉシリサイド層５２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ５２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ５２６に接続され、層間絶縁膜５２５の上に延びる金属配線５２７を形成する。
以上の工程により、第９図に示す構造を有するＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタ，Ｐ＋型Ｓｉ１−ｘＧｅｘ層５１１からなるベース及びＮ＋型Ｓｉからなるエミッタを備えたＨＢＴが形成される。なお、ＨＢＴのＳｉ／Ｓｉ１− ｘＧｅｘ層５１１のうちＳｉ層には、Ｎ＋ポリシリコン層５２９から高濃度のＮ型不純物（リンなど）が拡散して、Ｎ＋型Ｓｉ層になっている。
ところで、上述した従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴでは、高精度のパターン加工を施すために、エッチングには、異方性であることから制御性に優れるドライエッチングを原則として採用している。しかし、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１はドライエッチングによってダメージを受けやすいため、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の直上にドライエッチングに対するエッチングスットパ層として第２の堆積酸化膜５１２を設け、この第２の堆積酸化膜５１２を除去する際には、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１に対するダメージの少ないウェットエッチングを採用している。具体的に説明すると、作製工程の第７図（ｄ）に示すベース接合用開口部形成において、第２の堆積酸化膜５１２をパターニングする際に、ウエットエッチングを採用している。
しかし、ウエットエッチングは等方性であることから第２の堆積酸化膜５１２は横方向にもエッチングされ、ベース開口部５１８周辺の第２の堆積酸化膜５１２の外側の幅Ａの寸法は縮小する。また、レジストＲｅ２と第２の堆積酸化膜５１２との界面よりエッチング液が浸入するため、第２の堆積酸化膜５１２の膜厚は減少する。同時に、このエッチング液の浸入は、上述の横方向のエッチングを加速する。そして、第２の堆積酸化膜５１２の膜厚が減少し過ぎると、ベース開口部５１８形成時のエッチングストッパとしての効果がなくなる。
一方、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴにおいては、近年、微細化が要求されつつある。微細化が進むと、上述した第２の堆積酸化膜５１２の横方向へのエッチングを小さく抑える必要がある。
しかしながら、前記従来技術では、堆積酸化膜５１２の横方向へのエッチングと膜厚の減少により、微細化に限界を生ずるという不都合があった。
すなわち、堆積酸化膜５１２に微細な加工を制御性よく施すには、堆積酸化膜５１２の横方向へのエッチング量を抑える必要がある。単純にこれを実現するには、堆積酸化膜５１２をさらに薄くすればよい。堆積酸化膜５１２が薄いほど，堆積酸化膜５１２の横方向へのエッチング量は小さくなるからである。しかし、前記従来技術では、ウエットエッチングによるベース接合用開口部形成後に、堆積酸化膜５１２がさらに薄くなり、エッチングストッパとしての効果がなくなってしまう。
逆に、第２の堆積酸化膜５１２が厚いと、幅Ａの寸法縮小が大きく、幅Ａを小さくすることに限界がある。
〔発明の開示〕
本発明は、このような課題を解決するためになされたもので、微細なＨＢＴとして機能する半導体装置及びその製造方法を提供することを目的する。
この目的を達成するために本発明に係る半導体装置の製造方法は、半導体基板に設けられ、エミッタ層、ベース層、及びコレクタ層を有するバイポーラトランジスタとして機能する半導体装置の製造方法であって、前記半導体基板の表面の一部に第１導電型の前記コレクタ層を形成する工程（ａ）と、前記半導体基板の上に第１の絶縁層を形成し、その後、前記第１の絶縁層の前記コレクタ層の上方に位置する部分に前記コレクタ層に達するコレクタ開口部を形成する工程（ｂ）と、前記半導体基板の上に、少なくとも前記ベース層を構成する第２導電型の層を含む半導体層をエピタキシャル成長によって形成する工程（ｃ）と、前記半導体基板上に、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層とウエットエッチングに対するマスキング層とを、該エッチングストッパ層上に該マスキング層をエピタキシャル成長させるようにして形成する工程（ｄ）と、ドライエッチングにより、前記マスキング層の一部を除去して前記エッチングストッパ層の一部を露出する工程（ｅ）と、残存する前記マスキング層をマスクとして前記工程（ｅ）のドライエッチングにより露出した部分のエッチングストッパ層をウエットエッチングすることにより、前記半導体層に達するベース接合用開口部を形成する工程（ｆ）と、前記半導体基板上に第１導体層及び第２絶縁層を積層した後、前記マスキング層、第１導体層、及び第２絶縁層の一部を貫通するようにドライエッチングすることにより、前記エッチングストッパ層に達するベース開口部を形成する工程（ｇ）と、前記ベース開口部に露出している側面を覆う第３絶縁層を形成する工程（ｈ）と、ウエットエッチングにより、前記エッチングストッパ層のうち前記ベース開口部に露出している部分を除去して、該ベース開口部の底部に前記半導体層を露出させる工程（ｉ）と、前記ベース開口部を埋めて前記エミッタ層を形成する工程（ｊ）と、を有している。
本件発明者の検討の結果、従来例において、ベース接合用開口部を形成する際に、エッチングストッパとしての第２の堆積酸化膜が厚み方向にエッチング（以下侵食という）される原因は、マスキング層であるレジストの第２の堆積酸化膜への密着性が悪いためであることが判明した。一方、上記のような構成とすると、マスキング層がエッチングストッパ層上にエピタキシャル成長によって形成されるので、マスキング層のエッチングストッパ層に対する密着性が良好になる。そのため、ウエットエッチングによりマスキング層をマスクとしてエッチングストッパ層を除去してベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止することができる。その結果、ドライエッチングによってダメージを受けやすい半導体層の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライエッチングによって遂行できるので、微細なバイポーラトランジスタとして機能する半導体装置を制御性良く製造することができる。
前記マスキング層は導体から成っていてもよい。
また、前記工程（ｃ）では、前記コレクタ開口部における前記半導体基板の上に、前記半導体層として、前記コレクタ層とヘテロ接合する前記第２導電型の層としてのヘテロ接合用半導体層と、該ヘテロ接合半導体層とヘテロ接合する、不純物が導入されていないエミッタ用半導体層とをこの順にエピタキシャル成長によって形成し、前記工程（ｊ）において、前記ベース開口部に第１導電型の不純物が導入された第２導体層を形成し、それにより、該第２導体層から前記エミッタ用半導体層に該第１導電型の不純物を拡散させてもよい。
このような構成とすると、ヘテロ接合用半導体層は一般にドライエッチングによってダメージを受けやすいので、本発明が特に有効である。
また、前記ヘテロ接合用半導体層が、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）、Ｓｉ１−ｘ−ｙＧｅｘＣ、（０≦ｘ＋ｙ≦１）及びＳｉ１−ｙＣｙ（０≦ｙ≦１）のうちの少なくともいずれか１つから成っていてもよい。
このような構成とすると、これらの材料は、ドライエッチングによって特にダメージを受けやすいので、本発明が特に有効である。
また、前記工程（ｂ）では、前記第１の絶縁層の上にポリシリコン、アモルファスシリコン、及び窒化シリコンから選ばれるいずれか１つの材料を含む還元性膜を形成し、該還元性膜及び第１の絶縁層の前記コレクタ層の上方に位置する部分に前記コレクタ開口部を形成してもよい。
また、前記工程（ｇ）では、前記ベース接合用開口部に露出する前記半導体層の表面の下方に、残存する前記マスキング層をマスクとして、イオン注入により第２導電型の不純物を導入してリーク接合防止層を形成し、その後、該半導体基板上に第１導体層及び第２絶縁層を積層してもよい。このような構成とすると、リーク電流を低減することができる。
また、本発明に係る半導体装置は、半導体基板に設けられバイポーラトランジスタとして機能する半導体装置であって、前記半導体基板の表面の一部に形成された第１導電型のコレクタ層と、前記半導体基板の上に、前記コレクタ層の上方に位置する部分にコレクタ開口部を有するように形成された第１の絶縁層と、前記コレクタ開口部における前記半導体基板及び前記第１絶縁層の上にエピタキシャル成長によって形成され、少なくともベース層を構成するための第２導電型の層を含む半導体層と、ベース接合用開口部を有するように前記半導体層の所定部分の上方にエピタキシャル成長により順次積層された、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層及びウエットエッチングに対するマスキング層と、前記ベース接合用開口部における前記半導体層及び前記マスキング層を覆う第１導体層と、前記第１導体層の所定部分の上に形成された第２絶縁層と、前記エッチングストッパ層、マスキング層、第１導体層、及び第２絶縁層を貫通するように形成されたベース開口部と、前記マスキング層、第１導体層、及び第２の絶縁層の前記ベース開口部に露出する側面を覆う第３絶縁層と、前記ベース開口部を埋める第２導体層に接続されたエミッタ層と、を備えている。
このような構成とすると、ベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止することができ、その結果、微細なバイポーラトランジスタとして機能する半導体装置を好適に製造することができる。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
第１図〜第５図は、本発明の実施の形態であるＳｉＧｅ−ＨＢＴの製造方法を示す断面図である。
まず、第１図（ａ）に示す工程で、（００１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル１０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板１００の一部にイオン注入を行なうことによりレトログレードウェル１０１を形成することも可能である。このとき、ＨＢＴ形成におけるＳｉ基板１００の表面付近の領域は、ＨＢＴのコレクタ層となるためにＮ型の不純物濃度を１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整しておく。
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ１０４とを形成する。各トレンチ１０３，１０４の深さは、それぞれ０．３５μｍ，２μｍ程度としておく。Ｓｉ基板１００内におけるシャロートレンチ１０３同士によって挟まれる領域がコレクタ層１０２となる。本明細書では、このシャロートレンチ１０３同士によって挟まれる領域のＳｉ基板１００表面上への投影領域を第１所定領域という。また、Ｓｉ基板１００内の、シャロートレンチ１０３によりコレクタ層１０２と分離された領域に、コレクタ電極とコンタクトするためのＮ＋コレクタ引き出し層１０７を形成する。
次に、第１図（ｂ）に示す工程で、テトラエトキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上に厚さが約３０ｎｍの第１の堆積酸化膜１０８を形成した後、厚さが約５０ｎｍのポリシリコン層１０９を形成する。その後、ドライエッチング等により、ポリシリコン層１０９をパターニングした後、フッ酸等のウエットエッチングにより第１の堆積酸化膜１０８を除去し、コレクタ開口部１１０を形成すると共にコレクタ層１０２を露出させる。
次に、第１図（ｃ）に示す工程で、ウエハをＵＨＶ−ＣＶＤ（Ｕｌｔｒａｈｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｓｉ基板１００のコレクタ開口部１１０に露出している表面からポリシリコン層１０９の表面に亘って、厚さ約６０ｎｍのＳｉ１−ｘＧｅｘ層をエピタキシャル成長させる。そして、Ｓｉ１−ｘＧｅｘ層を形成した後、Ｓｉ１−ｘＧｅｘ層の上に厚さ約１０ｎｍのＳｉ層をエピタキシャル成長させる。このＳｉ１−ｘＧｅｘ層とＳｉ層により、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１が形成される。ここで、Ｓｉ１−ｘＧｅｘ層は、ボロン（Ｂ）が導入されてＰ型になっており、ボロンの濃度は２×１０１８ａｔｏｍｓ・ｃｍ−３である。このとき、Ｓｉ層には不純物を導入しないでおく。
Ｓｉ１−ｘＧｅｘ層の上において、コレクタ開口部１１０には単結晶のＳｉ層が形成され、ポリシリコン層１０９の上方には多結晶のＳｉ層が形成される。
次に、第２図（ｄ）に示す工程で、ウエハ上に、エッチングストッパとなる膜厚３０ｎｍの第２の堆積酸化膜１１２、及びＰ＋ポリシリコン層２００を順次形成した後、第２図（ｅ）及び第２図（ｆ）に示す工程で、ポリシリコン層２００の上に設けたレジストマスクＲｅ２を用いて、Ｐ＋ポリシリコン層２００をドライエッチングによりパターニングする。このドライエッチングには、エッチングガスとして、例えば、臭化水素（ＨＢｒ）と塩素（Ｃｌ２）との混合ガスが用いられる。
そして、第３図（ｇ）に示す工程で、パターニングされたＰ＋ポリシリコン層２００をマスクにしてウエットエッチングにより第２の堆積酸化膜１１２をパターニングしてベース接合用開口部１１４を形成する。
このウエットエッチングには、エッチング液として、例えば、バッファードフッ酸（フッ化水素酸（ＨＦ）とフッ化アンモニウム溶液（ＮＨ４Ｆ）との混合液）が用いられる。
なお、ここでは断面図を中心として説明しているが、実際には、Ｐ＋ポリシリコン層２００および第２の堆積酸化膜１１２をエッチングする際には、第３図（ｇ）の島状部ｉを残すようにして、この島状部ｉの周囲に位置するＰ＋ポリシリコン層２００および第２の堆積酸化膜１１２がエッチングされる。本明細書では、この島状部ｉのＳｉ基板１００表面上への投影領域を第２所定領域という。
次に、活性領域・分離接合部Ｒａｉにおけるストレスの影響を抑えるために、ベース接合用開口部１１４の形成に用いたレジストマスクＲｅ２を用いて、ボロン（Ｂ）などのＰ型の不純物のイオン注入を行い、表面付近の濃度が３×１０１７ａｔｏｍｓ・ｃｍ−３程度の接合リーク防止層１１３を形成する。
次に、第３図（ｈ）に示す工程で、ＣＶＤにより、ウエハ上に１×１０２０ａｔｏｍｓ・ｃｍ−３以上の高濃度にドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５を堆積し、続いて、厚さ約１００ｎｍの第３の堆積酸化膜１１７を堆積する。
次に、ドライエッチングにより、第３の堆積酸化膜１１７、Ｐ＋ポリシリコン層１１５及びＰ＋ポリシリコン層２００をパターニングして、第３の堆積酸化膜１１７、Ｐ＋ポリシリコン層１１５及びＰ＋ポリシリコン層２００のほぼ中央部に第２の堆積酸化膜１１２に達するベース開口部１１８を形成する。これにより、このベース開口部１１８の底面に第２の堆積酸化膜１１２が露出する。この際、第３の堆積酸化膜１１７のドライエッチングには、エッチングガスとして、三フッ化メタン（ＣＨＦ３）に酸素ガス（Ｏ２）を添加した混合ガスが用いられ、Ｐ＋ポリシリコン層１１５、２００のドライエッチングには、エッチングガスとして、臭化水素（ＨＢｒ）と塩素（Ｃｌ２）との混合ガスが用いられる。このベース開口部１１８は第２の堆積酸化膜１１２の中央部よりも小さく、ベース開口部１１８がベース接合用開口部１１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層１１５とＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部を除く部分とによって構成される外部ベース１１６が形成される。
第３図（ｉ）に示す工程で、ＣＶＤにより、ウエハの全面上に厚さ約３０ｎｍの第４の堆積酸化膜１２０と厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、ポリシリコン膜をエッチバックして、Ｐ＋ポリシリコン層１１５、Ｐ＋ポリシリコン層２００、及び第３の堆積酸化膜１１７の側面上に第４の堆積酸化膜１２０を挟んでポリシリコンからなるサイドウォール１２１を形成する。次に、希フッ酸（ＨＦ濃度１％）によるウエットエッチングを行い、第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０のうち露出している部分を除去する。このとき、ベース開口部１１８においては、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１の上部のＳｉ層が露出する。また、ウエットエッチングは等方性であることから第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０が横方向にもエッチングされ、ベース開口部１１８の寸法が拡大する。
次に、第４図（ｊ）に示す工程で、ウエハ上に、厚さが約２５０ｎｍのＮ＋ポリシリコン層１２９を堆積した後、ドライエッチングによってＮ＋ポリシリコン層１２９及び第３の堆積酸化膜１１７をパターニングすることにより、エミッタ引き出し電極を形成する。
次に、第４図（ｋ）に示す工程で、ドライエッチングにより、Ｐ＋ポリシリコン層１１５，第２の堆積酸化膜１１２，Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１及びポリシリコン層１０９をパターニングして、外部ベース１１６の形状を決定する。
次に、第４図（ｉ）に示す工程で、ウエハ上に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドライエッチングを行なって、Ｎ＋ポリシリコン層１２９とＰ＋ポリシリコン層１１５の側面にサイドウォール１２３を形成する。
このときのドライエッチング（オーバーエッチング）によって、第１の堆積酸化膜１０８の露出している部分を除去して、Ｎ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の表面を露出させる。
さらに、第５図（ｊ）に示す構造を得るために、以下の処理を行なう。まず、スパッタリングによって、ウエハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）を行なうことにより、Ｎ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の露出している表面にＴｉシリサイド層１２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層１２４の結晶構造を変化させるためのアニールを行なう。
次に、ウエハの全面上に層間絶縁膜１２５を形成し、層間絶縁膜１２５を貫通してＮ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７との上の各Ｔｉシリサイド層１２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ１２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ１２６に接続され、層間絶縁膜１２５の上に延びる金属配線１２７を形成する。
以上の工程により、第５図に示す構造を有するＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタ，Ｐ＋型Ｓｉ１−ｘＧｅｘ層１１１からなるベース及びＮ＋型Ｓｉからなるエミッタを備えたＨＢＴが形成される。なお、ＨＢＴのＳｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちＳｉ層には、Ｎ＋ポリシリコン層１２９から高濃度のＮ型不純物（リンなど）が拡散して、Ｎ＋型Ｓｉ層になっている。
本実施の形態では、Ｐ＋ポリシリコン層２００が第２の堆積酸化膜１１２上にエピタキシャル成長によって形成されるので、Ｐ＋ポリシリコン層２００の第２の堆積酸化膜１１２に対する密着性が良好になる。そのため、ウエットエッチングによりＰ＋ポリシリコン層２００をマスクとして堆積酸化膜１１２を除去してベース接合用開口部を形成する際に、Ｐ＋ポリシリコン層２００と堆積酸化膜１１２との間にエッチング液が侵入して堆積酸化膜１１２が侵食されるのを防止することができる。その結果、ドライエッチングによってダメージを受けやすいＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライエッチングによって遂行できるので、微細なＨＢＴを制御性良く製造することができる。
なお、本実施の形態では、ウエットエッチングに対するマスキング層（すなわち、Ｐ＋ポリシリコン層２００）を、ベース層へのコンタクト層であるＰ＋ポリシリコン層１１５と同じ材料で構成したが、異なっていてもよい。また、このマスキング層を、導電性のＰ＋ポリシリコン層で構成したが、絶縁層で構成してもよい。
このマスキング層は、レジストマスクＲｅ２を用いてドライエッチングする際に、エッチングストッパ層１１２に対してある程度選択的にエッチングでき、かつウエットエッチングによって侵食されないことが要求される。このような材料としては、ポリシリコン以外にアモルファスシリコンが挙げられる。
また、本実施の形態では、ドライエッチングに対するエッチングストッパ層を、堆積酸化膜１１２で構成した。このエッチングストッパ層は、ベース接合用開口部１１４を形成する際に、マスキング層２００に対して選択的にウエットエッチングでき、かつベース開口部１１８を形成する際に、導体層１１５に対して選択的にウエットエッチングできることが要求される。もちろん、ドライエッチングによって侵食されないことが前提条件となる。このような要求を満たす膜としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、金属酸化膜（酸化ハフニウム膜（ＨｆＯ２）、酸化ジルコニウム膜（ＺｒＯ２）、酸化ランタン膜（Ｌａ２Ｏ３）、酸化アルミニウム膜（Ａｌ２Ｏ３）、酸化チタン膜（ＴｉＯ２）等）が挙げられる。シリコン酸化膜（ＳｉＯ２）、金属酸化膜を用いた場合には、ウエットエッチングにフッ酸系の薬液が用いられる。また、シリコン窒化膜（ＳｉＮｘ）を用いた場合には、ウエットエッチングに熱リン酸が用いられるが、この場合には、ベース開口部１１８形成時のウエットエッチングを、フッ酸系の薬液による工程と熱リン酸による工程との２工程にするか、もしくは、絶縁層１２０をシリコン窒化膜とする必要がある。
（実施の形態２）
前記実施形態におけるＳｉ１−ｘＧｅｘ層に代えて、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層（０≦ｘ＋ｙ≦１）又はＳｉ１−ｙＣｙ層（０≦ｙ≦１）などのＳｉを含むＳｉとは異なる材料の膜を用いることができる。また、Ｓｉ１−ｘＧｅｘ層，Ｓｉ１−ｘ−ｙＧｅｘＣｙ層，Ｓｉ１−ｙＣｙ層などのうちの２つ以上を積層した膜を用いてもよい。
前記の各種材料を用いることにより、半導体層にかかる歪を抑えることができ、作製される半導体装置の信頼性向上、リーク電流低減につながる。
前記各実施形態におけるバイポーラトランジスタは、必ずしもヘテロバイポーラトランジスタに限定されるものではない。ベース層及びエミッタ層を構成するための半導体層がドライエッチングによりダメージを受けやすい材料で構成されており、かつ微細加工が要求される場合にはヘテロバイポーラトランジスタと同様の課題が生じるからである。また、トランジスタ面積の低減，接合リークの低減は、ホモエピタキシャル成長膜であるＳｉ層をベースとして利用したバイポーラにおいても課題となっているからである。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕
本発明に係る半導体装置の製造方法は、バイポーラトランジスタ、特にＨＢＴの製造方法として有用である。
本発明に係る半導体装置は、バイポーラトランジスタ、特にＨＢＴとして有用である。
【図面の簡単な説明】
第１図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第２図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第３図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第４図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第５図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第６図は、従来の半導体装置の製造工程を示す断面図である。
第７図は、従来の半導体装置の製造工程を示す断面図である。
第８図は、従来の半導体装置の製造工程を示す断面図である。
第９図は、従来の半導体装置の製造工程を示す断面図である。
【０００１】
明細書
半導体装置及びその製造方法
〔技術分野〕
本発明は、半導体装置及びその製造方法に関し、特にヘテロバイポーラトランジスタの製造方法に関する。
〔技術背景〕
近年、高周波特性向上を目的として、シリコン基板上に形成されるバイポーラトランジスタにＳｉ／ＳｉＧｅのヘテロ接合構造を含ませたヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピッチで進められている。
このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリコンプロセスと親和性のよい材料で構成されるので、高集積度や低コストという大きな利点を有する。また、ＨＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通のＳｉ基板上に形成して集積化することにより、高性能なＢｉＣＭＯＳデバイスを構成することができ、このＢｉＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳＩとして有望である。
そのために、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴについての提案が多く行なわれている。
従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの一例として、特開２０００−３３２０２５号公報に記載されたものが知られている。
第６図〜第９図は、従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの構造を示す断面図である。
第９図に示すように、（００１）面を主面とするＳｉ基板５００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル５０１となっている。Ｓｉ基板５００の表面付近の領域におけるＮ型不純物濃
１
明細書
半導体装置及びその製造方法
〔技術分野〕
本発明は、半導体装置及びその製造方法に関し、特にヘテロバイポーラトランジスタの製造方法に関する。
〔技術背景〕
近年、高周波特性向上を目的として、シリコン基板上に形成されるバイポーラトランジスタにＳｉ／ＳｉＧｅのヘテロ接合構造を含ませたヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピッチで進められている。
このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリコンプロセスと親和性のよい材料で構成されるので、高集積度や低コストという大きな利点を有する。また、ＨＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通のＳｉ基板上に形成して集積化することにより、高性能なＢｉＣＭＯＳデバイスを構成することができ、このＢｉＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳＩとして有望である。
そのために、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴについての提案が多く行なわれている。
従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの一例として、特開２０００−３３２０２５号公報に記載されたものが知られている。
第６図〜第９図は、従来のＳｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴの構造を示す断面図である。
第９図に示すように、（００１）面を主面とするＳｉ基板５００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル５０１となっている。Ｓｉ基板５００の表面付近の領域におけるＮ型不純物濃
１
【０００９】
時のエッチングストッパとしての効果がなくなる。
一方、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴにおいては、近年、微細化が要求されつつある。微細化が進むと、上述した第２の堆積酸化膜５１２の横方向へのエッチングを小さく抑える必要がある。
しかしながら、前記従来技術では、堆積酸化膜５１２の横方向へのエッチングと膜厚の減少により、微細化に限界を生ずるという不都合があった。
すなわち、堆積酸化膜５１２に微細な加工を制御性よく施すには、堆積酸化膜５１２の横方向へのエッチング量を抑える必要がある。単純にこれを実現するには、堆積酸化膜５１２をさらに薄くすればよい。堆積酸化膜５１２が薄いほど，堆積酸化膜５１２の横方向へのエッチング量は小さくなるからである。しかし、前記従来技術では、ウエットエッチングによるベース接合用開口部形成後に、堆積酸化膜５１２がさらに薄くなり、エッチングストッパとしての効果がなくなってしまう。
逆に、第２の堆積酸化膜５１２が厚いと、幅Ａの寸法縮小が大きく、幅Ａを小さくすることに限界がある。
〔発明の開示〕
本発明は、このような課題を解決するためになされたもので、微細なＨＢＴとして機能する半導体装置及びその製造方法を提供することを目的とする。
この目的を達成するために本発明に係る半導体装置の製造方法は、半導体基板に設けられ、エミッタ、ベース、及びコレクタを有するバイポーラトランジスタとして機能する半導体装置の製造方法であって、
前記半導体基板の表面の一部に第１導電型の前記コレクタを形成する工程（ａ）と、前記半導体基板の上に第１の絶縁層を形成し、その後、前記第１の絶縁層の前記コレクタの上方に位置する部分に前記コレクタに達するコレクタ開口部を形成する工程（ｂ）と、前記半導体基板の上に、少なくとも前記ベースを構成する第２導電型の層を含む半導体層をエピ
９
時のエッチングストッパとしての効果がなくなる。
一方、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴにおいては、近年、微細化が要求されつつある。微細化が進むと、上述した第２の堆積酸化膜５１２の横方向へのエッチングを小さく抑える必要がある。
しかしながら、前記従来技術では、堆積酸化膜５１２の横方向へのエッチングと膜厚の減少により、微細化に限界を生ずるという不都合があった。
すなわち、堆積酸化膜５１２に微細な加工を制御性よく施すには、堆積酸化膜５１２の横方向へのエッチング量を抑える必要がある。単純にこれを実現するには、堆積酸化膜５１２をさらに薄くすればよい。堆積酸化膜５１２が薄いほど，堆積酸化膜５１２の横方向へのエッチング量は小さくなるからである。しかし、前記従来技術では、ウエットエッチングによるベース接合用開口部形成後に、堆積酸化膜５１２がさらに薄くなり、エッチングストッパとしての効果がなくなってしまう。
逆に、第２の堆積酸化膜５１２が厚いと、幅Ａの寸法縮小が大きく、幅Ａを小さくすることに限界がある。
〔発明の開示〕
本発明は、このような課題を解決するためになされたもので、微細なＨＢＴとして機能する半導体装置及びその製造方法を提供することを目的とする。
この目的を達成するために本発明に係る半導体装置の製造方法は、半導体基板に設けられ、エミッタ、ベース、及びコレクタを有するバイポーラトランジスタとして機能する半導体装置の製造方法であって、
前記半導体基板の表面の一部に第１導電型の前記コレクタを形成する工程（ａ）と、前記半導体基板の上に第１の絶縁層を形成し、その後、前記第１の絶縁層の前記コレクタの上方に位置する部分に前記コレクタに達するコレクタ開口部を形成する工程（ｂ）と、前記半導体基板の上に、少なくとも前記ベースを構成する第２導電型の層を含む半導体層をエピ
９
【００１０】
タキシャル成長によって形成する工程（ｃ）と、前記半導体基板上に、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層とウエットエッチングに対するマスキング層とを、該エッチングストッパ層上に該マスキング層を形成する工程（ｄ）と、ドライエッチングにより、前記マスキング層の一部を除去して前記エッチングストッパ層の一部を露出する工程（ｅ）と、残存する前記マスキング層をマスクとして前記工程（ｅ）のドライエッチングにより露出した部分のエッチングストッパ層をウエットエッチングすることにより、前記半導体層に達するベース接合用開口部を形成する工程（ｆ）と、前記半導体基板上に第１導体層及び第２絶縁層を積層した後、前記マスキング層、第１導体層、及び第２絶縁層の一部を貫通するようにドライエッチングすることにより、前記エッチングストッパ層に達するベース開口部を形成する工程（ｇ）と、前記ベース開口部に露出している側面を覆う第３絶縁層を形成する工程（ｈ）と、ウエットエッチングにより、前記エッチングストッパ層のうち前記ベース開口部に露出している部分を除去して、該ベース開口部の底部に前記半導体層を露出させる工程（ｉ）と、前記ベース開口部を埋めて前記エミッタを形成する工程（ｊ）と、を有している。
本件発明者の検討の結果、従来例において、ベース接合用開口部を形成する際に、エッチングストッパとしての第２の堆積酸化膜が厚み方向にエッチング（以下侵食という）される原因は、マスキング層であるレジストの第２の堆積酸化膜への密着性が悪いためであることが判明した。一方、上記のような構成とすると、マスキング層がエッチングストッパ層上に形成されるので、マスキング層のエッチングストッパ層に対する密着性が良好になる。そのため、ウエットエッチングによりマスキング層をマスクとしてエッチングストッパ層を除去してベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止
１０
タキシャル成長によって形成する工程（ｃ）と、前記半導体基板上に、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層とウエットエッチングに対するマスキング層とを、該エッチングストッパ層上に該マスキング層を形成する工程（ｄ）と、ドライエッチングにより、前記マスキング層の一部を除去して前記エッチングストッパ層の一部を露出する工程（ｅ）と、残存する前記マスキング層をマスクとして前記工程（ｅ）のドライエッチングにより露出した部分のエッチングストッパ層をウエットエッチングすることにより、前記半導体層に達するベース接合用開口部を形成する工程（ｆ）と、前記半導体基板上に第１導体層及び第２絶縁層を積層した後、前記マスキング層、第１導体層、及び第２絶縁層の一部を貫通するようにドライエッチングすることにより、前記エッチングストッパ層に達するベース開口部を形成する工程（ｇ）と、前記ベース開口部に露出している側面を覆う第３絶縁層を形成する工程（ｈ）と、ウエットエッチングにより、前記エッチングストッパ層のうち前記ベース開口部に露出している部分を除去して、該ベース開口部の底部に前記半導体層を露出させる工程（ｉ）と、前記ベース開口部を埋めて前記エミッタを形成する工程（ｊ）と、を有している。
本件発明者の検討の結果、従来例において、ベース接合用開口部を形成する際に、エッチングストッパとしての第２の堆積酸化膜が厚み方向にエッチング（以下侵食という）される原因は、マスキング層であるレジストの第２の堆積酸化膜への密着性が悪いためであることが判明した。一方、上記のような構成とすると、マスキング層がエッチングストッパ層上に形成されるので、マスキング層のエッチングストッパ層に対する密着性が良好になる。そのため、ウエットエッチングによりマスキング層をマスクとしてエッチングストッパ層を除去してベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止
１０
【００１１】
することができる。その結果、ドライエッチングによってダメージを受けやすい半導体層の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライエッチングによって遂行できるので、微細なバイポーラトランジスタとして機能する半導体装置を制御性良く製造することができる。
前記マスキング層は導体から成っていてもよい。
また、前記工程（ｃ）では、前記コレクタ開口部における前記半導体基板の上に、前記半導体層として、前記コレクタとヘテロ接合する前記第２導電型の層としてのヘテロ接合用半導体層と、該ヘテロ接合半導体層とヘテロ接合する、不純物が導入されていないエミッタ用半導体層とをこの順にエピタキシャル成長によって形成し、前記工程（ｊ）において、前記ベース開口部に第１導電型の不純物が導入された第２導体層を形成し、それにより、該第２導体層から前記エミッタ用半導体層に該第１導電型の不純物を拡散させてもよい。
このような構成とすると、ヘテロ接合用半導体層は一般にドライエッチングによってダメージを受けやすいので、本発明が特に有効である。
また、前記ヘテロ接合用半導体層が、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣのうちの少なくともいずれか１つから成っていてもよい。
このような構成とすると、これらの材料は、ドライエッチングによって特にダメージを受けやすいので、本発明が特に有効である。
また、前記工程（ｂ）では、前記第１の絶縁層の上にポリシリコン、アモルファスシリコン、及び窒化シリコンから選ばれるいずれか１つの材料を含む還元性膜を形成し、該還元性膜及び第１の絶縁層の前記コレクタの上方に位置する部分に前記コレクタ開口部を形成してもよい。
また、前記工程（ｇ）では、前記ベース接合用開口部に露出する前記半導体層の表面の下方に、残存する前記マスキング層をマスクとして、イオン注入により第２導電型の不純物を導入してリーク接合防止層を形成し、その後、該半導体基板上に第１導体層及び第２絶縁層を積層し
１１
することができる。その結果、ドライエッチングによってダメージを受けやすい半導体層の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライエッチングによって遂行できるので、微細なバイポーラトランジスタとして機能する半導体装置を制御性良く製造することができる。
前記マスキング層は導体から成っていてもよい。
また、前記工程（ｃ）では、前記コレクタ開口部における前記半導体基板の上に、前記半導体層として、前記コレクタとヘテロ接合する前記第２導電型の層としてのヘテロ接合用半導体層と、該ヘテロ接合半導体層とヘテロ接合する、不純物が導入されていないエミッタ用半導体層とをこの順にエピタキシャル成長によって形成し、前記工程（ｊ）において、前記ベース開口部に第１導電型の不純物が導入された第２導体層を形成し、それにより、該第２導体層から前記エミッタ用半導体層に該第１導電型の不純物を拡散させてもよい。
このような構成とすると、ヘテロ接合用半導体層は一般にドライエッチングによってダメージを受けやすいので、本発明が特に有効である。
また、前記ヘテロ接合用半導体層が、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣのうちの少なくともいずれか１つから成っていてもよい。
このような構成とすると、これらの材料は、ドライエッチングによって特にダメージを受けやすいので、本発明が特に有効である。
また、前記工程（ｂ）では、前記第１の絶縁層の上にポリシリコン、アモルファスシリコン、及び窒化シリコンから選ばれるいずれか１つの材料を含む還元性膜を形成し、該還元性膜及び第１の絶縁層の前記コレクタの上方に位置する部分に前記コレクタ開口部を形成してもよい。
また、前記工程（ｇ）では、前記ベース接合用開口部に露出する前記半導体層の表面の下方に、残存する前記マスキング層をマスクとして、イオン注入により第２導電型の不純物を導入してリーク接合防止層を形成し、その後、該半導体基板上に第１導体層及び第２絶縁層を積層し
１１
【００１２】
てもよい。このような構成とすると、リーク電流を低減することができる。
また、本発明に係る半導体装置は、半導体基板に設けられバイポーラトランジスタとして機能する半導体装置であって、前記半導体基板の表面の一部に形成された第１導電型のコレクタと、前記半導体基板の上に、前記コレクタの上方に位置する部分にコレクタ開口部を有するように形成された第１の絶縁層と、前記コレクタ開口部における前記半導体基板及び前記第１絶縁層の上にエピタキシャル成長によって形成され、少なくともベースを構成するための第２導電型の層を含む半導体層と、ベース接合用開口部を有するように前記半導体層の所定部分の上方に順次積層された、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層及びウエットエッチングに対するマスキング層と、前記ベース接合用開口部における前記半導体層及び前記マスキング層を覆う第１導体層と、前記第１導体層の所定部分の上に形成された第２絶縁層と、前記エッチングストッパ層、マスキング層、第１導体層、及び第２絶縁層を貫通するように形成されたベース開口部と、前記マスキング層、第１導体層、及び第２の絶縁層の前記ベース開口部に露出する側面を覆う第４絶縁層と、前記ベース開口部を埋める第２導体層に接続されたエミッタと、を備えている。
このような構成とすると、ベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止することができ、その結果、微細なバイポーラトランジスタとして機能する半導体装置を好適に製造することができる。
また、本発明の半導体装置の製造方法において、前記ベースが、内部ベースと外部ベースとからなり、前記内部ベースは、前記半導体層の中央部からなり、前記外部ベースは、前記マスキング層と、前記半導体層の中央部を除く部分とからなっていてもよい。
１２
てもよい。このような構成とすると、リーク電流を低減することができる。
また、本発明に係る半導体装置は、半導体基板に設けられバイポーラトランジスタとして機能する半導体装置であって、前記半導体基板の表面の一部に形成された第１導電型のコレクタと、前記半導体基板の上に、前記コレクタの上方に位置する部分にコレクタ開口部を有するように形成された第１の絶縁層と、前記コレクタ開口部における前記半導体基板及び前記第１絶縁層の上にエピタキシャル成長によって形成され、少なくともベースを構成するための第２導電型の層を含む半導体層と、ベース接合用開口部を有するように前記半導体層の所定部分の上方に順次積層された、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層及びウエットエッチングに対するマスキング層と、前記ベース接合用開口部における前記半導体層及び前記マスキング層を覆う第１導体層と、前記第１導体層の所定部分の上に形成された第２絶縁層と、前記エッチングストッパ層、マスキング層、第１導体層、及び第２絶縁層を貫通するように形成されたベース開口部と、前記マスキング層、第１導体層、及び第２の絶縁層の前記ベース開口部に露出する側面を覆う第４絶縁層と、前記ベース開口部を埋める第２導体層に接続されたエミッタと、を備えている。
このような構成とすると、ベース接合用開口部を形成する際に、マスキング層とエッチングストッパ層との間にエッチング液が侵入してエッチングストッパ層が侵食されるのを防止することができ、その結果、微細なバイポーラトランジスタとして機能する半導体装置を好適に製造することができる。
また、本発明の半導体装置の製造方法において、前記ベースが、内部ベースと外部ベースとからなり、前記内部ベースは、前記半導体層の中央部からなり、前記外部ベースは、前記マスキング層と、前記半導体層の中央部を除く部分とからなっていてもよい。
１２
【００１３】
また、前記マスキング層がポリシリコンからなっていてもよい。
また、本発明の半導体装置において、前記マスキング層が導体から成り、前記ベースが、内部ベースと外部ベースとからなり、前記内部ベースは、前記半導体層の中央部からなり、前記外部ベースは、前記マスキング層と、前記半導体層の中央部を除く部分とからなっていてもよい。また、前記マスキング層がポリシリコンからなっていてもよい。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔図面の簡単な説明〕
第１図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第２図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第３図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第４図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第５図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第６図は、従来の半導体装置の製造工程を示す断面図である。
第７図は、従来の半導体装置の製造工程を示す断面図である。
第８図は、従来の半導体装置の製造工程を示す断面図である。
第９図は、従来の半導体装置の製造工程を示す断面図である。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
第１図〜第５図は、本発明の実施の形態であるＳｉＧｅ−ＨＢＴの製造方法を示す断面図である。
まず、第１図（ａ）に示す工程で、（００１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル１０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板１００の一部にイオン注入を行なうことによりレトログレー
１３／１
また、前記マスキング層がポリシリコンからなっていてもよい。
また、本発明の半導体装置において、前記マスキング層が導体から成り、前記ベースが、内部ベースと外部ベースとからなり、前記内部ベースは、前記半導体層の中央部からなり、前記外部ベースは、前記マスキング層と、前記半導体層の中央部を除く部分とからなっていてもよい。また、前記マスキング層がポリシリコンからなっていてもよい。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔図面の簡単な説明〕
第１図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第２図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第３図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第４図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第５図は、本発明の第１の実施形態の半導体装置の製造工程を示す断面図である。
第６図は、従来の半導体装置の製造工程を示す断面図である。
第７図は、従来の半導体装置の製造工程を示す断面図である。
第８図は、従来の半導体装置の製造工程を示す断面図である。
第９図は、従来の半導体装置の製造工程を示す断面図である。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
第１図〜第５図は、本発明の実施の形態であるＳｉＧｅ−ＨＢＴの製造方法を示す断面図である。
まず、第１図（ａ）に示す工程で、（００１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル１０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板１００の一部にイオン注入を行なうことによりレトログレー
１３／１
【００１８】
を行なうことにより、Ｎ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の露出している表面にＴｉシリサイド層１２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層１２４の結晶構造を変化させるためのアニールを行なう。
次に、ウエハの全面上に層間絶縁膜１２５を形成し、層間絶縁膜１２５を貫通してＮ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７との上の各Ｔｉシリサイド層１２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ１２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ１２６に接続され、層間絶縁膜１２５の上に延びる金属配線１２７を形成する。
以上の工程により、第５図に示す構造を有するＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタ，Ｐ＋型Ｓｉ１−ｘＧｅｘ層１１１からなるベース及びＮ＋型Ｓｉからなるエミッタを備えたＨＢＴが形成される。なお、ＨＢＴのＳｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちＳｉ層には、Ｎ＋ポリシリコン層１２９から高濃度のＮ型不純物（リンなど）が拡散して、Ｎ＋型Ｓｉ層になっている。
本実施の形態では、Ｐ＋ポリシリコン層２００が第２の堆積酸化膜１１２上に形成されるので、Ｐ＋ポリシリコン層２００の第２の堆積酸化膜１１２に対する密着性が良好になる。そのため、ウエットエッチングによりＰ＋ポリシリコン層２００をマスクとして堆積酸化膜１１２を除去してベース接合用開口部を形成する際に、Ｐ＋ポリシリコン層２００と堆積酸化膜１１２との間にエッチング液が侵入して堆積酸化膜１１２が侵食されるのを防止することができる。その結果、ドライエッチングによってダメージを受けやすいＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライ
１８
を行なうことにより、Ｎ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の露出している表面にＴｉシリサイド層１２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層１２４の結晶構造を変化させるためのアニールを行なう。
次に、ウエハの全面上に層間絶縁膜１２５を形成し、層間絶縁膜１２５を貫通してＮ＋ポリシリコン層１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７との上の各Ｔｉシリサイド層１２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ１２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ１２６に接続され、層間絶縁膜１２５の上に延びる金属配線１２７を形成する。
以上の工程により、第５図に示す構造を有するＨＢＴ、つまり、Ｎ型Ｓｉからなるコレクタ，Ｐ＋型Ｓｉ１−ｘＧｅｘ層１１１からなるベース及びＮ＋型Ｓｉからなるエミッタを備えたＨＢＴが形成される。なお、ＨＢＴのＳｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちＳｉ層には、Ｎ＋ポリシリコン層１２９から高濃度のＮ型不純物（リンなど）が拡散して、Ｎ＋型Ｓｉ層になっている。
本実施の形態では、Ｐ＋ポリシリコン層２００が第２の堆積酸化膜１１２上に形成されるので、Ｐ＋ポリシリコン層２００の第２の堆積酸化膜１１２に対する密着性が良好になる。そのため、ウエットエッチングによりＰ＋ポリシリコン層２００をマスクとして堆積酸化膜１１２を除去してベース接合用開口部を形成する際に、Ｐ＋ポリシリコン層２００と堆積酸化膜１１２との間にエッチング液が侵入して堆積酸化膜１１２が侵食されるのを防止することができる。その結果、ドライエッチングによってダメージを受けやすいＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の直上層の除去のみをウエットエッチングによって制御性良く遂行し、その他のエッチング加工を制御性の良いドライ
１８
Claims (7)
- 半導体基板に設けられ、エミッタ層、ベース層、及びコレクタ層を有するバイポーラトランジスタとして機能する半導体装置の製造方法であって、
前記半導体基板の表面の一部に第１導電型の前記コレクタ層を形成する工程（ａ）と、
前記半導体基板の上に第１の絶縁層を形成し、その後、前記第１の絶縁層の前記コレクタ層の上方に位置する部分に前記コレクタ層に達するコレクタ開口部を形成する工程（ｂ）と、
前記半導体基板の上に、少なくとも前記ベース層を構成する第２導電型の層を含む半導体層をエピタキシャル成長によって形成する工程（ｃ）と、
前記半導体基板上に、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層とウエットエッチングに対するマスキング層とを、該エッチングストッパ層上に該マスキング層をエピタキシャル成長させるようにして形成する工程（ｄ）と、
ドライエッチングにより、前記マスキング層の一部を除去して前記エッチングストッパ層の一部を露出する工程（ｅ）と、
残存する前記マスキング層をマスクとして前記工程（ｅ）のドライエッチングにより露出した部分のエッチングストッパ層をウエットエッチングすることにより、前記半導体層に達するベース接合用開口部を形成する工程（ｆ）と、
前記半導体基板上に第１導体層及び第２絶縁層を積層した後、前記マスキング層、第１導体層、及び第２絶縁層の一部を貫通するようにドライエッチングすることにより、前記エッチングストッパ層に達するベース開口部を形成する工程（ｇ）と、
前記ベース開口部に露出している側面を覆う第３絶縁層を形成する工程（ｈ）と、
ウエットエッチングにより、前記エッチングストッパ層のうち前記ベース開口部に露出している部分を除去して、該ベース開口部の底部に前記半導体層を露出させる工程（ｉ）と、
前記ベース開口部を埋めて前記エミッタ層を形成する工程（ｊ）と、
を有する半導体装置の製造方法。 - 請求の範囲第１項記載の半導体装置の製造方法において、
前記マスキング層が導体から成る、半導体装置の製造方法。 - 請求の範囲第１項記載の半導体装置の製造方法において、
前記工程（ｃ）では、前記コレクタ開口部における前記半導体基板の上に、前記半導体層として、前記コレクタ層とヘテロ接合する前記第２導電型の層としてのヘテロ接合用半導体層と、該ヘテロ接合半導体層とヘテロ接合する、不純物が導入されていないエミッタ用半導体層とをこの順にエピタキシャル成長によって形成し、
前記工程（ｊ）において、前記ベース開口部に第１導電型の不純物が導入された第２導体層を形成し、それにより、該第２導体層から前記エミッタ用半導体層に該第１導電型の不純物を拡散させる、半導体装置の製造方法。 - 請求の範囲第３項記載の半導体装置の製造方法において、
前記ヘテロ接合用半導体層が、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）、Ｓｉ１−ｘ−ｙＧｅｘＣ、（０≦ｘ＋ｙ≦１）及びＳｉ１−ｙＣｙ（０≦ｙ≦１）のうちの少なくともいずれか１つから成る、半導体装置の製造方法。 - 請求の範囲第１項記載の半導体装置の製造方法において、
前記工程（ｂ）では、前記第１の絶縁層の上にポリシリコン、アモルファスシリコン、及び窒化シリコンから選ばれるいずれか１つの材料を含む還元性膜を形成し、該還元性膜及び第１の絶縁層の前記コレクタ層の上方に位置する部分に前記コレクタ開口部を形成する、半導体装置の製造方法。 - 請求の範囲第１項記載の半導体装置の製造方法において、
前記工程（ｇ）では、前記ベース接合用開口部に露出する前記半導体層の表面の下方に、残存する前記マスキング層をマスクとして、イオン注入により第２導電型の不純物を導入してリーク接合防止層を形成し、その後、該半導体基板上に第１導体層及び第２絶縁層を積層する、半導体装置の製造方法。 - 半導体基板に設けられバイポーラトランジスタとして機能する半導体装置であって、
前記半導体基板の表面の一部に形成された第１導電型のコレクタ層と、
前記半導体基板の上に、前記コレクタ層の上方に位置する部分にコレクタ開口部を有するように形成された第１の絶縁層と、
前記コレクタ開口部における前記半導体基板及び前記第１絶縁層の上にエピタキシャル成長によって形成され、少なくともベース層を構成するための第２導電型の層を含む半導体層と、
ベース接合用開口部を有するように前記半導体層の所定部分の上方にエピタキシャル成長により順次積層された、ドライエッチングに対するエッチングストッパとして機能しかつ絶縁性を有するエッチングストッパ層及びウエットエッチングに対するマスキング層と、
前記ベース接合用開口部における前記半導体層及び前記マスキング層を覆う第１導体層と、
前記第１導体層の所定部分の上に形成された第２絶縁層と、
前記エッチングストッパ層、マスキング層、第１導体層、及び第２絶縁層を貫通するように形成されたベース開口部と、
前記マスキング層、第１導体層、及び第２の絶縁層の前記ベース開口部に露出する側面を覆う第３絶縁層と、
前記ベース開口部を埋める第２導体層に接続されたエミッタ層と、
を備えた半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283272 | 2001-09-18 | ||
| JP2001283272 | 2001-09-18 | ||
| PCT/JP2002/009569 WO2003026018A1 (fr) | 2001-09-18 | 2002-09-18 | Dispositif a semi-conducteur et son procede de production |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003026018A1 true JPWO2003026018A1 (ja) | 2005-01-06 |
| JP4402953B2 JP4402953B2 (ja) | 2010-01-20 |
Family
ID=19106782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003529533A Expired - Fee Related JP4402953B2 (ja) | 2001-09-18 | 2002-09-18 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6927118B2 (ja) |
| JP (1) | JP4402953B2 (ja) |
| WO (1) | WO2003026018A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070248895A1 (en) * | 2001-11-07 | 2007-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for reduction of photomask defects |
| FR2854494A1 (fr) * | 2003-05-02 | 2004-11-05 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire |
| TW200849556A (en) * | 2006-06-14 | 2008-12-16 | Nxp Bv | Semiconductor device and method of manufacturing such a device |
| EP2315238B1 (en) * | 2009-10-26 | 2012-06-20 | Nxp B.V. | Heterojunction Bipolar Transistor |
| CN103035689B (zh) * | 2012-05-23 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt的集电区引出结构及其制造方法 |
| US9825157B1 (en) * | 2016-06-29 | 2017-11-21 | Globalfoundries Inc. | Heterojunction bipolar transistor with stress component |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4318751A (en) * | 1980-03-13 | 1982-03-09 | International Business Machines Corporation | Self-aligned process for providing an improved high performance bipolar transistor |
| JPS63184364A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| US4914053A (en) * | 1987-09-08 | 1990-04-03 | Texas Instruments Incorporated | Heteroepitaxial selective-area growth through insulator windows |
| JPH06101473B2 (ja) * | 1988-12-05 | 1994-12-12 | 日本電気株式会社 | 半導体装置 |
| JPH04184937A (ja) * | 1990-11-20 | 1992-07-01 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPH04245438A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH05175209A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05182980A (ja) * | 1992-01-07 | 1993-07-23 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JP3093496B2 (ja) * | 1992-12-10 | 2000-10-03 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH06349832A (ja) * | 1993-06-08 | 1994-12-22 | Kawasaki Steel Corp | 銅配線パターンの形成方法 |
| EP1037284A3 (en) * | 1999-03-15 | 2002-10-30 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| JP2001035858A (ja) * | 1999-07-21 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| DE10061199A1 (de) * | 2000-12-08 | 2002-06-13 | Ihp Gmbh | Verfahren zur Herstellung von schnellen vertikalen npn-Bipolartransistoren und komplementären MOS-Transistoren auf einem Chip |
| JP3794963B2 (ja) * | 2001-02-05 | 2006-07-12 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR100486304B1 (ko) * | 2003-02-07 | 2005-04-29 | 삼성전자주식회사 | 자기정렬을 이용한 바이씨모스 제조방법 |
| US7091099B2 (en) * | 2003-03-25 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| JP2005011915A (ja) * | 2003-06-18 | 2005-01-13 | Hitachi Ltd | 半導体装置、半導体回路モジュールおよびその製造方法 |
| US6960820B2 (en) * | 2003-07-01 | 2005-11-01 | International Business Machines Corporation | Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
-
2002
- 2002-09-18 WO PCT/JP2002/009569 patent/WO2003026018A1/ja active Application Filing
- 2002-09-18 JP JP2003529533A patent/JP4402953B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-29 US US10/695,478 patent/US6927118B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040092076A1 (en) | 2004-05-13 |
| JP4402953B2 (ja) | 2010-01-20 |
| US6927118B2 (en) | 2005-08-09 |
| WO2003026018A1 (fr) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865709B2 (en) | Selectively deposited spacer film for metal gate sidewall protection | |
| JP2001024200A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0658912B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2002289834A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4402953B2 (ja) | 半導体装置の製造方法 | |
| KR20060049929A (ko) | 층 어레이의 제조 방법 | |
| JP4401453B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| JP2011003907A (ja) | バイポーラ・トランジスタ構造およびその製造方法 | |
| JP3202011B2 (ja) | 半導体装置及びその製造方法 | |
| JP3231311B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2010525609A (ja) | 半導体デバイスにおける分離層の形成 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JP3938569B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP5277555B2 (ja) | 半導体装置の製造方法 | |
| JP2002016077A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH10261647A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JP2001284364A (ja) | 半導体装置及びその製造方法 | |
| JP2002016160A (ja) | 半導体装置の製造方法 | |
| JP2004343001A (ja) | 半導体装置及びその製造方法 | |
| JP2002353233A (ja) | 半導体装置およびその製造方法 | |
| JPS61198778A (ja) | 半導体装置の製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |