JPH08115982A

JPH08115982A - 半導体集積回路装置およびその製造方法

Info

Publication number: JPH08115982A
Application number: JP6252575A
Authority: JP
Inventors: Takashi Toida; 孝志戸井田
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1994-10-19
Filing date: 1994-10-19
Publication date: 1996-05-07

Abstract

(57)【要約】【構成】Ｎチャネルトランジスタ４９はＰウエル１３
に設け、Ｐチャネルトランジスタ５１はＮウエル１５に
設け、Ｎチャネルトランジスタはゲート電極３５に整合
する領域に設ける低濃度領域３７と第１の高濃度領域３
９とゲート電極とサイドウォール４３との整合する領域
に設ける第２の高濃度領域４１とを有し、Ｐチャネルト
ランジスタはゲート電極に整合する領域に設ける低濃度
領域と第１の高濃度領域とゲート電極とサイドウォール
との整合する領域に設ける第２の高濃度領域とを有する
半導体集積回路装置およびその製造方法。【効果】インパクトイオン化に起因するＰＮ接合障壁
の低下を抑制し、小数キャリアの注入効率を低下させ、
ＭＯＳトランジスタの耐圧を向上させる効果をもつ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路装置およ
びその製造方法に関し、とくにＰチャネルトランジスタ
とＮチャネルトランジスタとを有する、いわゆる相補型
ＭＯＳトランジスタ（ＣＭＯＳ）の構造とこの構造を形
成するための製造方法とに関する。

【０００２】

【従来の技術】従来技術における相補型のＭＯＳトラン
ジスタの構造を、図１２の断面図を用いて説明する。

【０００３】図１２に示すように、Ｎチャネルトランジ
スタ４９はＰウエル１３に設け、Ｐチャネルトランジス
タ５１はＮウエル１５に設ける。これらのＰウエル１３
とＮウエル１５とは、フィールド酸化膜３１によって絶
縁分離している。

【０００４】そして、Ｎチャネルトランジスタ４９とＰ
チャネルトランジスタ５１とは、ゲート電極３５に整合
する領域の半導体基板１１に設ける低濃度拡散領域５３
と、ゲート電極３５とサイドウォール４３とに整合する
領域の半導体基板１１に設ける高濃度拡散領域５５と
を、それぞれ備える。

【０００５】ここで低濃度拡散領域５３は、Ｎチャネル
トランジスタ４９とＰチャネルトランジスタ５１とのド
レイン接合における電界を緩和して、ＭＯＳトランジス
タの高耐圧を実現するための拡散領域である。

【０００６】この図１２に示す相補型のＭＯＳトランジ
スタの構造を形成するための製造方法を、図１０から図
１２の断面図を用いて説明する。

【０００７】まず図１０に示すように、半導体基板１１
のＮチャネルトランジスタ４９を形成する領域にＰウエ
ル１３を形成し、Ｐチャネルトランジスタ５１を形成す
る領域にＮウエル１５を形成する。

【０００８】この素子形成領域であるＰウエル１３とＮ
ウエル１５との形成は、イオン注入法と熱拡散法とによ
って形成する。

【０００９】その後、素子形成領域であるＰウエル１３
とＮウエル１５との間の絶縁分離を行うために、耐酸化
膜を酸化防止膜として酸化を行い、この耐酸化膜を形成
していない領域に酸化シリコン膜を形成する選択酸化処
理工程により、素子分離領域にフィールド酸化膜３１を
形成する。

【００１０】この選択酸化処理工程の前に、チャネルス
トップ領域２９を形成するために、耐酸化膜に整合する
領域でしかもＮチャネルトランジスタ４９を形成する素
子領域の周辺に導電型がＰ型の不純物を導入しておく。

【００１１】その後、Ｐウエル１３とＮウエル１５との
それぞれにゲート絶縁膜３３とゲート電極３５とを形成
する。

【００１２】その後、Ｎチャネルトランジスタ４９とＰ
チャネルトランジスタ５１のゲート電極３５に整合する
領域に、それぞれ低濃度拡散領域５３を形成する。

【００１３】つぎに図１１に示すように、ゲート電極３
５の側壁領域にサイドウォール４３を形成する。

【００１４】そして、Ｎチャネルトランジスタ４９とＰ
チャネルトランジスタ５１とのゲート電極３５とサイド
ウォール４３との整合する領域に、それぞれ高濃度拡散
領域５５を形成する。

【００１５】つぎに図１２に示すように、全面に層間絶
縁膜４５を形成し、この層間絶縁膜４５にコンタクトホ
ールを形成する。さらにこのコンタクトホールを介して
高濃度拡散領域５５と接続する配線４７を形成する。

【００１６】

【発明が解決しようとする課題】図１２を用いて説明し
たＮチャネルトランジスタ４９とＰチャネルトランジス
タ５１とは、ソースドレイン領域にそれぞれ低濃度拡散
領域５３と高濃度拡散領域５５とを備えている。このた
め低濃度拡散領域５３をもたないＭＯＳトランジスタよ
り耐圧が向上する。

【００１７】しかしながら、図１２に示すＭＯＳトラン
ジスタにおいては、以下に説明するような問題点が発生
する。この問題点をＮチャネルトランジスタ４９につい
て説明する。

【００１８】Ｎチャネルトランジスタ４９のゲート電極
３５とドレイン領域とに正の電圧を印加すると、Ｎチャ
ネルトランジスタ４９は導通してドレインとソースとの
あいだに電子が流れる。

【００１９】このとき、ドレイン領域の近傍ではインパ
クトイオン化現象によって電子正孔対が発生し、電子は
ゲート絶縁膜３３に注入され、正孔はＰウエル１３に注
入される。

【００２０】このことによってＰウエル１３の電位が上
昇し、ソースを形成する導電型がＮ型の低濃度拡散領域
５３と高濃度拡散領域５５と、導電型がＰ型のＰウエル
１３とで構成するＰＮ接合の電位障壁が低下する。

【００２１】このため低濃度拡散領域５３と高濃度拡散
領域５５とからなるソースと、Ｐウエル１３と、低濃度
拡散領域５３と高濃度拡散領域５５とからなるドレイン
で構成される寄生ＮＰＮバイポーラトランジスタが導通
して、Ｎチャネルトランジスタ４９が永久破壊してしま
うという問題点がある。

【００２２】以上の説明と同じような現象は、Ｐチャネ
ルトランジスタ５１でも発生し、低濃度拡散領域５３と
高濃度拡散領域５５とからなるソースと、Ｎウエル１５
と、低濃度拡散領域５３と高濃度拡散領域５５とからな
るドレインで構成される寄生ＰＮＰバイポーラトランジ
スタが導通して、Ｐチャネルトランジスタ５１が永久破
壊する。

【００２３】本発明の目的は、前述の問題点を解決し
て、寄生バイポーラトランジスタの耐圧を向上させるこ
とが可能なＭＯＳトランジスタの構造と、この構造を形
成するための製造方法とを提供することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体集積回路装置とその製造方法とは、下
記に記載の手段を採用する。

【００２５】本発明の半導体集積回路装置は、Ｎチャネ
ルトランジスタとＰチャネルトランジスタを備え、Ｎチ
ャネルトランジスタはＰウエルに設け、Ｐチャネルトラ
ンジスタはＮウエルに設け、Ｎチャネルトランジスタは
ゲート電極に整合する領域に設ける導電型がＮ型の低濃
度領域と導電型がＰ型の第１の高濃度領域とゲート電極
とサイドウォールとの整合する領域に設ける導電型がＮ
型の第２の高濃度領域とを有し、Ｐチャネルトランジス
タはゲート電極に整合する領域に設ける導電型がＰ型の
低濃度領域と導電型がＮ型の第１の高濃度領域とゲート
電極とサイドウォールとの整合する領域に設ける導電型
がＰ型の第２の高濃度領域とを有することを特徴とす
る。

【００２６】本発明の半導体集積回路装置の製造方法
は、半導体基板のＰウエルの非形成領域にイオン注入阻
止膜を形成し、イオン注入法によって半導体基板にＰ型
の不純物を導入してＰウエルを形成し、Ｎウエルの非形
成領域にフォトレジストを形成し、イオン注入法によっ
て半導体基板にＮ型の不純物を導入してＮウエルを形成
し、熱処理を行いＰウエルとＮウエルとの不純物を半導
体基板に拡散させる工程と、全面にパッド酸化膜と窒化
シリコン膜とを形成し、窒化シリコン膜を素子領域上に
形成する工程と、選択酸化処理を行い素子分離領域にフ
ィールド酸化膜を形成する工程と、ゲート絶縁膜とゲー
ト電極とを形成し、Ｐチャネルトランジスタの形成領域
にフォトレジストを形成し、Ｎチャネルトランジスタの
ゲート電極に整合する領域に導電型がＮ型の低濃度領域
とこの低濃度領域の下層に導電型がＰ型の第１の高濃度
領域とを形成する工程と、Ｎチャネルトランジスタ形成
領域にフォトレジストを形成し、Ｐチャネルトランジス
タのゲート電極に整合する領域に導電型がＰ型の低濃度
領域とこの低濃度領域の下層に導電型がＮ型の第１の高
濃度領域とを形成する工程と、全面にサイドウォール材
料を形成し、異方性エッチングを行いゲート電極の側壁
にサイドウォールを形成する工程と、Ｐチャネルトラン
ジスタ形成領域にフォトレジストを形成し、Ｎチャネル
トランジスタのゲート電極とサイドウォールとに整合す
る領域に導電型がＮ型の第２の高濃度領域を形成し、Ｎ
チャネルトランジスタ形成領域にフォトレジストを形成
し、Ｐチャネルトランジスタのゲート電極とサイドウォ
ールとに整合する領域に導電型がＰ型の第２の高濃度領
域を形成する工程と、全面に層間絶縁膜を形成し、コン
タクトホールを形成し、配線を形成する工程とを有する
ことを特徴とする。

【００２７】本発明の半導体集積回路装置の製造方法
は、半導体基板のＰウエルの非形成領域にイオン注入阻
止膜を形成し、イオン注入法によって半導体基板にＰ型
の不純物を導入してＰウエルを形成し、Ｎウエルの非形
成領域にフォトレジストを形成し、イオン注入法によっ
て半導体基板にＮ型の不純物を導入してＮウエルを形成
し、熱処理を行いＰウエルとＮウエルとの不純物を半導
体基板に拡散させる工程と、全面にパッド酸化膜と窒化
シリコン膜とを形成し、窒化シリコン膜を素子領域上に
形成する工程と、Ｎチャネルトランジスタの非形成領域
にフォトレジストを形成し、窒化シリコン膜に整合する
領域にＰ型の不純物を導入してチャネルストップ領域を
形成し、選択酸化処理を行い素子分離領域にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極と
を形成し、Ｐチャネルトランジスタ形成領域にフォトレ
ジストを形成し、Ｎチャネルトランジスタのゲート電極
に整合する領域に導電型がＮ型の低濃度領域とこの低濃
度領域の下層に導電型がＰ型の第１の高濃度領域とを形
成する工程と、Ｎチャネルトランジスタ形成領域にフォ
トレジストを形成し、Ｐチャネルトランジスタのゲート
電極に整合する領域に導電型がＰ型の低濃度領域とこの
低濃度領域の下層に導電型がＮ型の第１の高濃度領域と
を形成する工程と、全面にサイドウォール材料を形成
し、異方性エッチングを行いゲート電極の側壁にサイド
ウォールを形成する工程と、Ｐチャネルトランジスタ形
成領域にフォトレジストを形成し、Ｎチャネルトランジ
スタのゲート電極とサイドウォールとに整合する領域に
導電型がＮ型の第２の高濃度領域を形成し、Ｎチャネル
トランジスタ形成領域にフォトレジストを形成し、Ｐチ
ャネルトランジスタのゲート電極とサイドウォールとに
整合する領域に導電型がＰ型の第２の高濃度領域を形成
する工程と、全面に層間絶縁膜を形成し、コンタクトホ
ールを形成し、配線を形成する工程とを有することを特
徴とする。

【００２８】

【作用】本発明のＮチャネルトランジスタにおいては、
ゲート電極に整合する領域に低濃度領域と第１の高濃度
領域とを設け、ゲート電極とサイドウォールとの整合す
る領域に第２の高濃度領域を設けている。

【００２９】そして低濃度領域と第２の高濃度領域とは
逆導電型の第１の高濃度領域によって、ソース接合の電
位上昇を抑制し、寄生ＮＰＮバイポーラトランジスタの
注入効率を低下させて、Ｎチャネルトランジスタの耐圧
を向上させることができる。

【００３０】同じように本発明のＰチャネルトランジス
タにおいては、ゲート電極に整合する領域に低濃度領域
と第１の高濃度領域とを設け、ゲート電極とサイドウォ
ールとの整合する領域に第２の高濃度領域を設けてい
る。

【００３１】そして低濃度領域と第２の高濃度領域とは
逆導電型の第１の高濃度領域によって、ソース接合の電
位上昇を抑制し、寄生ＰＮＰバイポーラトランジスタの
注入効率を低下させて、Ｐチャネルトランジスタの耐圧
を向上させることができる。

【００３２】

【実施例】以下、図面を用いて本発明の実施例における
半導体集積回路装置の構造と、その構造を形成するため
の製造方法とを説明する。

【００３３】まずはじめに本発明の実施例における半導
体集積回路装置の構造を、図９の断面図を用いて説明す
る。

【００３４】図９に示すように、半導体基板１１にＰウ
エル１３とＮウエル１５を設ける。そしてこれらのＰウ
エル１３とＮウエル１５は、フィールド酸化膜３１によ
って絶縁分離している。さらにＰウエル１３にＮチャネ
ルトランジスタ４９を設け、Ｎウエル１５にＰチャネル
トランジスタ５１を設ける。

【００３５】さらにＮチャネルトランジスタ４９のゲー
ト絶縁膜３３上に設けるゲート電極３５に整合する領域
のＰウエル１３に低濃度領域３７を設け、さらにこの低
濃度領域３７の下層に第１の高濃度領域３９を設ける。
低濃度領域３７の導電型はＮ型で構成し、第１の高濃度
領域３９の導電型はＰ型で構成する。

【００３６】さらにまた、Ｎチャネルトランジスタ４９
のゲート電極３５とサイドウォール４３とに整合する領
域のＰウエル１３に、導電型がＮ型の第２の高濃度領域
４１を設ける。すなわち第２の高濃度領域４１と低濃度
領域３７との下層に第１の高濃度領域３９を設ける。

【００３７】Ｐチャネルトランジスタ５１のゲート絶縁
膜３３上に設けるゲート電極３５に整合する領域のＮウ
エル１５に低濃度領域３７を設け、さらに低濃度領域３
７の下層に第１の高濃度領域３９を設ける。この低濃度
領域３７の導電型はＰ型で構成し、第１の高濃度領域３
９の導電型はＮ型で構成する。

【００３８】さらに、Ｐチャネルトランジスタ５１のゲ
ート電極３５とサイドウォール４３とに整合するＮウエ
ル１３に、導電型がＰ型の第２の高濃度領域４１を設け
る。すなわち、第２の高濃度領域４１と低濃度領域３７
との下層に第１の高濃度領域３９を設ける。

【００３９】さらに全面に設ける層間絶縁膜４５にコン
タクトホールを形成し、このコンタクトホールを介して
第２の高濃度領域４１と接続する配線４７を設ける。

【００４０】本発明の特徴点は、Ｎチャネルトランジス
タ４９では、ゲート電極３５とこのゲート電極３５側壁
部に設けるサイドウォール４３とに整合する領域に形成
する第１の高濃度領域３９である。さらに、Ｐチャネル
トランジスタ５１では、ゲート電極３５とこのゲート電
極３５側壁部に設けるサイドウォール４３とに整合する
領域に形成する第１の高濃度領域３９である。

【００４１】Ｎチャネルトランジスタ４９における第１
の高濃度領域３９は、正孔によるソース接合の電位障壁
の低下を抑制し、Ｐチャネルトランジスタ５１における
第１の高濃度領域３９は、電子によるソース接合の電位
障壁の低下を抑制する働きをそれぞれもっている。この
結果、Ｎチャネルトランジスタ４９とＰチャネルトラン
ジスタ５１との耐圧が向上する。

【００４２】つぎにこの図９に示す半導体集積回路装置
の構造を形成するための製造方法を図１から図９の断面
図を用いて説明する。

【００４３】まずはじめに図１に示すように、導電型が
Ｎ型の半導体基板１１をに、水蒸気を含む酸化雰囲気中
で酸化処理を行い、この半導体基板１１表面に酸化シリ
コン膜からなるイオン注入阻止膜１７を形成する。

【００４４】このイオン注入阻止膜１７は、温度１００
０℃で、時間９０分の条件で酸化処理を行い、膜厚が５
００ｎｍの酸化シリコン膜を形成する。

【００４５】その後、回転塗布法により全面にフォトレ
ジスト（図示せず）を形成し、所定のフォトマスクを用
いて露光処理と、現像処理とを行い、Ｐウエル１３形成
領域が開口するように、このフォトレジストをパターニ
ングする。

【００４６】その後、このパターニングしたフォトレジ
ストをエッチングマスクとして用いて、Ｐウエル１３を
形成しない領域に残存するように、イオン注入阻止膜１
７をパターニングする。

【００４７】このイオン注入阻止膜１７のエッチング
は、水：フッ酸＝１０：１の割合で混合したエッチング
液を使用するウエットエッチングにより行う。

【００４８】その後、酸素雰囲気中で酸化処理を行い、
Ｐウエル１３表面に酸化シリコン膜からなる第１のバッ
ファ膜１９を形成する。

【００４９】この第１のバッファ膜１９の形成は、温度
１０００℃、時間１２０分の条件で酸化処理を行い、膜
厚が８０ｎｍの酸化シリコン膜を形成する。

【００５０】その後、導電型がＰ型の不純物としてボロ
ンを、イオン注入法を用いて、イオン注入阻止膜１７を
形成していない、Ｐウエル１３領域に導入する。

【００５１】このＰウエル１３形成のためのボロンのイ
オン注入条件は、加速エネルギーが６０ｋｅＶで、イオ
ン注入量が１．７×１０¹³ｃｍ^-2で行う。

【００５２】その後、水：フッ酸＝１０：１の割合で混
合したエッチング液を用いてエッチング処理を行い、イ
オン注入阻止膜１７と第１のバッファ膜１９とを除去す
る。

【００５３】つぎに図２に示すように、酸素雰囲気中で
酸化処理を行って、半導体基板１１表面に酸化シリコン
膜からなる第２のバッファ膜２１を形成する。

【００５４】この第２のバッファ膜２１の形成は、温度
１０００℃、時間８０分の酸化処理条件で行い、膜厚４
０ｎｍの酸化シリコン膜を形成する。

【００５５】その後、全面にフォトレジスト２３を回転
塗布法により形成し、所定のフォトマスクを用いて露光
処理と、現像処理とを行い、Ｎウエル１５の形成領域が
開口するようにフォトレジスト２３をパターニングす
る。

【００５６】その後、このパターニングしたフォトレジ
スト２３をイオン注入の阻止膜として用いて、イオン注
入法によりＮ型の不純物としてリンを、フォトレジスト
２３を形成していない領域であるＮウエル１５領域に導
入する。

【００５７】このＮウエル１５を形成のためのリンのイ
オン注入条件は、加速エネルギーが１００ｋｅＶで、イ
オン注入量が９．７×１０¹²ｃｍ^-2で行う。

【００５８】つぎに図３に示すように、イオン注入工程
におけるイオン注入の阻止膜として用いたフォトレジス
ト２３を除去する。

【００５９】その後、不活性ガス雰囲気中で、温度１１
４０℃、時間１４時間の熱処理を行う。この結果、不純
物であるボロンとリンとは半導体基板１１中に拡散し
て、Ｐウエル１３とＮウエル１５とを形成することがで
きる。

【００６０】その後、酸素雰囲気中で酸化処理を行い、
半導体基板１１表面に酸化シリコン膜からなるパッド酸
化膜２５を形成する。

【００６１】このパッド酸化膜２５の形成は、温度１０
００℃、時間３０分の酸化処理条件で行い、膜厚３０ｎ
ｍの酸化シリコン膜を形成する。

【００６２】その後、化学気相成長法によって、耐酸化
膜となる窒化シリコン膜２７を膜厚１５０ｎｍで形成す
る。この窒化シリコン膜２７の形成は、反応ガスとして
ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ
3 ）との混合ガスを用いて行う。

【００６３】その後、この窒化シリコン膜２７上の全面
に回転塗布法によりフォトレジスト（図示せず）を形成
する。その後、所定のフォトマスクを用いて露光処理
と、現像処理とを行い、素子間の絶縁分離を行う素子分
離領域が開口するようにフォトレジストをパターニング
する。

【００６４】その後、このパターニングしたフォトレジ
ストをエッチングマスクとして用いて、窒化シリコン膜
２７をエッチングする。この窒化シリコン膜２７のエッ
チングは、反応性イオンエッチング装置を用い、エッチ
ングガスとして六フッ化イオウ（ＳＦ6 ）とヘリウム
（Ｈe ）と三フッ化メタン（ＣＨＦ3 ）との混合ガスを
用いて行う。

【００６５】その後、全面に回転塗布法によりフォトレ
ジスト２３を形成し、所定のフォトマスクを用いて露光
処理と、現像処理とを行い、Ｐウエル１３の領域が開口
するようにフォトレジスト２３をパターニングする。な
おこのとき用いるフォトマスクは、Ｐウエル１３を形成
する際のイオン注入阻止膜１７をパターニングするフォ
トマスクと同じものを使用する。

【００６６】その後、このパターニングしたフォトレジ
スト２３をイオン注入の阻止膜として用い、窒化シリコ
ン膜２７に整合する領域のＰウエル１３に、導電型がＰ
型のボロンを導入してチャネルストップ領域２９を形成
する。なおこのイオン注入工程では、Ｐウエル１３領域
の窒化シリコン膜２７もイオン注入の阻止膜としての役
割をもつ。

【００６７】このチャネルストップ領域２９を形成する
ためのボロンのイオン注入条件は、加速エネルギーが２
５ｋｅＶで、イオン注入量が２．０×１０¹³ｃｍ^-2で行
う。

【００６８】つぎに図４に示すように、フォトレジスト
２３を除去する。その後、窒化シリコン膜２７を耐酸化
膜として用いて、この窒化シリコン膜２７を形成してい
ない領域の半導体基板１１に酸化シリコン膜を形成する
選択酸化処理を行い、素子分離領域にフィールド酸化膜
３１を形成する。

【００６９】この選択酸化処理により、Ｐウエル１３領
域で、しかもフィールド酸化膜３１の下層領域にチャネ
ルストップ領域２９を形成することができる。なおパッ
ド酸化膜２５は、この選択酸化処理において、窒化シリ
コン膜２７の応力によって半導体基板１１に結晶欠陥が
発生することを防止する役割をもつ。

【００７０】このフィールド酸化膜３１を形成するため
の選択酸化処理は、水蒸気酸化雰囲気中で、温度１００
０℃、時間１６０分の酸化処理条件で行い、膜厚７００
ｎｍの酸化シリコン膜を形成する。

【００７１】その後、窒化シリコン膜２７上の酸化シリ
コン膜を水：フッ酸＝１０：１の割合で混合したエッチ
ング液を使用するウエットエッチングにより除去し、さ
らに窒化シリコン膜２７を温度１８０℃に加熱したリン
酸を用いて除去する。さらにパッド酸化膜２５を水：フ
ッ酸＝１０：１の割合で混合したエッチング液を用いて
除去する。

【００７２】つぎに図５に示すように、酸素雰囲気中で
熱処理を行い、素子領域であるＰウエル１３とＮウエル
１５との表面に、酸化シリコン膜からなるゲート絶縁膜
３３を形成する。

【００７３】このゲート絶縁膜３３は、温度９５０℃
で、時間４５分の酸化処理条件で行って、膜厚２５ｎｍ
の酸化シリコン膜を形成する。

【００７４】その後、反応ガスとしてモノシラン（Ｓｉ
Ｈ4 ）を用いる化学気相成長法によって、全面に多結晶
シリコン膜からなるゲート電極材料を膜厚が４００ｎｍ
で形成する。

【００７５】その後、この多結晶シリコン膜の全面に回
転塗布法によりフォトレジスト（図示せず）を形成す
る。その後、所定のフォトマスクを用いて露光処理と、
現像処理とを行い、ゲート電極３５の形成領域に残存す
るようにフォトレジストをパターニングする。

【００７６】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、ゲート電極材料であ
る多結晶シリコン膜をエッチングして、ゲート電極３５
を形成する。

【００７７】このゲート電極３５のエッチング処理は、
反応性イオンエッチング装置を使用して、エッチングガ
スとして六フッ化イオウ（ＳＦ6 ）と酸素（Ｏ2 ）との
混合ガスを用いて行う。

【００７８】その後、回転塗布法によって全面にフォト
レジスト２３を形成し、所定のフォトマスクを用いて露
光処理と、現像処理とを行い、Ｎチャネルトランジスタ
の形成領域であるＰウエル１３領域が開口するようにフ
ォトレジストをパターニングする。

【００７９】その後、このパターニングしたフォトレジ
スト２３をイオン注入の阻止膜として用いて、ゲート電
極３５に整合するＰウエル１３に第１の高濃度領域３９
を、イオン注入法により形成する。

【００８０】このＰウエル１３領域に形成する第１の高
濃度領域３９は、導電型がＰ型の不純物としてボロン
を、加速エネルギーが８０ｋｅＶで、イオン注入量が
６．０×１０¹⁴ｃｍ^-2の条件で半導体基板１１に導入す
る。

【００８１】さらにフォトレジスト２３をイオン注入の
阻止膜として使用して、ゲート電極３５に整合する領域
のＰウエル１３に低濃度領域３７を、イオン注入法によ
って形成する。

【００８２】このＰウエル１３領域に形成する低濃度領
域３７は、導電型がＮ型の不純物としてリンを、加速エ
ネルギー２５ｋｅＶで、イオン注入量１．０×１０¹³ｃ
ｍ^-2の条件で半導体基板１１に導入する。

【００８３】その後、イオン注入の阻止膜として用いた
Ｎウエル１５領域上のフォトレジスト２３を除去する。

【００８４】つぎに図６に示すように、回転塗布法によ
って全面にフォトレジスト２３を形成し、所定のフォト
マスクを用いて露光処理と、現像処理とを行い、Ｐチャ
ネルトランジスタの形成領域であるＮウエル１５領域が
開口するようにフォトレジスト２３をパターニングす
る。

【００８５】その後、このパターニングしたフォトレジ
スト２３をイオン注入の阻止膜として用いて、ゲート電
極３５に整合するＮウエル１５に第１の高濃度領域３９
を、イオン注入法により形成する。

【００８６】このＮウエル１５領域に形成する第１の高
濃度領域３９は、導電型がＮ型の不純物としてリンを、
加速エネルギー７０ｋｅＶで、イオン注入量４．０×１
０¹⁴ｃｍ^-2の条件で半導体基板１１に導入する。

【００８７】さらにフォトレジスト２３をイオン注入の
阻止膜として使用して、ゲート電極３５に整合する領域
のＮウエル１３に低濃度領域３７を、イオン注入法によ
って形成する。

【００８８】このＮウエル１５領域に形成する低濃度領
域３７は、導電型がＰ型の不純物として二フッ化ボロン
（ＢＦ2 ）を、加速エネルギーが３０ｋｅＶで、イオン
注入量が３．０×１０¹³ｃｍ^-2の条件で半導体基板１１
に導入する。

【００８９】その後、イオン注入の阻止膜として用いた
Ｐウエル１３領域上のフォトレジスト２３を除去する。

【００９０】つぎに図７に示すように、酸化シリコン膜
からなるサイドウォール材料を化学気相成長法により、
膜厚４００ｎｍで全面に形成する。

【００９１】その後、異方性エッチングを行い、ゲート
電極３５の側壁に酸化シリコン膜からなるサイドウォー
ル４３を形成する。

【００９２】このサイドウォール４３を形成するための
異方性エッチングは、反応性イオンエッチング装置を用
い、エッチングガスとして二フッ化メタン（ＣＨ2 Ｆ2
）と三フッ化メタン（ＣＨＦ3 ）との混合ガスを用い
て行う。

【００９３】反応性イオンエッチング装置を用いる異方
性エッチングにおいては、エッチングガスが半導体基板
１１表面に対してほぼ垂直に入射する。したがって、ゲ
ート電極３５の側壁領域では単位面積当たりのエッチン
グガスの入射量が少なく、エッチング速度が極端に遅く
なる。

【００９４】このためエッチング前の酸化シリコン膜の
形状がほぼ保たれたまま下方に平行移動するようにエッ
チングされる。このため、ゲート電極３５の側壁に形成
した酸化シリコン膜の膜厚とほとんど同じ長さ寸法を有
するサイドウォール４３を形成することができる。

【００９５】つぎに図８に示すように、回転塗布法によ
って全面にフォトレジスト（図示せず）を形成し、所定
のフォトマスクを用いて露光処理と、現像処理とを行
い、Ｎチャネルトランジスタの形成領域であるＰウエル
１３領域が開口するようにフォトレジストをパターニン
グする。

【００９６】その後、このパターニングしたフォトレジ
ストをイオン注入の阻止膜として用いて、ゲート電極３
５とサイドウォール４３とに整合する領域のＰウエル１
３に第２の高濃度領域４１を、イオン注入法により形成
する。

【００９７】Ｐウエル１３領域に形成する第２の高濃度
領域４１は、導電型がＮ型の不純物イオンとして砒素
を、加速エネルギーが６０ｋｅＶで、イオン注入量が
３．０×１０¹⁵ｃｍ^-2の条件で半導体基板１１に導入す
る。

【００９８】その後、回転塗布法によって全面にフォト
レジスト（図示せず）を形成し、所定のフォトマスクを
用いて露光処理と、現像処理とを行い、Ｐチャネルトラ
ンジスタの形成領域であるＮウエル１５領域が開口する
ようにフォトレジストをパターニングする。

【００９９】その後、このパターニングしたフォトレジ
ストをイオン注入の阻止膜として用いて、ゲート電極３
５とサイドウォール４３とに整合する領域のＮウエル１
５に第２の高濃度領域４１を、イオン注入法によって形
成する。

【０１００】Ｎウエル１３領域に形成する第２の高濃度
領域４１は、導電型がＰ型の不純物イオンとして二フッ
化ボロン（ＢＦ2 ）を、加速エネルギーが３０ｋｅＶ
で、イオン注入量が３．０×１０¹⁵ｃｍ^-2の条件で半導
体基板１１に導入する。

【０１０１】つぎに図９に示すように、全面にボロンと
リンとを含む酸化シリコン膜からなる層間絶縁膜４５を
４００ｎｍの膜厚で形成する。

【０１０２】この層間絶縁膜４５は、反応ガスとしてモ
ノシラン（ＳｉＨ4 ）とホスフィン（ＰＨ3 ）とジボラ
ン（Ｂ2 Ｈ6 ）と酸素（Ｏ2 ）とを用いる化学気相成長
法により形成する。

【０１０３】その後、Ｎチャネルトランジスタ４９とＰ
チャネルトランジスタ５１とのソースドレイン領域に導
入した低濃度領域３７と第１の高濃度領域３９と第２の
高濃度領域４１との不純物の活性化と、層間絶縁膜４５
の表面平坦化と、この層間絶縁膜４５の膜質の改善とを
図るために熱処理を行う。

【０１０４】この不純物の活性化と層間絶縁膜４５の熱
処理条件は、窒素ガス雰囲気中で、温度９００℃、時間
３０分の条件で行う。

【０１０５】その後、層間絶縁膜４５上の全面に回転塗
布法により、フォトレジスト（図示せず）を形成し、所
定のフォトマスクを用いて露光処理と、現像処理とを行
い、コンタクトホールに対応する開口部を有するフォト
レジストを形成するようにパターニングする。

【０１０６】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、層間絶縁膜４５をエ
ッチングしてコンタクトホールを形成する。

【０１０７】このコンタクトホールを形成するための層
間絶縁膜４５のエッチング処理は、反応性イオンエッチ
ング装置を用いて、エッチングガスとしては二フッ化メ
タン（ＣＨ2 Ｆ2 ）と三フッ化メタン（ＣＨＦ3 ）とを
用いて行う。

【０１０８】その後、配線材料としてシリコンと銅とを
含むアルミニウムを、スパッタリング装置を用いて、８
００ｎｍの膜厚で形成する。

【０１０９】その後、配線材料上の全面に回転塗布法に
より、フォトレジスト（図示せず）を形成し、所定のフ
ォトマスクを用いて露光処理と、現像処理とを行って、
配線４７に対応する開口部を有するフォトレジストを形
成するようにパターニングする。

【０１１０】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、配線材料をエッチン
グして、第２の高濃度領域４１と接続する配線４７を形
成する。

【０１１１】この配線４７のエッチングは、反応性イオ
ンエッチング装置を用いて、エッチングガスとして塩素
（Ｃｌ2 ）と三塩化ホウ素（ＢＣｌ3 ）との混合ガスを
用いて行う。

【０１１２】この結果、Ｎチャネルトランジスタ４９と
Ｐチャネルトランジスタ５１とのそれぞれのソースドレ
イン領域が、低濃度領域３７と第１の高濃度領域３９と
第２の高濃度領域４１とを備える相補型のＭＯＳトラン
ジスタを形成することができる。

【０１１３】このため本発明の実施例におけるＮチャネ
ルトランジスタ４９は、第２の高濃度領域４１の下層に
形成する第１の高濃度領域３９の働きによって、ソース
接合の電位上昇を抑制し、寄生ＮＰＮバイポーラトラン
ジスタの注入効率を低下させて、Ｎチャネルトランジス
タ４９の耐圧を向上させることができる。

【０１１４】さらに本発明の実施例におけるＰチャネル
トランジスタ５１は、第２の高濃度領域４１の下層に形
成する第１の高濃度領域３９の働きにより、ソース接合
の電位上昇を抑制し、寄生ＰＮＰバイポーラトランジス
タの注入効率を低下させて、Ｐチャネルトランジスタ５
１の耐圧を向上させることができる。

【０１１５】したがって信頼性が高い相補型のＭＯＳト
ランジスタを有する半導体集積回路装置が得られるとい
う効果を、本発明は備えている。

【０１１６】なお以上の実施例の説明においては、Ｐウ
エル１３とＮウエル１５とを備える実施例で説明した
が、導電型がＮ型の半導体基板１１にＰウエル１３だけ
を設ける構成や、導電型がＰ型の半導体基板１１にＮウ
エル１５だけを設ける構成を採用してもよい。

【０１１７】さらにチャネルストップ領域２９はＮチャ
ネルトランジスタ４９を形成するＰウエル１３のフィー
ルド酸化膜３１の下層に設ける実施例で説明したが、Ｐ
チャネルトランジスタ５１を形成するＮウエル１５のフ
ィールド酸化膜３１の下層にもチャネルストップ領域を
設けてもよい。

【０１１８】さらにフィールド酸化膜３１膜厚を厚くし
たり、Ｐウエル１３とＮウエル１５との不純物濃度があ
る程度高ければ、このチャネルストップ領域２９は形成
しなくてもよい。

【０１１９】さらにサイドウォール４３としては、酸化
シリコン膜で構成する実施例で説明したが、酸化シリコ
ン膜以外にボロンやリンなどの不純物を含む酸化シリコ
ン膜も、サイドウォール４３として適用することができ
る。

【０１２０】このようにサイドウォール４３として、不
純物を含む酸化シリコン膜で構成すると、応力を緩和す
ることができる。

【０１２１】さらに以上説明した実施例では、Ｐウエル
１３を形成した後に、Ｎウエル１５を形成している。し
かしながらＮウエル１５を形成した後に、Ｐウエル１３
を形成してもよい。

【０１２２】さらに以上説明した実施例では、ゲート電
極３５に整合する領域に形成する低濃度領域３７と第１
の高濃度領域３９との形成順序は、Ｎチャネルトランジ
スタ４９形成後に、Ｐチャネルトランジスタ５１を形成
している。

【０１２３】しかしながら、Ｐチャネルトランジスタ５
１の低濃度領域３７と第１の高濃度領域３９とを形成後
に、Ｎチャネルトランジスタ４９の低濃度領域３７と第
１の高濃度領域３９とを形成してもよい。

【０１２４】さらに以上説明した実施例では、ゲート電
極３５に整合する領域に形成する低濃度領域３７と第１
の高濃度領域３９との形成順序は、第１の高濃度領域３
９形成後に、低濃度領域３７を形成している。

【０１２５】しかしながら、これとは逆にＮチャネルト
ランジスタ４９とＰチャネルトランジスタ５１の低濃度
領域３７を形成後に、第１の高濃度領域３９を形成して
もよい。

【０１２６】さらに以上説明した実施例では、ゲート電
極３５とサイドウォール４３とに整合する領域に形成す
る第２の高濃度領域４１との形成順序は、Ｎチャネルト
ランジスタ４９形成後に、Ｐチャネルトランジスタ５１
を形成している。

【０１２７】しかしながら、これとは逆にＰチャネルト
ランジスタ５１の第２の高濃度領域４１を形成後に、Ｎ
チャネルトランジスタ４９の第２の高濃度領域４１を形
成してもよい。

【０１２８】

【発明の効果】以上の説明で明らかなように、本発明の
ＮチャネルトランジスタとＰチャネルトランジスタにお
いては、それぞれソース接合の下層に第１の高濃度領域
を設けている。したがって本発明においては、信頼性が
高い相補型のＭＯＳトランジスタを有する半導体集積回
路装置が得られるという効果をもつ。

【０１２９】このためインパクトイオン化によるＰＮ接
合障壁の低下を抑制し、小数キャリアの注入効率を低下
させ、ＭＯＳトランジスタの耐圧を向上させる効果をも
つ。

【図面の簡単な説明】

【図１】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図２】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図３】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図４】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図５】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図６】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図７】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図８】本発明の実施例における半導体集積回路装置の
製造方法を示す断面図である。

【図９】本発明の実施例における半導体集積回路装置の
構造とこの構造を形成するための製造方法とを示す断面
図である。

【図１０】従来例における半導体集積回路装置の製造方
法を示す断面図である。

【図１１】従来例における半導体集積回路装置の製造方
法を示す断面図である。

【図１２】従来例における半導体集積回路装置の製造方
法を示す断面図である。

【符号の説明】

１３Ｐウエル１５Ｎウエル３１フィールド酸化膜３５ゲート電極３７低濃度領域３９第１の高濃度領域４１第２の高濃度領域４３サイドウォール

Claims

【特許請求の範囲】

【請求項１】ＮチャネルトランジスタとＰチャネルト
ランジスタを備え、ＮチャネルトランジスタはＰウエル
に設け、ＰチャネルトランジスタはＮウエルに設け、Ｎ
チャネルトランジスタはゲート電極に整合する領域に設
ける低濃度領域と第１の高濃度領域とゲート電極とサイ
ドウォールとの整合する領域に設ける第２の高濃度領域
とを有し、Ｐチャネルトランジスタはゲート電極に整合
する領域に設ける低濃度領域と第１の高濃度領域とゲー
ト電極とサイドウォールとの整合する領域に設ける第２
の高濃度領域とを有することを特徴とする半導体集積回
路装置。
【請求項２】ＮチャネルトランジスタとＰチャネルト
ランジスタを備え、ＮチャネルトランジスタはＰウエル
に設け、ＰチャネルトランジスタはＮウエルに設け、Ｎ
チャネルトランジスタはゲート電極に整合する領域に設
ける導電型がＮ型の低濃度領域と導電型がＰ型の第１の
高濃度領域とゲート電極とサイドウォールとの整合する
領域に設ける導電型がＮ型の第２の高濃度領域とを有
し、Ｐチャネルトランジスタはゲート電極に整合する領
域に設ける導電型がＰ型の低濃度領域と導電型がＮ型の
第１の高濃度領域とゲート電極とサイドウォールとの整
合する領域に設ける導電型がＰ型の第２の高濃度領域と
を有することを特徴とする半導体集積回路装置。
【請求項３】ＮチャネルトランジスタとＰチャネルト
ランジスタを備え、ＮチャネルトランジスタはＰウエル
に設け、Ｐチャネルトランジスタは半導体基板に設け、
Ｎチャネルトランジスタはゲート電極に整合する領域に
設ける低濃度領域と第１の高濃度領域とゲート電極とサ
イドウォールとの整合する領域に設ける第２の高濃度領
域とを有し、Ｐチャネルトランジスタはゲート電極に整
合する領域に設ける低濃度領域と第１の高濃度領域とゲ
ート電極とサイドウォールとの整合する領域に設ける第
２の高濃度領域とを有することを特徴とする半導体集積
回路装置。
【請求項４】ＮチャネルトランジスタとＰチャネルト
ランジスタを備え、ＮチャネルトランジスタはＰウエル
に設け、Ｐチャネルトランジスタは半導体基板に設け、
Ｎチャネルトランジスタはゲート電極に整合する領域に
設ける導電型がＮ型の低濃度領域と導電型がＰ型の第１
の高濃度領域とゲート電極とサイドウォールとの整合す
る領域に設ける導電型がＮ型の第２の高濃度領域とを有
し、Ｐチャネルトランジスタはゲート電極に整合する領
域に設ける導電型がＰ型の低濃度領域と導電型がＮ型の
第１の高濃度領域とゲート電極とサイドウォールとの整
合する領域に設ける導電型がＰ型の第２の高濃度領域と
を有することを特徴とする半導体集積回路装置。
【請求項５】ＮチャネルトランジスタとＰチャネルト
ランジスタを備え、Ｎチャネルトランジスタは半導体基
板に設け、ＰチャネルトランジスタはＮウエルに設け、
Ｎチャネルトランジスタはゲート電極に整合する領域に
設ける低濃度領域と第１の高濃度領域とゲート電極とサ
イドウォールとの整合する領域に設ける第２の高濃度領
域とを有し、Ｐチャネルトランジスタはゲート電極に整
合する領域に設ける低濃度領域と第１の高濃度領域とゲ
ート電極とサイドウォールとの整合する領域に設ける第
２の高濃度領域とを有することを特徴とする半導体集積
回路装置。
【請求項６】ＮチャネルトランジスタとＰチャネルト
ランジスタを備え、Ｎチャネルトランジスタは半導体基
板に設け、ＰチャネルトランジスタはＮウエルに設け、
Ｎチャネルトランジスタはゲート電極に整合する領域に
設ける導電型がＮ型の低濃度領域と導電型がＰ型の第１
の高濃度領域とゲート電極とサイドウォールとの整合す
る領域に設ける導電型がＮ型の第２の高濃度領域とを有
し、Ｐチャネルトランジスタはゲート電極に整合する領
域に設ける導電型がＰ型の低濃度領域と導電型がＮ型の
第１の高濃度領域とゲート電極とサイドウォールとの整
合する領域に設ける導電型がＰ型の第２の高濃度領域と
を有することを特徴とする半導体集積回路装置。
【請求項７】サイドウォールは、酸化シリコン膜ある
いは不純物を含む酸化シリコン膜からなること特徴とす
る請求項１、２、３、４、５、あるいは６に記載の半導
体集積回路装置。
【請求項８】半導体基板にＰウエルとＮウエルとを形
成し、選択酸化処理を行い素子分離領域にフィールド酸
化膜を形成する工程と、ゲート絶縁膜とゲート電極とを
形成し、ＮチャネルトランジスタとＰチャネルトランジ
スタのゲート電極に整合する領域に低濃度領域と第１の
高濃度領域とを形成する工程と、全面にサイドウォール
材料を形成し、異方性エッチングを行いゲート電極の側
壁にサイドウォールを形成する工程と、Ｎチャネルトラ
ンジスタとＰチャネルトランジスタのゲート電極とサイ
ドウォールとの整合する領域に第２の高濃度領域を形成
する工程と、全面に層間絶縁膜を形成し、コンタクトホ
ールを形成し、配線を形成する工程とを有することを特
徴とする半導体集積回路装置の製造方法。
【請求項９】半導体基板にＰウエルを形成し、選択酸
化処理を行い素子分離領域にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極とを形成し、Ｎチ
ャネルトランジスタとＰチャネルトランジスタのゲート
電極に整合する領域に低濃度領域と第１の高濃度領域と
を形成する工程と、全面にサイドウォール材料を形成
し、異方性エッチングを行いゲート電極の側壁にサイド
ウォールを形成する工程と、Ｎチャネルトランジスタと
Ｐチャネルトランジスタのゲート電極とサイドウォール
との整合する領域に第２の高濃度領域を形成する工程
と、全面に層間絶縁膜を形成し、コンタクトホールを形
成し、配線を形成する工程とを有することを特徴とする
半導体集積回路装置の製造方法。
【請求項１０】半導体基板にＮウエルを形成し、選択
酸化処理を行って素子分離領域にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極とを形成し、
ＮチャネルトランジスタとＰチャネルトランジスタのゲ
ート電極に整合する領域に低濃度領域と第１の高濃度領
域とを形成する工程と、全面にサイドウォール材料を形
成し、異方性エッチングを行いゲート電極の側壁にサイ
ドウォールを形成する工程と、Ｎチャネルトランジスタ
とＰチャネルトランジスタのゲート電極とサイドウォー
ルとの整合する領域に第２の高濃度領域を形成する工程
と、全面に層間絶縁膜を形成し、コンタクトホールを形
成し、配線を形成する工程とを有することを特徴とする
半導体集積回路装置の製造方法。
【請求項１１】半導体基板のＰウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＰ型の不純物を導入してＰウエルを形成し、Ｎウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＮ型の不純物を導入してＮウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、選択酸化処理を行い素子分離
領域にフィールド酸化膜を形成する工程と、ゲート絶縁
膜とゲート電極とを形成し、Ｐチャネルトランジスタの
形成領域にフォトレジストを形成し、Ｎチャネルトラン
ジスタのゲート電極に整合する領域に導電型がＮ型の低
濃度領域とこの低濃度領域の下層に導電型がＰ型の第１
の高濃度領域とを形成する工程と、Ｎチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｐチャネルト
ランジスタのゲート電極に整合する領域に導電型がＰ型
の低濃度領域とこの低濃度領域の下層に導電型がＮ型の
第１の高濃度領域とを形成する工程と、全面にサイドウ
ォール材料を形成し、異方性エッチングを行いゲート電
極の側壁にサイドウォールを形成する工程と、Ｐチャネ
ルトランジスタ形成領域にフォトレジストを形成し、Ｎ
チャネルトランジスタのゲート電極とサイドウォールと
に整合する領域に導電型がＮ型の第２の高濃度領域を形
成し、Ｎチャネルトランジスタ形成領域にフォトレジス
トを形成し、Ｐチャネルトランジスタのゲート電極とサ
イドウォールとに整合する領域に導電型がＰ型の第２の
高濃度領域を形成する工程と、全面に層間絶縁膜を形成
し、コンタクトホールを形成し、配線を形成する工程と
を有することを特徴とする半導体集積回路装置の製造方
法。
【請求項１２】半導体基板のＮウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＮ型の不純物を導入してＮウエルを形成し、Ｐウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＰ型の不純物を導入してＰウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、選択酸化処理を行って素子分
離領域にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、Ｐチャネルトランジスタ
形成領域にフォトレジストを形成し、Ｎチャネルトラン
ジスタのゲート電極に整合する領域に導電型がＮ型の低
濃度領域とこの低濃度領域の下層に導電型がＰ型の第１
の高濃度領域とを形成する工程と、Ｎチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｐチャネルト
ランジスタのゲート電極に整合する領域に導電型がＰ型
の低濃度領域とこの低濃度領域の下層に導電型がＮ型の
第１の高濃度領域とを形成する工程と、全面にサイドウ
ォール材料を形成し、異方性エッチングを行いゲート電
極の側壁にサイドウォールを形成する工程と、Ｐチャネ
ルトランジスタ形成領域にフォトレジストを形成し、Ｎ
チャネルトランジスタのゲート電極とサイドウォールと
に整合する領域に導電型がＮ型の第２の高濃度領域を形
成し、Ｎチャネルトランジスタ形成領域にフォトレジス
トを形成し、Ｐチャネルトランジスタのゲート電極とサ
イドウォールとに整合する領域に導電型がＰ型の第２の
高濃度領域を形成する工程と、全面に層間絶縁膜を形成
し、コンタクトホールを形成し、配線を形成する工程と
を有することを特徴とする半導体集積回路装置の製造方
法。
【請求項１３】半導体基板のＰウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＰ型の不純物を導入してＰウエルを形成し、Ｎウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＮ型の不純物を導入してＮウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、選択酸化処理を行って素子分
離領域にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、Ｐチャネルトランジスタ
形成領域にフォトレジストを形成し、Ｎチャネルトラン
ジスタのゲート電極に整合する領域に導電型がＮ型の低
濃度領域とこの低濃度領域の下層に導電型がＰ型の第１
の高濃度領域とを形成する工程と、Ｎチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｐチャネルト
ランジスタのゲート電極に整合する領域に導電型がＰ型
の低濃度領域とこの低濃度領域の下層に導電型がＮ型の
第１の高濃度領域とを形成する工程と、全面にサイドウ
ォール材料を形成し、異方性エッチングを行いゲート電
極の側壁にサイドウォールを形成する工程と、Ｎチャネ
ルトランジスタ形成領域にフォトレジストを形成し、Ｐ
チャネルトランジスタのゲート電極とサイドウォールと
に整合する領域に導電型がＰ型の第２の高濃度領域を形
成し、Ｐチャネルトランジスタ形成領域にフォトレジス
トを形成し、Ｎチャネルトランジスタのゲート電極とサ
イドウォールとに整合する領域に導電型がＮ型の第２の
高濃度領域を形成する工程と、全面に層間絶縁膜を形成
し、コンタクトホールを形成し、配線を形成する工程と
を有することを特徴とする半導体集積回路装置の製造方
法。
【請求項１４】半導体基板のＮウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＮ型の不純物を導入してＮウエルを形成し、Ｐウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＰ型の不純物を導入してＰウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、選択酸化処理を行って素子分
離領域にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、Ｐチャネルトランジスタ
形成領域にフォトレジストを形成し、Ｎチャネルトラン
ジスタのゲート電極に整合する領域に導電型がＮ型の低
濃度領域とこの低濃度領域の下層に導電型がＰ型の第１
の高濃度領域とを形成する工程と、Ｎチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｐチャネルト
ランジスタのゲート電極に整合する領域に導電型がＰ型
の低濃度領域とこの低濃度領域の下層に導電型がＮ型の
第１の高濃度領域とを形成する工程と、全面にサイドウ
ォール材料を形成し、異方性エッチングを行いゲート電
極の側壁にサイドウォールを形成する工程と、Ｎチャネ
ルトランジスタ形成領域にフォトレジストを形成し、Ｐ
チャネルトランジスタのゲート電極とサイドウォールと
に整合する領域に導電型がＰ型の第２の高濃度領域を形
成し、Ｐチャネルトランジスタ形成領域にフォトレジス
トを形成し、Ｎチャネルトランジスタのゲート電極とサ
イドウォールとに整合する領域に導電型がＮ型の第２の
高濃度領域を形成する工程と、全面に層間絶縁膜を形成
し、コンタクトホールを形成し、配線を形成する工程と
を有することを特徴とする半導体集積回路装置の製造方
法。
【請求項１５】半導体基板のＰウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＰ型の不純物を導入してＰウエルを形成し、Ｎウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＮ型の不純物を導入してＮウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、Ｎチャネルトランジスタの非
形成領域にフォトレジストを形成し、窒化シリコン膜に
整合する領域にＰ型の不純物を導入してチャネルストッ
プ領域を形成し、選択酸化処理を行い素子分離領域にフ
ィールド酸化膜を形成する工程と、ゲート絶縁膜とゲー
ト電極とを形成し、Ｐチャネルトランジスタ形成領域に
フォトレジストを形成し、Ｎチャネルトランジスタのゲ
ート電極に整合する領域に導電型がＮ型の低濃度領域と
この低濃度領域の下層に導電型がＰ型の第１の高濃度領
域とを形成する工程と、Ｎチャネルトランジスタ形成領
域にフォトレジストを形成し、Ｐチャネルトランジスタ
のゲート電極に整合する領域に導電型がＰ型の低濃度領
域とこの低濃度領域の下層に導電型がＮ型の第１の高濃
度領域とを形成する工程と、全面にサイドウォール材料
を形成し、異方性エッチングを行いゲート電極の側壁に
サイドウォールを形成する工程と、Ｐチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｎチャネルト
ランジスタのゲート電極とサイドウォールとに整合する
領域に導電型がＮ型の第２の高濃度領域を形成し、Ｎチ
ャネルトランジスタ形成領域にフォトレジストを形成
し、Ｐチャネルトランジスタのゲート電極とサイドウォ
ールとに整合する領域に導電型がＰ型の第２の高濃度領
域を形成する工程と、全面に層間絶縁膜を形成し、コン
タクトホールを形成し、配線を形成する工程とを有する
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１６】半導体基板のＮウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＮ型の不純物を導入してＮウエルを形成し、Ｐウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＰ型の不純物を導入してＰウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、Ｎチャネルトランジスタの非
形成領域にフォトレジストを形成し、窒化シリコン膜に
整合する領域にＰ型の不純物を導入してチャネルストッ
プ領域を形成し、選択酸化処理を行い素子分離領域にフ
ィールド酸化膜を形成する工程と、ゲート絶縁膜とゲー
ト電極とを形成し、Ｐチャネルトランジスタ形成領域に
フォトレジストを形成し、Ｎチャネルトランジスタのゲ
ート電極に整合する領域に導電型がＮ型の低濃度領域と
この低濃度領域の下層に導電型がＰ型の第１の高濃度領
域とを形成する工程と、Ｎチャネルトランジスタ形成領
域にフォトレジストを形成し、Ｐチャネルトランジスタ
のゲート電極に整合する領域に導電型がＰ型の低濃度領
域とこの低濃度領域の下層に導電型がＮ型の第１の高濃
度領域とを形成する工程と、全面にサイドウォール材料
を形成し、異方性エッチングを行いゲート電極の側壁に
サイドウォールを形成する工程と、Ｐチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｎチャネルト
ランジスタのゲート電極とサイドウォールとに整合する
領域に導電型がＮ型の第２の高濃度領域を形成し、Ｎチ
ャネルトランジスタ形成領域にフォトレジストを形成
し、Ｐチャネルトランジスタのゲート電極とサイドウォ
ールとに整合する領域に導電型がＰ型の第２の高濃度領
域を形成する工程と、全面に層間絶縁膜を形成し、コン
タクトホールを形成し、配線を形成する工程とを有する
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１７】半導体基板のＰウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＰ型の不純物を導入してＰウエルを形成し、Ｎウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＮ型の不純物を導入してＮウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、Ｎチャネルトランジスタの非
形成領域にフォトレジストを形成し、窒化シリコン膜に
整合する領域にＰ型の不純物を導入してチャネルストッ
プ領域を形成し、選択酸化処理を行い素子分離領域にフ
ィールド酸化膜を形成する工程と、ゲート絶縁膜とゲー
ト電極とを形成し、Ｐチャネルトランジスタ形成領域に
フォトレジストを形成し、Ｎチャネルトランジスタのゲ
ート電極に整合する領域に導電型がＮ型の低濃度領域と
この低濃度領域の下層に導電型がＰ型の第１の高濃度領
域とを形成する工程と、Ｎチャネルトランジスタ形成領
域にフォトレジストを形成し、Ｐチャネルトランジスタ
のゲート電極に整合する領域に導電型がＰ型の低濃度領
域とこの低濃度領域の下層に導電型がＮ型の第１の高濃
度領域とを形成する工程と、全面にサイドウォール材料
を形成し、異方性エッチングを行いゲート電極の側壁に
サイドウォールを形成する工程と、Ｎチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｐチャネルト
ランジスタのゲート電極とサイドウォールとに整合する
領域に導電型がＰ型の第２の高濃度領域を形成し、Ｐチ
ャネルトランジスタ形成領域にフォトレジストを形成
し、Ｎチャネルトランジスタのゲート電極とサイドウォ
ールとに整合する領域に導電型がＮ型の第２の高濃度領
域を形成する工程と、全面に層間絶縁膜を形成し、コン
タクトホールを形成し、配線を形成する工程とを有する
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１８】半導体基板のＮウエルの非形成領域に
イオン注入阻止膜を形成し、イオン注入法により半導体
基板にＮ型の不純物を導入してＮウエルを形成し、Ｐウ
エルの非形成領域にフォトレジストを形成し、イオン注
入法により半導体基板にＰ型の不純物を導入してＰウエ
ルを形成し、熱処理を行いＰウエルとＮウエルとの不純
物を半導体基板に拡散させる工程と、全面にパッド酸化
膜と窒化シリコン膜とを形成し、窒化シリコン膜を素子
領域上に形成する工程と、Ｎチャネルトランジスタの非
形成領域にフォトレジストを形成し、窒化シリコン膜に
整合する領域にＰ型の不純物を導入してチャネルストッ
プ領域を形成し、選択酸化処理を行い素子分離領域にフ
ィールド酸化膜を形成する工程と、ゲート絶縁膜とゲー
ト電極とを形成し、Ｐチャネルトランジスタ形成領域に
フォトレジストを形成し、Ｎチャネルトランジスタのゲ
ート電極に整合する領域に導電型がＮ型の低濃度領域と
この低濃度領域の下層に導電型がＰ型の第１の高濃度領
域とを形成する工程と、Ｎチャネルトランジスタ形成領
域にフォトレジストを形成し、Ｐチャネルトランジスタ
のゲート電極に整合する領域に導電型がＰ型の低濃度領
域とこの低濃度領域の下層に導電型がＮ型の第１の高濃
度領域とを形成する工程と、全面にサイドウォール材料
を形成し、異方性エッチングを行いゲート電極の側壁に
サイドウォールを形成する工程と、Ｎチャネルトランジ
スタ形成領域にフォトレジストを形成し、Ｐチャネルト
ランジスタのゲート電極とサイドウォールとに整合する
領域に導電型がＰ型の第２の高濃度領域を形成し、Ｐチ
ャネルトランジスタ形成領域にフォトレジストを形成
し、Ｎチャネルトランジスタのゲート電極とサイドウォ
ールとに整合する領域に導電型がＰ型の第２の高濃度領
域を形成する工程と、全面に層間絶縁膜を形成し、コン
タクトホールを形成し、配線を形成する工程とを有する
ことを特徴とする半導体集積回路装置の製造方法。