KR940002779B1 - 고압 반도체 소자의 제조방법 - Google Patents
고압 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR940002779B1 KR940002779B1 KR1019910000635A KR910000635A KR940002779B1 KR 940002779 B1 KR940002779 B1 KR 940002779B1 KR 1019910000635 A KR1019910000635 A KR 1019910000635A KR 910000635 A KR910000635 A KR 910000635A KR 940002779 B1 KR940002779 B1 KR 940002779B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity
- conductivity type
- define
- silicon substrate
- concentration
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 실시예에 따른 고압 반도체 소자의 제조 공정도.
제2도는 종래 고압 반도체 소자의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제1도전형의 실리콘 기판 12 : 산화막
13 : 질화막 14 : 포토레지스트
15 : 필드 산화막 16 : 역행웰(retrograde well)
17 : 제1도전형의 저농도 도핑영역 18 : 제2도전형의 저농도 도핑영역
19 : 절연 산화막 20 : 배선용 금속
본 발명은 고압 반도체 소자의 제조방법에 관한 것으로서, 더욱 상세하게는 이중 확산 드레인(Double Diffused Drain, DDD)구조를 갖는 고압 반도체 소자의 경사형 접함(graded junction)과 웰 형성을 위한 고온 열처리 공정을 단순화하여 소자의 재현성 및 신뢰성을 향상시킨 고압 반도체 소자의 제조방법에 관한 것이다.
제2도는 종래의 고압 반도체 소자의 제조 공정도를 나타낸 것으로서, 부호 1은 실리콘 기판을 나타낸다.
실리콘 기판(1)위에 산화막(2)과 포토레지스트(3)을 형성한 후 포토레지스트(3)의 일부분을 식각하여 제2a도를 형성한다.
노멀 웰(Normal Well)형성을 위해 제2b도에 도시한 바와 같이, 실리콘 기판(1)과 다른 도전형(type)의 불순물을 1012∼1013도우즈(ions/㎠), 150∼180KeV로 이온 주입하고, 1150℃의 고온에서 13시간동안의 열처리 공정을 하여 제2c도에 도시한 바와 같은 노멀 웰(4)을 형성한다.
이때의 열처리 공정은 산화막이 성장하지 못하도록 질소(N2)분위기에서 수행된다.
노멀 웰(4)이 형성되면 산화막(2)을 식각하고, 다시 300∼500Å의 두께로 산화막(2)을 형성한 후 1500Å의 두께로 질화막(5)을 형성하고, 활성(Active)영역을 위한 포토공정과 식각 공정을 통해 필드 영역의 질화막(5)과 산화막(2)을 순차적으로 제거하여 제2d도와 같이 형성한 다음 필드 산화막(6)을 5000∼6000Å의 두께로 성장시키며, 필드 산화막(6)이 형성되면 필드영역을 제외한 부분인 활성영역의 질화막(5)과 산화막(2)을 식각공정으로 제거한 후 다시 산화막(2)을 300∼500Å의 두께로 제2e도에 도시된 바와 같이 성장시킨다.
고압 소자를 위해 저농도 도핑영역을 소스/드레인 영역에 형성하기 위해 제2f,g도와 같이 실리콘(1)가 노멀 웰(4)내에 각각 실리콘 기판(1)과 노멀 웰(4)의 반대형의 불순물을 1012∼1013도우즈(ions/㎠)와, 100∼150KeV의 조건으로 각각 이온 주입한 후, 1100∼1150℃, 30∼60분의 조건으로 질소 분위기에서 열처리 공정을 진행하면 제2h도에 도시한 바와 같이, 노멀 웰(4)과 다른 형의 저농도 도핑영역(7)이 노멀 웰(4) 내에 형성되고, 실리콘 기판(1)과 다른 형의 저농도 도핑영역(8)이 실리콘 기판(1)내에 형성된다.
절연 산화막(9)을 도포하고, 식각하여 제2i도에 도시한 바와 같이 콘택을 형성한 후 배선용 금속(10)을 형성하면 제2j도에 도시된 바와 같이 고압 반도체 소자가 제작된다.
그러나, 상술한 종래의 제조방법에 있어서는, 노멀 웰(4)을 형성하기 위한 열처리 공정과 저농도 도핑영역(7,8)형성을 위한 열처리 공정이 적어도 2회이상 수행되기 때문에 노멀 웰과 실리콘 기판의 불순물 농도 변화에 따른 고압 소자의 특성 저하와 공정 시간의 지연에 따른 공정의 재현성과 신뢰성이 감소되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 노멀 웰 형성을 위한 별도의 공정을 없애고, 고에너지의 이온 주입을 사용하는 리트로그래이드 웰(Retrograde Well)을 형성한 후, 후속의 도핑영역 형성시 진행되는 열처리 공정으로 동시에 열처리시킴으로써, 공정의 단순화 및 소자의 특성을 향상시킬 수 있는 고압 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판(11)위에 산화막(12)과 질화막(13)을 형성하고 패터닝한 후, LOCOS공정을 이용하여 필드 산화막(15)을 형성하는 공정, 역행 웰 영역을 정의하기 위하여 고농도의 제2도전형 불순물을 이온주입하는 공정, 상기 역행 웰 영역내에 소스/드레인 영역을 정의하기 위하여 저농도의 제1도전형 불순물을 이온주입하는 공정, 상기 제1도전형의 실리콘 기판(11)내에 소스/드레인 영역을 정의하기 위하여 저농도의 제2도전형 불순물을 이온주입하는 공정, 제2도전형의 고농도 역행 웰(16)과 제1, 2도전형의 저농도 도핑영역(17,18)을 동시에 형성하기 위한 고온 열처리 공정, 그리고 상기 제1, 2도전형의 저농도 도핑영역(17,18)에 금속을 콘택하기 위한 배선공정으로 이루어지는 것을 특징으로 하는 고압 반도체 소자의 제조방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 실시예에 따른 고압 반도체 소자의 제조 공정도를 나타낸 것으로서, 부호 11은 제1도전형의 실리콘 기판을 나타낸 것이다.
제1도전형의 실리콘 기판(11) 위에 산화막(12)과 질화막(13)을 형성한 후 포토레지스트(14)를 이용하여 제1a도에 도시된 바와 같이 필드영역의 질화막(13)과 산화막(12)을 패터닝한 후, LOCOS(Local Oxidation of Silicon) 공정을 이용하여 제1b도에 도시된 바와 같이 필드 산화막(15)을 5000∼8000Å의 두께로 성장시킨 후 필드영역 이외의 부분인 활성영역의 질화막(13)과 산화막(12)을 제거하고, 다시 산화막(12)을 300∼500Å의 두께로 성장시킨다.
역행 웰을 형성하기 위하여 제1c도에 도시한 바와 같이 포토 공정을 거친 후, 제2도전형의 불순물을 1013∼1014도우즈(ions/㎠ 도우즈(ions/㎠), 600∽800KeV의 고에너지 조건으로 이온주입을 한다.
역행 웰영역 내에 소스/드레인 영역을 형성하기 위해 제1d도에 도시된 바와 같이 포토공정을 거친 후 역행 웰영역과 반대형인 제1도전형의 불순물을 1012∼1013도우즈(ions/㎠ ), 100∼150KeV의 조건으로 이온 주입하고, 제1도전형 실리콘 기판(11)내에 소스/드레인 영역을 형성하기 위해 제1e도에 도시된 바와 같이 포토 공정을 거친 후 제2도전형의 불순물을 1012∼1013도우즈(ions/㎠ ), 100∼150KeV의 조건으로 이온 주입한다.
이때, 소스/드레인 영역에 저농도 도핑영역을 형성하기 위한 상기 공정수단은 공정에 따라 역으로 진행될 수 있다.
상기와 같이 역행 웰 영역과 저농도 도핑영역을 형성하기 위한 이온주입 공정을 순차적으로 진행한 후 질소 분위기에서 1100℃∼1500℃, 30∼60분의 조건으로 열처리하면 제1f도에 도시된 바와 같이, 주입된 이온들의 확산에 따라 제2도전형 역행 웰(16), 제1도전형 및 제2도전형 저농도 도핑영역(17,18)들이 동시에 형성된다.
이때, 제2도전형 역행 웰(16)의 접합 깊이는 2.5∼3.5㎛로 하고, 얕게 도핑된 영역(17,18)의 접합 깊이는 0.8∼1.2㎛로 한다.
절연 산화막(19)는 도포하고 식각하여 제1g도에 도시된 바와 같이 콘택을 형성한 후 배선용 금속(20)을 형성하면 제1h도에 도시된 바와 같이 고압 반도체 소자가 완성된다.
본 발명은 CMOS 공정중 싱글 웰의 공정에만 적용되는 것이 아니고, 트윈 웰의 공정에도 적용될 수 있다.
상기한 바와 같이 본 발명에 의하면, 역행 웰을 형성하기 위해 고에너지의 이온 주입을 사용하여 한번의 열처리 공정으로 웰 영역과 소스/드레인 형성을 위한 저농도 도핑영역들을 동시에 형성함으로써, 공정 시간을 줄이고, 공정의 단순화로 인한 공정의 신뢰도를 향상시키며, 기판의 농도 변화를 줄일 수 있고, 역행 웰을 사용함에 따라 고압 동작 영역에서의 래치업(Latch-up) 개선과 칩의 성능을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 제1도전형의 실리콘 기판(11)위에 산화막(12)과 질화막(13)을 형성하고 패터닝한 후, LOCOS 공정을 이용하여 필드 산화막(15)을 형성하는 공정, 역행 웰 영역을 정의하기 위하여 고농도의 제2도전형 불순물을 이온주입하는 공정, 상기 역행 웰 영역내에 소스/드레인 영역을 정의하기 위하여 저농도의 제1도전형 불순물을 이온주입하는 공정, 상기 제1도전형의 실리콘 기판(11)내에 소스/드레인 영역을 정의하기 위하여 저농도의 제 1도전형 불순물을 이온주입하는 공정, 제1도전형의 실리콘 기판(11)내에 소스/드레인 영역을 정의하기 위하여 저농도의 제 2도전형 불순물을 이온주입하는 공정, 제2도전형의 고농도 역행 웰(16)과 제1, 2도전형의 저농도 도핑영역(17,18)을 동시에 형성하기 위한 고온 열처리 공정, 그리고 상기 제1, 2도전형의 저농도 도핑영역(17,18)에 금속을 콘택하기 위한 배선공정으로 이루어지는 것을 특징으로 하는 고압반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000635A KR940002779B1 (ko) | 1991-01-16 | 1991-01-16 | 고압 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000635A KR940002779B1 (ko) | 1991-01-16 | 1991-01-16 | 고압 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015637A KR920015637A (ko) | 1992-08-27 |
| KR940002779B1 true KR940002779B1 (ko) | 1994-04-02 |
Family
ID=19309890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000635A KR940002779B1 (ko) | 1991-01-16 | 1991-01-16 | 고압 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002779B1 (ko) |
-
1991
- 1991-01-16 KR KR1019910000635A patent/KR940002779B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015637A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US6207519B1 (en) | Method of making semiconductor device having double spacer | |
| US4272880A (en) | MOS/SOS Process | |
| US5278441A (en) | Method for fabricating a semiconductor transistor and structure thereof | |
| US4752589A (en) | Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate | |
| JPS63255968A (ja) | 電界効果トランジスタの製造方法 | |
| US4252574A (en) | Low leakage N-channel SOS transistors and method of making them | |
| US5494843A (en) | Method for forming MOSFET devices | |
| US4724221A (en) | High-speed, low-power-dissipation integrated circuits | |
| US6576521B1 (en) | Method of forming semiconductor device with LDD structure | |
| KR920010316B1 (ko) | 반도체장치의 제조방법 | |
| US5124817A (en) | Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide | |
| KR940002779B1 (ko) | 고압 반도체 소자의 제조방법 | |
| US6218253B1 (en) | Method of manufacturing a bipolar transistor by using only two mask layers | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JP2900698B2 (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPH056961A (ja) | 半導体装置の製造方法 | |
| JPH0575045A (ja) | 半導体装置の製造方法 | |
| KR100192364B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR940009366B1 (ko) | 듀얼 폴리 게이트 구조를 구비한 반도체 장치 및 그 제조방법 | |
| KR100505622B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| JP2845934B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
| KR100325287B1 (ko) | 반도체소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020318 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |