CN108305833B - 一种化合物半导体hbt器件的补偿式制作方法 - Google Patents
一种化合物半导体hbt器件的补偿式制作方法 Download PDFInfo
- Publication number
- CN108305833B CN108305833B CN201711448958.7A CN201711448958A CN108305833B CN 108305833 B CN108305833 B CN 108305833B CN 201711448958 A CN201711448958 A CN 201711448958A CN 108305833 B CN108305833 B CN 108305833B
- Authority
- CN
- China
- Prior art keywords
- base
- base electrode
- square
- preset
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 150000001875 compounds Chemical class 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 239000010953 base metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 238000000407 epitaxy Methods 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 7
- 239000000243 solution Substances 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 abstract description 6
- 238000005260 corrosion Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种化合物半导体HBT器件的补偿式制作方法，将光罩图形设计为与预设基极台阶图形匹配的预设部分以及由预设部分的顶角向外延伸形成的补偿部分，然后以此光罩对已完成部分器件制程的晶圆结构进行曝光、显影形成相应的遮蔽层，进行湿法蚀刻以形成基极台阶，借由补偿部分的补偿作用可以得到与预设基极台阶图形一致的基极台阶，避免过度腐蚀而造成的图形异常的问题。在实现可靠性的前提下可将基极台阶边缘与基极金属边缘的距离缩小至0.3μm，实现了器件小型化。
Description
技术领域
本发明涉及三五族化合物半导体器件的制作工艺技术领域，尤其涉及一种化合物半导体HBT器件的补偿式制作方法。
背景技术
对于三五族化合物半导体异质结双极晶体管(HBT)中发射极平台Emitter Mesa(EM)和基极台阶BP pedestal(BP)的制程，全球90％的制造厂使用化学腐蚀。但是由于化学腐蚀对于晶向有选择性，所以器件的设计将受到金属联线方向性的局限；并且化学腐蚀，侧向腐蚀过多，不易控制制程的稳定性，进而也影响了器件的电学性能及其稳定性，以及器件的可靠性。
尤其，在湿法腐蚀工艺制造BP台阶时，参考图1，由于化学药剂的各向同性的特性在图形尖角的蚀刻率较快，会导致尖角处过蚀刻，位于BP台阶上的基极金属(BC)裸露在下表面，在后续的酸清洗和等离子刻蚀中会使BC下的基极层受到伤害，从而导致可靠性失效。现有的方式是通过增大BP边缘到BC边缘距离(通常为0.6～1.5微米)来解决这个问题，然而这会导致BP台阶的面积变大，整个芯片的版图变大，不利于成本上的考量，也不符合当前器件小型化的要求。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种化合物半导体HBT器件的补偿式制作方法。
为了实现以上目的，本发明的技术方案为：
一种化合物半导体HBT器件的补偿式制作方法包括以下步骤：
1)提供已完成部分器件制程的晶圆结构，所述晶圆结构包括基极外延、发射极平台和基极金属，所述发射极平台和基极金属设于基极外延上且基极金属绕设于发射极平台外侧；
2)提供光罩，光罩图形包括与预设基极台阶图形匹配的预设部分以及由预设部分的顶角向外延伸形成的补偿部分；
3)于所述晶圆结构表面形成光阻层，采用所述光罩曝光、显影后形成与光罩图形对应的遮蔽层；
4)对所述基极外延进行湿法蚀刻以形成基极台阶。
可选的，所述基极台阶边缘与所述基极金属边缘的距离为0.3～0.5μm。
可选的，所述基极台阶边缘与所述基极金属边缘的距离为0.3～0.35μm。
可选的，所述基极外延包括层叠的n型收集极层和p型基极层，所述发射极平台和基极金属设于p型基极层上。
可选的，所述预设基极台阶图形为第一方形，所述补偿部分为与第一方形的顶角部分重合的第二方形。
可选的，所述第一方形的顶角位于第二方形的第一对角线上并不超过第二方形的第二对角线。
可选的，所述n型收集极层为n型GaAs，所述p型基极层为p型GaAs。
可选的，所述湿法蚀刻的蚀刻液为磷酸和过氧化氢的水溶液。
可选的，所述蚀刻液为体积比H3PO4:H2O2:H2O＝0.5～1.5:0.5～1.5:10。
可选的，所述基极金属环绕所述发射极平台的三侧，且两末端与所述发射极平台平齐。
本发明的有益效果为：
将光罩图形设计为与预设基极台阶图形匹配的预设部分以及由预设部分的顶角向外延伸形成的补偿部分，采用该光罩进行曝光显影形成相应的遮蔽层，采用常规的湿法蚀刻工艺，借由补偿部分的补偿作用可以得到与预设基极台阶图形一致的基极台阶，避免过度腐蚀而造成的图形异常的问题。在实现可靠性的前提下可将基极台阶边缘与基极金属边缘的距离缩小至0.3μm，实现了器件小型化。
附图说明
图1为现有技术所形成的基极台阶结构示意图(俯视)；
图2为本发明所形成的基极台阶结构示意图(俯视)；
图3为本发明所形成的基极台阶结构示意图(侧视)；
图4为本发明基极台阶光罩图形结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
参考图2至图3，一种化合物半导体HBT器件的补偿式制作方法，首先提供已完成部分器件制程的晶圆结构，所述晶圆结构包括基极外延1、发射极平台2和基极金属3，所述发射极平台2和基极金属3设于基极外延1上且基极金属3绕设于发射极平台2外侧。所述基极金属3与发射极平台2间隔设置并环绕所述发射极平台2的三侧，且两末端与所述发射极平台2前面平齐。此外，发射极平台2上还设有集电极层、介质层等等常规的HBT结构。
基极外延1包括层叠的n型收集极层11和p型基极层12，所述发射极平台2和基极金属3设于p型基极层12上。本实施例中，所述HBT器件为GaAs HBT，其n型收集极层11为n型GaAs，p型基极层12为p型GaAs，p型基极层12与发射极平台2之间还可有蚀刻停止层(例如InGaP)等常规设置。
在完成发射极平台腐蚀、基极金属沉积等制程之后，需要进行基极台阶制程。首先进行基极台阶图形的设计，然后根据预设基极台阶图形设计光罩。参考图4，光罩图形4包括与预设基极台阶图形匹配的预设部分41以及由预设部分41的顶角向外延伸形成的补偿部分42。例如，预设基极台阶图形为第一方形，则预设部分41同样为第一方形，补偿部分42为与第一方形的顶角部分重合的第二方形，在第一方形的四个角上均设有补偿部分42。第一方形的顶角位于第二方形的第一对角线上(该第一对角线优选与第一方形的对角线重合)并不超过第二方形的第二对角线，从而，第一方形的顶角距离第二方形的顶角均为最远距离。
于晶圆结构表面形成光阻层，采用上述光罩曝光、显影后形成与光罩图形对应的遮蔽层，然后对所述基极外延1进行湿法蚀刻以形成基极台阶。蚀刻液为体积比H3PO4:H2O2:H2O＝1:1:10。通过上述补偿部分42的设置，补偿部分42的尖角蚀刻率较快，补偿部分42覆盖的基极外延1由于蚀刻速率的差别以及侧向腐蚀作用而被腐蚀，由于预设基极台阶图形的顶角距离补偿部分42的三个顶角距离为最远，最终蚀刻后还原出预设基极台阶图形的顶角形状，从而得到预设基极台阶图形的基极台阶，可避免过度腐蚀而造成的图形异常的问题。
通过对光罩的设计，可以实现基极台阶边缘与基极金属边缘的距离0.3～0.5μm，更优选为0.3～0.35μm的前提下的可靠性保证，相对于现有技术需要0.6～1.5微米的边距才能实现可靠性保证的方案，减小了芯片的面积，有利于实现器件小型化。
上述实施例仅用来进一步说明本发明的一种化合物半导体HBT器件的补偿式制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (7)
1.一种化合物半导体HBT器件的补偿式制作方法，其特征在于包括以下步骤：
1） 提供已完成部分器件制程的晶圆结构，所述晶圆结构包括基极外延、发射极平台和基极金属，所述发射极平台和基极金属设于基极外延上且基极金属绕设于发射极平台外侧；
2） 提供光罩，光罩图形包括与预设基极台阶图形匹配的预设部分以及由预设部分的顶角向外延伸形成的补偿部分，所述预设基极台阶图形为第一方形，所述补偿部分为与第一方形的顶角部分重合的第二方形，所述第一方形的顶角位于第二方形的第一对角线上并不超过第二方形的第二对角线；
3） 于所述晶圆结构表面形成光阻层，采用所述光罩曝光、显影后形成与光罩图形对应的遮蔽层；
4） 对所述基极外延进行湿法蚀刻以形成基极台阶，所述基极台阶边缘与所述基极金属边缘的距离为0.3~0.5 μm。
2.根据权利要求1所述的制作方法，其特征在于：所述基极台阶边缘与所述基极金属边缘的距离为0.3~0.35 μm。
3.根据权利要求1所述的制作方法，其特征在于：所述基极外延包括层叠的n型收集极层和p型基极层，所述发射极平台和基极金属设于p型基极层上。
4.根据权利要求3所述的制作方法，其特征在于：所述n型收集极层为n型GaAs，所述p型基极层为p型GaAs。
5.根据权利要求4所述的制作方法，其特征在于：所述湿法蚀刻的蚀刻液为磷酸和过氧化氢的水溶液。
6.根据权利要求5所述的制作方法，其特征在于：所述蚀刻液为体积比H3PO4:H2O2:H2O=0.5~1.5:0.5~1.5:10。
7.根据权利要求1所述的制作方法，其特征在于：所述基极金属环绕所述发射极平台的三侧，且两末端与所述发射极平台平齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711448958.7A CN108305833B (zh) | 2017-12-27 | 2017-12-27 | 一种化合物半导体hbt器件的补偿式制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711448958.7A CN108305833B (zh) | 2017-12-27 | 2017-12-27 | 一种化合物半导体hbt器件的补偿式制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108305833A CN108305833A (zh) | 2018-07-20 |
| CN108305833B true CN108305833B (zh) | 2021-03-16 |
Family
ID=62867849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711448958.7A Active CN108305833B (zh) | 2017-12-27 | 2017-12-27 | 一种化合物半导体hbt器件的补偿式制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108305833B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109407430B (zh) * | 2018-12-17 | 2024-04-26 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN111081717B (zh) * | 2019-12-06 | 2022-10-04 | Tcl华星光电技术有限公司 | 共享薄膜晶体管及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400014A (zh) * | 2013-08-14 | 2013-11-20 | 上海华力微电子有限公司 | 一种提高狭长区域冗余图形填充率的方法 |
| CN106298513A (zh) * | 2016-08-31 | 2017-01-04 | 厦门市三安光电科技有限公司 | 一种hbt制造方法 |
| CN106372300A (zh) * | 2016-08-30 | 2017-02-01 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680236B2 (en) * | 2002-01-11 | 2004-01-20 | Raytheon Company | Ion-implantation and shallow etching to produce effective edge termination in high-voltage heterojunction bipolar transistors |
-
2017
- 2017-12-27 CN CN201711448958.7A patent/CN108305833B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400014A (zh) * | 2013-08-14 | 2013-11-20 | 上海华力微电子有限公司 | 一种提高狭长区域冗余图形填充率的方法 |
| CN106372300A (zh) * | 2016-08-30 | 2017-02-01 | 上海华力微电子有限公司 | 可制造性检测分析方法 |
| CN106298513A (zh) * | 2016-08-31 | 2017-01-04 | 厦门市三安光电科技有限公司 | 一种hbt制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108305833A (zh) | 2018-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108305833B (zh) | 一种化合物半导体hbt器件的补偿式制作方法 | |
| US11145790B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
| CN106298513B (zh) | 一种hbt制造方法 | |
| CN104966991A (zh) | 一种新型高速半导体激光器的制作方法 | |
| EP0633610A2 (en) | Opto-electronic integrated circuit and method of manufacturing the same | |
| CN115083922A (zh) | 一种正磨角氧化镓肖特基二极管器件及其制备方法 | |
| JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2004327904A (ja) | バイポーラトランジスタおよびその製造方法 | |
| US11177374B1 (en) | Heterojunction bipolar transistor and method for forming the same | |
| JP3755658B2 (ja) | Ｈｂｔの製造方法 | |
| US11164962B2 (en) | Bipolar transistor and method for forming the same | |
| US9099397B1 (en) | Fabrication of self aligned base contacts for bipolar transistors | |
| CN111883429B (zh) | GaAs HBT器件的平台制作方法及GaAs HBT器件 | |
| JP2003023012A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US20030096444A1 (en) | Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it | |
| CN114093937B (zh) | 一种双极晶体管及其制备方法 | |
| CN113921598B (zh) | 一种hbt器件的金属连线方法 | |
| CN220510039U (zh) | 异质结双极晶体管结构 | |
| JP2004327717A (ja) | 半導体装置およびその製造方法 | |
| CN204947319U (zh) | 一种新型高速半导体激光器 | |
| CN104124155A (zh) | 一种磷化铟异质结晶体管侧墙保护发射极制作方法 | |
| JP2016018981A (ja) | 半導体素子の製造方法 | |
| TW507376B (en) | Manufacturing process of heterojunction bipolar transistor | |
| JP3536840B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |