JP2016018981A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2016018981A JP2016018981A JP2014143278A JP2014143278A JP2016018981A JP 2016018981 A JP2016018981 A JP 2016018981A JP 2014143278 A JP2014143278 A JP 2014143278A JP 2014143278 A JP2014143278 A JP 2014143278A JP 2016018981 A JP2016018981 A JP 2016018981A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- plane
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
【課題】エッチングレートが結晶の面方位に依存する半導体のウェットエッチングにおいて、露光機の限界解像度の半分以下のサイドエッチング量を確認できるエッチングモニタを提供する。【解決手段】第1の辺とこの第1の辺に交差する第2の辺とを有しており素子領域K1を画定するパターンと、エッチングモニタM2のパターンとを備えたマスク層Mを半導体層上に形成する工程と、マスク層Mから露出した半導体層をエッチングする工程とを備え、エッチングモニタM2のパターンは、第1の辺及び第2の辺とは平行しない一対の長辺と、この長辺と交差する一対の短辺とを備えた個片パターンの突出部M21〜M24が短辺の長さを異ならせて複数設けられた構造を有する。【選択図】図2
Description
本発明は、半導体素子の製造方法に関する。
特許文献1は、半導体装置の製造方法を開示している。この製造方法は、半導体基板上に形成した第1の膜の上に第2の膜を被着し、この第2の膜を選択的にエッチングして第1の膜の表面を露呈させる開口を形成する工程を含む。この製造方法では、第2の膜にエッチング形成する開口予定領域内に、第2の膜の膜厚の2倍以上の平面長さを有するチェックパターンを第2の膜のエッチング用マスクとして設け、チェックパターンが除去されるまで第2の膜を等方性エッチングし、かつその後に所定の時間エッチングを継続して第2の膜に開口を開設する。
半導体のエッチングは、ドライエッチングとウェットエッチングに大別される。ドライエッチングでは、ウェットエッチングと比較してサイドエッチング量が小さいため、寸法制御性の高いエッチングが可能である。一方で、ドライエッチングはダメージが入りやすいため、低ダメージエッチングが要求される場合にはウェットエッチングが有利である。また、ウェットエッチングのほうが異種材料間のエッチングレートに差をつけるのが容易であるため、特定の層でエッチングを停止させたい場合にもウェットエッチングが有利である。さらに、意図的にサイドエッチングを入れた加工を行うことで所望の形状を実現する場合にも、ウェットエッチングが多用される。これらの理由から、寸法制御性の良いウェットエッチングを行う手法の確立が望まれている。
半導体のウェットエッチングにおいては、エッチングレートが半導体結晶の面方位に依存する場合がある。制御性良くパターンを形成したい場合には、サイドエッチング量のばらつきによる寸法制御性の悪化を抑制するために、相対的にエッチングレートが遅い面方位に沿ってパターンを形成するのが一般的である。エッチングレートが遅ければ、制御性がより向上するためである。その上で、予め一定のサイドエッチング量を見込んでマスクの寸法を決定する。この場合、正確なパターン寸法の確認については、マスクを除去せずに行うことができない。一般的に寸法確認に使用される電子顕微鏡では、マスクを透過して高精度な測定を行うことが困難なためである。
しかしながら、薬液の配合比、温度、マスクと半導体との密着性の変動、等の影響により、サイドエッチング量は、処理毎にばらつくことが考えられる。サイドエッチング量のばらつきは、マスクを除去しなくては確認できないため、そのまま半導体パターンの寸法ばらつきに繋がる。そこで、従来から、間接的にサイドエッチング量を確認するエッチングモニタが考案されていた(例えば、特許文献1〜3等)。従来のエッチングモニタでは、モニタ幅をサイドエッチング量に応じて微細化する必要がある。しかし、モニタ幅は、露光機の限界解像度に満たない程度にまで微細化できないため、実際に確認できるサイドエッチング量は露光機の限界解像度の半分程度までとなり、それ以下のサイドエッチング量を確認することは困難である。
そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、エッチングレートが結晶の面方位に依存する半導体のウェットエッチングにおいて、露光機の限界解像度の半分以下のサイドエッチング量を確認できるエッチングモニタを提供することである。
本発明の一態様に係る半導体素子の製造方法は、第1の辺と前記第1の辺に交差する第2の辺とを有しており素子領域を画定するパターンと、エッチングモニタのパターンとを備えたマスク層を半導体層上に形成する工程と、前記マスク層から露出した前記半導体層をエッチングする工程と、を備え、前記エッチングモニタのパターンは、前記第1の辺及び前記第2の辺とは平行しない一対の長辺と、前記長辺と交差する一対の短辺とを備えた個片パターンが、前記短辺の長さを異ならせて複数設けられた構造を有する。
本発明の一態様に係る半導体素子の製造方法によれば、エッチングレートが結晶の面方位に依存する半導体のウェットエッチングにおいて、露光機の限界解像度の半分以下のサイドエッチング量を確認できるエッチングモニタを提供できる。
[本発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。本発明の一態様に係る半導体素子の製造方法は、第1の辺と前記第1の辺に交差する第2の辺とを有しており素子領域を画定するパターンと、エッチングモニタのパターンとを備えたマスク層を半導体層上に形成する工程と、前記マスク層から露出した前記半導体層をエッチングする工程と、を備え、前記エッチングモニタのパターンは、前記第1の辺及び前記第2の辺とは平行しない一対の長辺と、前記長辺と交差する一対の短辺とを備えた個片パターンが、前記短辺の長さを異ならせて複数設けられた構造を有する。このように、本発明の一態様に係る半導体素子の製造方法では、ウェットエッチングにおいてエッチングレートが面方位によって異なるという性質を用いることによって、マスクの一辺に沿った第1の面方位でのエッチング量を、第1の面方位とは異なる第2の面方位でのエッチング量によって測定できるので、例えば第1の面方位よりも比較的にエッチングレートの大きい第2の面方位でのエッチング量を測定することで、第1の面方位でのエッチング量を直接に測定しなくとも、この第1の面方位でのエッチング量の詳細な測定が可能となる。また、第1の面方位よりもエッチングレートの大きな第2の面方位でのエッチング量が測定できるので、第1の面方位でのエッチング量が、マスクを形成する露光機の限界解像度を下回るようなエッチング量である場合でも、第1の面方位でのエッチング量を好適に測定できる。
最初に本発明の実施形態を列記して説明する。本発明の一態様に係る半導体素子の製造方法は、第1の辺と前記第1の辺に交差する第2の辺とを有しており素子領域を画定するパターンと、エッチングモニタのパターンとを備えたマスク層を半導体層上に形成する工程と、前記マスク層から露出した前記半導体層をエッチングする工程と、を備え、前記エッチングモニタのパターンは、前記第1の辺及び前記第2の辺とは平行しない一対の長辺と、前記長辺と交差する一対の短辺とを備えた個片パターンが、前記短辺の長さを異ならせて複数設けられた構造を有する。このように、本発明の一態様に係る半導体素子の製造方法では、ウェットエッチングにおいてエッチングレートが面方位によって異なるという性質を用いることによって、マスクの一辺に沿った第1の面方位でのエッチング量を、第1の面方位とは異なる第2の面方位でのエッチング量によって測定できるので、例えば第1の面方位よりも比較的にエッチングレートの大きい第2の面方位でのエッチング量を測定することで、第1の面方位でのエッチング量を直接に測定しなくとも、この第1の面方位でのエッチング量の詳細な測定が可能となる。また、第1の面方位よりもエッチングレートの大きな第2の面方位でのエッチング量が測定できるので、第1の面方位でのエッチング量が、マスクを形成する露光機の限界解像度を下回るようなエッチング量である場合でも、第1の面方位でのエッチング量を好適に測定できる。
本発明の一態様に係る半導体素子の製造方法では、前記半導体層は、InP、InGaAs、InAlGaAs、InAlAs、GaAsSb、InGaAsSb、InAlGaAsSb、InGaAsP、GaAs、InGaP、AlGaAsのいずれか1つからなり、前記エッチングにより、前記第1の辺または前記第2の辺に沿って露出した第1の面方位が(01−1)面の場合、前記個片パターンの長辺に沿って露出した第2の面方位が、(001)面、(010)面、(00−1)面、(0−10)面の何れかであるのが好ましい。このように、本発明の一態様に係る半導体素子の製造方法では、(01−1)面の第1の面方位と、(001)面、(010)面、(00−1)面、(0−10)面の何れかである第2の面方位とに対して利用可能である。
本発明の一態様に係る半導体素子の製造方法では、前記エッチングにより、前記第1の辺または前記第2の辺に沿って露出した前記第1の面方位でのエッチングレートは、前記個片パターンの長辺に沿って露出した第2の面方位でのエッチングレートよりも小さいことが好ましい。このように、本発明の一態様に係る半導体素子の製造方法では、第1の面方位よりも比較的にエッチングレートの大きい第2の面方位でのエッチング量を測定することで、第1の面方位でのエッチング量を直接に測定しなくとも、この第1の面方位でのエッチング量の詳細な測定が可能となる。
本発明の一態様に係る半導体素子の製造方法では、前記エッチングモニタのパターンが備える複数の個片パターンの消失数によって、前記エッチングの停止時期を判定することが好ましい。このように個片パターンの消失数を目視で確認するだけでエッチングの停止時期を容易かつ確実に判定できる。
本発明の一態様に係る半導体素子の製造方法では、前記素子領域を画定するパターンは、前記第1の辺と前記第2の辺とを有する矩形形状であり、前記個片パターンの長辺は、前記矩形形状の対角線に直交してなることが好ましい。このように素子領域を画定するパターンの矩形形状の対角線と固片パターンの長辺とが直交するように画素領域を画定するパターンと個片パターンとを形成すればよいので、両パターンの形成が容易となる。
[本発明の実施形態の詳細]
本発明の実施形態にかかるヘテロ接合バイポーラトランジスタの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
本発明の実施形態にかかるヘテロ接合バイポーラトランジスタの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
ヘテロ接合バイポーラトランジスタを製造するために、ウェハ100を形成する。ウェハ100は、図1に示すように、基板3、サブコレクタ層5、コレクタ層7、ベース層9、エミッタ層11、エミッタコンタクト層13を備える。サブコレクタ層5、コレクタ層7、ベース層9、エミッタ層11、エミッタコンタクト層13は、それぞれ、III−V族化合物半導体層であり、この順に基板3の上で積層されている。ウェハ100の形成は、まず、基板3を用意し、基板3の表面に、例えばOMVPE(有機金属基層成長法)等を用いたエピタキシャル成長によって、サブコレクタ層5、コレクタ層7、ベース層9、エミッタ層11、エミッタコンタクト層13を順に設けることによって成される。この半導体層は、InP、InGaAs、InAlGaAs、InAlAs、GaAsSb、InGaAsSb、InAlGaAsSb、InGaAsP、GaAs、InGaP、AlGaAsのいずれか1つからなる。
サブコレクタ層5の材料は、例えばInGaAsである。サブコレクタ層5は、Siのn型ドーパントが添加されている。サブコレクタ層5の不純物濃度は、コレクタ損失(コレクタ−エミッタ間を流れる電流と、コレクタ−エミッタ間電圧との積)を比較的に小さくするように比較的に高く設定される。サブコレクタ層5の不純物濃度の上限は、1×1019〜5×1019[cm−3]である。サブコレクタ層5の膜厚は、200[nm]以上500[nm]以下であり、例えば300[nm]の程度とすることができる。
コレクタ層7の材料は、例えばInGaAsである。コレクタ層7は、Siのn型ドーパントが添加されている。コレクタ層7の不純物濃度は、サブコレクタ層5の不純物濃度よりも低い。コレクタ層7の不純物濃度は、コレクタ損失を比較的に小さくするために比較的に高い場合があるが、トランジスタ動作に好適なベース・コレクタ接合を得るために過度に高くできない。コレクタ層7の不純物濃度を過度に高くすると、ベース・コレクタ接合容量が増加するだけでなく、ベース・コレクタ耐圧を高めることが困難となる。コレクタ層7の不純物濃度の上限は、1×1015〜1×1017[cm−3]である。コレクタ層7の膜厚は、ベース・コレクタ容量の増加を抑制するように設定される。コレクタ層7の膜厚は、200[nm]以上500[nm]以下であり、例えば400[nm]の程度とすることができる。
ベース層9の材料は、例えばInGaAsである。ベース層9は、炭素(C)のp型ドーパントが添加されている。炭素は、亜鉛に比較して大きい固溶限を有し、亜鉛に比較して小さい拡散係数を有するので、炭素の添加されたベース層9は、比較的に急峻な不純物プロファイルを有する。ベース層9の不純物濃度は、ベース抵抗を低減するために比較的に高く設定される。ベース層9の不純物濃度の上限は、2×1019〜4×1019[cm−3]である。ベース層9の膜厚は、比較的に良好な電流増幅率を得るために比較的に薄く設定される。ベース層9の膜厚は、30[nm]以上100[nm]以下であり、50[nm]の程度とすることができる。
エミッタ層11の材料は、例えばInPである。エミッタ層11は、ベース層9に比較して大きいバンドギャップを有する。エミッタ層11は、Siのn型ドーパントが添加されている。エミッタ層11の不純物濃度の上限は、2×1017〜5×1018[cm−3]である。エミッタ層11の膜厚は、10[nm]以上200[nm]以下であり、10[nm]の程度とすることができる。
エミッタコンタクト層13の材料は、例えばInGaAsである。エミッタコンタクト層13は、エミッタ層11に比較して小さいバンドギャップを有する。エミッタコンタクト層13は、Siのn型ドーパントが添加されている。エミッタコンタクト層13の不純物濃度の上限は、1×1019〜5×1019[cm−3]である。エミッタコンタクト層13の膜厚は、100[nm]以上である。エミッタコンタクト層13の膜厚の下限は、エミッタ電極の金属がシンターによって拡散する距離より大きく設定される。
ウェハ100を形成した後、ウェハ100の表面S1(半導体層上)にCVD等を用いてSiNのマスク層M(図示は省略されている)を設け、このマスク層M上にレジストR1を設けてRIEによってマスクM1のパターンを形成し、レジストR1を除去する工程を行う。マスクM1、レジストR1は、表面S1の法線方向Nvに沿って、表面S1の上に順に設けられる。マスクM1は、法線方向Nvから見て、矩形形状を有する。マスクM1の矩形形状の互いに交差する二辺(第1の辺及び第2の辺)は、図2に示すように、それぞれ、(011)、(01−1)の面方位に沿って伸びている。(01−1)の面方位に伸びるマスクM1の一辺の幅は、1.7[μm]の程度である。マスクM1は、200nmの程度の厚みを有する。なお、ウェハ100のOFの面方位は、(0−1−1)であり、IFの面方位は、(0−11)である。マスク層Mは、後述する素子領域K1を画定するパターン(マスクM1のパターン)と、エッチングモニタM2のパターンとを備え、素子領域K1は、互いに交差する二辺からなる略矩形状を有する。
マスクM1の形状を、図3の(A)部を参照して詳細に説明する。マスクM1は、ウェットエッチングに用いられる。エミッタコンタクト層13のエッチャントは、例えば、リン酸:過水:水=5:1:10からなるリン酸系エッチャントであり、エッチング時間は、例えば、約20秒エッチングする。このとき、モニタを確認しながら必要に応じて追加エッチングをしても良い。また、エミッタ層11のエッチャントは、例えば、塩酸:水=3:5からなる塩酸系エッチャントであり、エッチング時間は、例えば、約40秒エッチングする。図3の(A)部に示すマスクM1の形状は、ウェットエッチングにおけるエッチングレートが結晶の面方位によって異なっていることに起因する。例えば、本実施形態においては、(01−1)面及び(011)面におけるエッチングレートをV1[nm/min]とし、(00−1)面及び(001)面におけるエッチングレートをV2とすると、V1はV2よりも小さく、具体的には、例えばV2はV1の2倍程度である。一般的には、マスクM1のパターンを用いたエッチングにより、マスクM1のパターンの互いに交差する二辺の何れかに沿って露出した第1の面方位でのエッチングレートは、エッチングモニタM2の個片パターン(突出部M21〜M24)の長辺に沿って露出した第2の面方位でのエッチングレートよりも小さい。マスクM1は、(011)方向に伸びる辺M1a及び辺M1bと、(01−1)に伸びる辺M1c及び辺M1dとを備える。マスクM1は、辺M1c及び辺M1dの各々から伸び出す突起M1e,M1f,M1g,M1hを形成するように設けられた追加の辺M1i,M1j,M1k,M1mを備える。突起M1e,M1f,M1g,M1hの各々は、それぞれ、辺M1a及び辺M1bの一部と追加の辺M1i,M1j,M1k,M1mの各々とにより規定されている。このような形状のマスクM1を用いることによって、図3の(A)部及び(B)部に示すように、ウェットエッチングにおけるエッチングレートが上記のように結晶の面方位によって異なっていても、法線方向Nvから見て略矩形形状を有するエミッタコンタクト層13aを形成できる。
レジストR1を除去した後、図4に示すように、マスクM1を用いて、マスク層Mから露出した半導体層(特にエミッタ層11及びエミッタコンタクト層13)を選択的にウェットエッチングし、素子領域K1を形成する工程を行う。素子領域K1は、エミッタ層11aとエミッタコンタクト層13aとを備える。エミッタ層11aは、ウェットエッチングによってエミッタ層11から形成されたものであり、エミッタコンタクト層13aも、ウェットエッチングによってエミッタコンタクト層13から形成されたものである。
(01−1)の面方位に伸びるエミッタコンタクト層13aのメサの上部での一辺の幅は、1.5[μm]の程度であり、エッチング量は、(01−1)の面方位に0.2[μm]の程度である。すなわち、(011)の面方位に向かって(01−1)の面方位にエミッタコンタクト層13a(素子領域K1)の両側それぞれ0.1[μm]ずつエッチングされることによって、(01−1)の面方位に合計で0.2[μm]の程度がエッチングされることになる。
エッチング量は、エッチングモニタM2を参照して確認できる。エッチングモニタM2は、図2に示すように、ウェハ100の表面S1に形成される。エッチングモニタM2は、マスクM1と同じ厚みと材料とを備え、マスクM1の形成と同時に形成される。マスク層Mが有するエッチングモニタM2のパターンは、素子領域K1の二辺とは平行しない一対の長辺と、この長辺と交差する一対の短辺とを備えた個片パターンが、短辺の長さを異ならせて複数設けられた構造を有する。個片パターンの長辺は、素子領域K1を画定するマスクM1のパターンの矩形形状の対角線に直交してなる。素子領域を画定するパターンの矩形形状の対角線と固片パターンの長辺とが直交するように画素領域を画定するパターンと個片パターンとを形成すればよいので、両パターンの形成が容易となる。
そこで、図5を参照して、エッチングモニタM2の構成を説明する。エッチングモニタM2は、個片パターンとして突出部M21,M22,M23,M24と、基端部M25とを備える。
突出部M21,M22,M23,M24は、基端部M25に接続されており、互いに平行に基端部M25から方向D1に伸びており、法線方向Nvから見て略矩形の形状を備える。方向D1は、(010)の面方位に向いている。突出部M21,M22,M23,M24のそれぞれの幅(方向D1に垂直な方向の短辺の長さ)は、順に大きい。突出部M21の幅が最も小さく、突出部M24の幅が最も大きい。例えば、突出部M21の幅は、0.35[μm]の程度であり、突出部M22の幅は、0.40[μm]の程度であり、突出部M23の幅は、0.45[μm]の程度であり、突出部M24の幅は、0.50[μm]の程度であることができる。突出部M21の幅は、露光機の限界解像度(マスクの幅の最小値)である。
基端部13b1は方向D1に直交する方向に伸びている。基端部13b1は、法線方向Nvから見て略矩形の形状を備える。基端部13b1の幅(方向D1の長辺の長さ)は、10[μm]の程度であり、長さ(方向D1に垂直な一辺の長さ)は、30[μm]の程度である。
エッチングモニタM2を用いれば、(00−1)面及び(001)面でのエッチング量を測定することができる。(00−1)面及び(001)面でのエッチング量の測定結果を用いれば、(00−1)面及び(001)面以外の他の面、例えば、(01−1)面等でのエッチング量の測定が可能となる。特に、露光機の限界解像度に対応する幅の突出部M21を用いれば、例えば(01−1)面のエッチング量を露光機の限界解像度の半分程度まで小さくすることが可能となる。例えば、(01−1)面におけるエッチングレートのV1[nm/min]と、(00−1)面及び(001)面におけるエッチングレートのV2と、(01−1)面におけるエッチング量のL1[μm]とを用いれば、突出部M21の幅をL2[μm]とすると、L2[μm]は、L2=2×L1×(V2/V1)となり、V2のほうがV1より大きいので、L2の半分以下のエッチング量で、(01−1)面でのウェットエッチングが可能となる。
エッチングモニタM2を用いたエッチング量の測定は、次のようにして行う。例えば、突出部M21の箇所のエミッタコンタクト層13及びエミッタ層11が全てウェットエッチングされると、エミッタコンタクト層13及びエミッタ層11は、エッチングモニタM2の形状に対応したエミッタコンタクト層13b及びエミッタ層11bとなる。エミッタコンタクト層13bは、基端部13b1と突出部13b2と突出部13b3と突出部13b4とを備える。基端部13b1は、(00−1)及び(001)の面方位に伸びている。突出部13b2と突出部13b3と突出部13b4とは、基端部13b1から方向D1の方向に伸びている。エミッタ層11bは、エミッタコンタクト層13bと同様の形状を有する。基端部13b1及び突出部13b2,13b3,13b4のそれぞれは、エッチングモニタM2の基端部M25及び突出部M22,M23,M24のぞれぞれによって覆われている。エッチングモニタM2の突出部M21〜M24のうち幅(露光機の限界解像度に対応する幅)の最も小さい突出部M21は、ウェットエッチングによってエミッタコンタクト層13及びエミッタ層11の支えを失い、図6の(A)部及び(C)部に示すように、突出部M21の端部の領域E1がベース層9の表面側に垂れている。測定者は、突出部M21にこのような垂れが生じた時点で、(01−1)面でのエッチング量L1がL2=2×L1×(V2/V1)を満たす量に至ったと、判断できる。なお、この場合、エッチングモニタM2の突出部M21〜M24のうち突出部M21のみがベース層9の表面側に垂れており、他の突出部M22〜M24のそれぞれはこの時点では突出部13b2,13b3,13b4のそれぞれによって支えられており、ベース層9の表面側に垂れてはいない。例えば、突出部M24は、突出部M24を支えるエミッタコンタクト層13の一部が残存しており突出部13b4となっているので、図6の(B)部及び(D)部に示すように、突出部M24は、突出部13b4によって支えられたままの状態が維持されている。突出部M22,M23の場合も、この突出部M24の場合と同様である。図6の(A)部は、図5のI1−I1線に沿った面からみた構造を表し、図6の(B)部は、図5のI2−I2線に沿った面からみた構造を表し、図6の(C)部は、図5のI3−I3線に沿った面からみた構造を表し、図6の(D)部は、図5のI4−I4線に沿った面からみた構造を表している。
以上の図5及び図6に示すように、エッチングモニタM2を用いれば、素子領域K1の形成のために設定されるエッチング量が露光機の限界解像度に満たないような比較的に少ない場合であっても、エミッタコンタクト層13a及びエミッタ層11aのエッチング量を好適に制御できる。そして、このエッチング量の制御によって、エッチングモニタM2のパターンが備える複数の個片パターン(突出部M21〜M24)の消失数を制御できるので、複数の個片パターンの消失数によって、エッチングの停止時期を判定することとなる。このように個片パターンの消失数を目視で確認するだけでエッチングの停止時期を容易かつ確実に判定できる。
素子領域K1の形成の後、素子領域K1の形成と同様にして、図7に示すように、ベース層9及びコレクタ層7とサブコレクタ層5の一部とを選択的にウェットエッチングすることによって、素子領域K2を形成する。なお、ウェットエッチングでは、リン酸系のエッチャントが用いられる。このエッチャントは、例えば、リン酸:過水:水=5:1:50からなるリン酸系エッチャントであり、エッチング時間は、例えば、約50秒エッチングする。このとき、モニタを確認しながら必要に応じて追加エッチングをしても良い。このウェットエッチングによって、ベース層9、コレクタ層7、及びサブコレクタ層5は、それぞれ、ベース層9a、コレクタ層7a、及びサブコレクタ層5aとなる。素子領域K2は、ベース層9a及びコレクタ層7aと、サブコレクタ層5aの一部とを含む。素子領域K1は、素子領域K2の上に形成されている。素子領域K2のウェットエッチングにおけるエッチング量は、エッチングモニタM2と同様の図示しないエッチングモニタを用いて、制御される。
素子領域K2を形成した後、素子領域K1の形成と同様にして、図8に示すように、サブコレクタ層5aの一部と基板3の一部とを選択的にウェットエッチングすることによって、素子領域K3を形成する。このエッチャントは、例えば、リン酸:過水:水=5:1:50からなるリン酸系エッチャントであり、エッチング時間は、例えば、約60秒エッチングする。このとき、モニタを確認しながら必要に応じて追加エッチングをしても良い。このウェットエッチングによって、サブコレクタ層5a、基板3は、それぞれ、サブコレクタ層5b、基板3aとなる。基板3は、このウェットエッチングによって100[nm]の程度だけエッチングされる。素子領域K3は、サブコレクタ層5bの一部と基板3aの一部とを含む。素子領域K2は、素子領域K3の上に形成されている。素子領域K3のウェットエッチングにおけるエッチング量は、エッチングモニタM2と同様の図示しないエッチングモニタを用いて、制御される。
素子領域K3を形成した後、図9に示すように、素子領域K1〜K3の表面及び側面と、基板3aの表面とを、マスク層M3で覆う。マスク層M3の材料は、例えばSiNである。マスク層M3は、例えば300[nm]程度の厚みを有する。マスク層M3の形成は、CVD法を用いて行われる。
マスク層M3を形成した後、図10に示すように、電極を形成するための開口Op1〜Op3を形成する。開口Op1によって、エミッタコンタクト層13aの表面が露出され、開口Op2によって、ベース層9aの表面が露出され、開口Op3によって、サブコレクタ層5bの表面が露出される。開口Op1〜Op3の形成によって、マスク層M3はマスクM3aとなる。マスクM3aは、開口Op1〜Op3を有する。開口Op1〜Op3のパターンは、レジストR2を用いたRIEによって形成される。マスクM3aには、次工程でレジストR2をリフトオフするためのアンダーカットが施される。
マスクM3aを形成した後、図11に示すように、エミッタ電極15a、ベース電極15b、コレクタ電極15cを蒸着によって形成する。エミッタ電極15aは、開口Op1を介して、エミッタコンタクト層13aの表面に設けられる。ベース電極15bは、開口Op2を介して、ベース層9aの表面に設けられる。コレクタ電極15cは、開口Op3を介して、ベース電極15bの表面に設けられる。エミッタコンタクト層13aの表面に設けられるエミッタ電極15aの構成及び材料は、エミッタコンタクト層13aの表面上において順に、例えばPt(150オングストローム)/Ti(200オングストローム)/Pt(200オングストローム)/Au(1000オングストローム)である。ベース電極15b及びコレクタ電極15cのそれぞれは、エミッタ電極15aと同様の構成及び材料を有する。エミッタ電極15aは、エミッタコンタクト層13aに接触し、ベース電極15bは、ベース層9aに接触し、コレクタ電極15cは、サブコレクタ層5bに接触する。エミッタ電極15a、ベース電極15b、コレクタ電極15cの形成時には、エミッタ電極15a、ベース電極15b、コレクタ電極15cと同様の材料及び構成を備える金属層15dも、レジストR2の表面に形成される。
エミッタ電極15a、ベース電極15b、コレクタ電極15cを形成した後、図12に示すように、レジストR2の上に設けられた金属層15dとレジストR2とをリフトオフし、この後、図13に示すように、マスクM3aを、BCB(ベンゾシクロブテン)やSiON/SOG(SOG:スピンオングラス)等の電気的な絶縁性の材料を用いて平坦化し、マスク層M4を形成する。マスク層M4は、エミッタ電極15a、ベース電極15b、コレクタ電極15cと、マスクM3aとを覆う。なお、図13には、マスクM3aを図示しない。
マスク層M4を形成した後、図14に示すように、マスク層M4に対しコンタクトホールOp4,Op5を形成し、コンタクトホールOp4,Op5を備える絶縁膜M4aを、マスク層M4から形成する。コンタクトホールOp4によってエミッタ電極15aが露出され、コンタクトホールOp5によってコレクタ電極15cが露出される。ベース電極15bは、図示しない他のコンタクトホールによって露出される。
コンタクトホールOp4等のコンタクトホールを形成した後、図15に示すように、引出配線17a,17bを絶縁膜M4aの上に形成する。引出配線17aは、コンタクトホールOp4を介してエミッタ電極15aに接触する。引出配線17bは、コンタクトホールOp5を介してコレクタ電極15cに接触する。ベース電極15bには、ベース電極15bの上の図示しないコンタクトホールを介して設けられる図示しない引出配線に接触する。
図1〜図15に示す工程の後に、熱処理を施すと、ヘテロ接合バイポーラトランジスタの主要工程が完了する。なお、図16に、実施形態に係る製造方法において用いられる材料の組み合わせの例とエッチング条件の例とをまとめて示す。図16の(A)部には、InP系材料の組み合わせ例が示されており、図16の(B)部には、GaAs系材料の組み合わせ例が示されており、図16の(C)部には、エッチャント例が示されている。
以上説明した実施形態に係る製造方法によれば、ウェットエッチングにおいてエッチングレートが面方位によって異なるという性質に基づき、エッチングモニタM2を用いることによって、マスクM1の一辺(辺M1a,M1b)に沿った第1の面方位の(01−1)でのエッチング量を、この第1の面方位とは異なり、第1の面方位よりもエッチングレートの大きな第2の面方位の(00−1)及び(001)でのエッチング量によって測定できるので、第1の面方位でのエッチング量を直接に測定しなくとも、この第1の面方位でのエッチング量を直接に測定するよりも、第1の面方位でのエッチング量の詳細な測定が可能となる。また、エッチングモニタM2を用いれば、第1の面方位よりもエッチングレートの大きな第2の面方位でのエッチング量が測定できるので、第1の面方位でのエッチング量が、マスクM1を形成する露光機の限界解像度を下回るようなエッチング量である場合でも、第1の面方位でのエッチング量を好適に測定できる。
なお、マスクM1のパターンを用いたエッチングにより露出した面の面方位が(01−1)面の場合において、実施形態では、エッチングモニタM2の個片パターン(例えば突出部M22等)の長辺に沿って露出した面の面方位を(001)面又は(00−1)面であるとしたが、これに限らず、(010)面又は(0−10)面とすることもできる。
100…ウェハ、11,11a,11b…エミッタ層、13,13a,13b…エミッタコンタクト層、13b1,M25…基端部、13b2,13b3,13b4,M21,M22,M23,M24…突出部、15a…エミッタ電極、15b…ベース電極、15c…コレクタ電極、17a,17b…引出配線、3,3a…基板、5,5a,5b…サブコレクタ層、7,7a…コレクタ層、9,9a…ベース層、D1…方向、E1…領域、K1,K2,K3…素子領域、L1…エッチング量、M1,M3a…マスク、M1a,M1b,M1c,M1d,M1i,M1j,M1k,M1m…辺、M1e,M1f,M1g,M1h…突起、M2…エッチングモニタ、M,M3,M4…マスク層、M4a…絶縁膜、Nv…法線方向、Op1,Op2,Op3…開口、Op4,Op5…コンタクトホール、R1,R2…レジスト、S1…表面、15d…金属層。
Claims (5)
- 第1の辺と前記第1の辺に交差する第2の辺とを有しており素子領域を画定するパターンと、エッチングモニタのパターンとを備えたマスク層を半導体層上に形成する工程と、
前記マスク層から露出した前記半導体層をエッチングする工程と、を備え、
前記エッチングモニタのパターンは、前記第1の辺及び前記第2の辺とは平行しない一対の長辺と、前記長辺と交差する一対の短辺とを備えた個片パターンが、前記短辺の長さを異ならせて複数設けられた構造を有する、半導体素子の製造方法。 - 前記半導体層は、InP、InGaAs、InAlGaAs、InAlAs、GaAsSb、InGaAsSb、InAlGaAsSb、InGaAsP、GaAs、InGaP、AlGaAsのいずれか1つからなり、
前記エッチングにより、前記第1の辺または前記第2の辺に沿って露出した第1の面方位が(01−1)面の場合、前記個片パターンの長辺に沿って露出した第2の面方位が、(001)面、(010)面、(00−1)面、(0−10)面の何れかである、
請求項1に記載の半導体素子の製造方法。 - 前記エッチングにより、前記第1の辺または前記第2の辺に沿って露出した前記第1の面方位でのエッチングレートは、前記個片パターンの長辺に沿って露出した第2の面方位でのエッチングレートよりも小さい、
請求項1又は2に記載の半導体素子の製造方法。 - 前記エッチングモニタのパターンが備える複数の個片パターンの消失数によって、前記エッチングの停止時期を判定する、請求項1に記載の半導体素子の製造方法。
- 前記素子領域を画定するパターンは、前記第1の辺と前記第2の辺とを有する矩形形状であり、前記個片パターンの長辺は、前記矩形形状の対角線に直交してなる、請求項1に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143278A JP2016018981A (ja) | 2014-07-11 | 2014-07-11 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143278A JP2016018981A (ja) | 2014-07-11 | 2014-07-11 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016018981A true JP2016018981A (ja) | 2016-02-01 |
Family
ID=55233965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143278A Pending JP2016018981A (ja) | 2014-07-11 | 2014-07-11 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016018981A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023047533A1 (ja) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | 検査パターン及びパターンの評価方法 |
-
2014
- 2014-07-11 JP JP2014143278A patent/JP2016018981A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023047533A1 (ja) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | 検査パターン及びパターンの評価方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468498B2 (en) | Vertical fin bipolar junction transistor with high germanium content silicon germanium base | |
KR20010091919A (ko) | 켄틸레버 베이스를 지닌 초고속 헤테로 접합 양극성트랜지스터 | |
CN110707150B (zh) | 一种双t型纳米栅及其制备方法 | |
CN110808207B (zh) | 一种t型纳米栅及其制备方法 | |
CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
JP2016018981A (ja) | 半導体素子の製造方法 | |
US20120168908A1 (en) | Spacer formation in the fabrication of planar bipolar transistors | |
DE102020123812A1 (de) | Heterojunction-bipolartransistor mit markerschicht | |
US7273789B2 (en) | Method of fabricating heterojunction bipolar transistor | |
CN108305833B (zh) | 一种化合物半导体hbt器件的补偿式制作方法 | |
JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US8101973B2 (en) | Transistor | |
JP6301608B2 (ja) | 磁気センサ及び磁気センサの製造方法 | |
TW506020B (en) | Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production | |
JP3509682B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 | |
US20040224460A1 (en) | Self-aligned process using indium gallium arsenide etching to form reentry feature in heterojunction bipolar transistors | |
JP3223865B2 (ja) | 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン | |
JPH0298937A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP3536840B2 (ja) | 半導体装置の製造方法 | |
JP3253841B2 (ja) | 半導体デバイスの製造方法 | |
JP2004327717A (ja) | 半導体装置およびその製造方法 | |
WO2021214866A1 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP3730873B2 (ja) | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ | |
JPH10321642A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
KR100860068B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |