JP3223865B2

JP3223865B2 - 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン

Info

Publication number: JP3223865B2
Application number: JP30623597A
Authority: JP
Inventors: 陽介三好
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-11-07
Filing date: 1997-11-07
Publication date: 2001-10-29
Anticipated expiration: 2017-11-07
Also published as: JPH11145232A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
プロセスの評価方法および評価を簡便に行うための評価
パタンに関し、特に化合物半導体材料を用いた半導体装
置の製造プロセスの評価方法および評価を簡便に行うた
めの評価パタンに関するものである。

【０００２】

【従来の技術】ガリウムヒ素（ＧａＡｓ）、及びガリウ
ムヒ素とアルミニウムヒ素（ＡｌＡｓ）、インジウムヒ
素（ＩｎＡｓ）との混晶系のアルミニウムガリウムヒ素
（ＡｌｘＧａ１−ｘＡｓ）やインジウムガリウムヒ素
（ＩｎｘＧａ１−ｘＡｓ）などの化合物半導体材料は、
シリコン（Ｓｉ）に比べて電子の移動度が高いことか
ら、これらの材料を用いた電界効果型トランジスタ（Ｆ
ＥＴ）やヘテロ接合型バイポーラトランジスタ（ＨＢ
Ｔ）によるマイクロ波、ミリ波帯の高出力素子や集積回
路の研究開発が盛んである。図１０（ｂ）にはこのよう
な化合物半導体デバイスの一例として、ＧａＡｓＦＥＴ
の構造を説明するための半導体チップの平面図を、また
図１０（ａ）には図１０（ｂ）のＡ−Ａ’線の断面図を
示す。図にはＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎ
ｓｉｓｔｏｒ）型のＦＥＴを示している。図１０のよう
に、ＧａＡｓＦＥＴは、半絶縁性ＧａＡｓ基板１と、ｎ
型ＧａＡｓからなる能動層１５と、ｎ型ＧａＡｓからな
るオーミックコンタクト層１６と、ＷＳｉからなるゲー
ト電極１７と、ＡｕＧｅ／Ｎｉからなるドレイン電極１
８とソース電極１９と、Ｓｉ０２からなる保護膜２０か
ら構成されている。

【０００３】これらの化合物半導体デバイスでは、半導
体表面の保護膜として、Ｓｉ０２やＳｉＮｘやポリイミ
ドなどの絶縁膜が用いられており、素子能動部において
絶縁膜／半導体界面を形成している。このような保護膜
界面では半導体の自然酸化膜や絶縁膜と半導体との相互
拡散によりこれらが混合した遷移層が形成されているこ
とが知られている。このような遷移層内の結晶欠陥など
が電荷トラップとしてはたらくために、デバイス特性が
不安定性になると考えられている。特にＧａＡｓ系化合
物半導体では、半導体表面が酸化した際、Ｇａ酸化物と
Ａｓ酸化物の蒸気圧が異なるため、遷移層部分にてＧａ
／Ａｓ組成比が変化し、これに伴い図１１に示すように
素子耐圧が変化する。このため、ウェハ面内やロット間
での素子耐圧を高均一化するためには、保護膜を成膜し
た時の半導体表面の酸化の程度を厳密に制御する必要が
ある。半導体表面の酸化は、保護膜の成膜初期段階に
て、成膜装装置内の酸素ガスや水と半導体が反応して起
こるが、その程度は成膜前のウェハ表面に残存する自然
酸化膜の状態や成膜装置内の到達真空度などの複雑な要
因と相関がある。このためプロセス条件から半導体表面
の酸化の程度を予測することは極めて困難であり、一般
にはデバイス作製プロセスと同一条件で保護膜を成膜し
た後に、保護膜／半導体界面付近の断面をＴＥＭ等で観
察して、半導体表面の酸化によって形成された遷移層
（酸化層）の厚さを測定する方法が用いられている。

【０００４】

【発明が解決しようとする課題】しかし、前述のような
方法で酸化層厚を測定する場合には以下のような問題が
生ずる。まず、測定対象となる保護膜／半導体界面の酸
化層厚はＧａＡｓの場合には高々１〜２ｎｍ程度である
ので、測定にはＴＥＭなどの高倍率の電子顕微鏡を用い
る必要があるが、これらの電子顕微鏡による観察では、
試料厚を０．１μｍ程度にせねばならず、観察試料の作
成にはイオンミリングなど複雑な工程を要する。また、
イオンミリングにより観察対象である保護膜／半導体界
面部分にもダメージが導入され、これにより酸化層の厚
さや組成が変化してしまうため、正確な測定ができない
という間題がある。更に、前述のような半導体表面酸化
による素子耐圧の変化は極めて敏感であるため、保護膜
界面の酸化層厚さの測定は０．１ｎｍ程度の精度で行わ
ねばならず、測定精度の点でも問題である。

【０００５】本発明は上記問題点に鑑みてなされたもの
であって、本発明の目的は、化合物半導体材料を用いた
半導体装置の製造プロセスの評価方法に関して、簡便か
つ高精度に半導体表面の酸化量を測定する評価方法を提
供することにある。また、本発明の第２の目的は、上記
の半導体装置の製造プロセスの評価方法に関して、評価
を簡便に行うための評価パタンを提供することにある。

【０００６】

【課題を解決するための手段】前記課題を解決するた
め、本出願の請求項１に記載の化合物半導体装置の製造
プロセス評価方法は、前記化合物半導体装置に用いられ
る化合物半導体材料よりも酸化速度の速い材料に対して
前記製造プロセスと同一の条件の製造プロセスを施し、
前記製造プロセスを終了した前記酸化速度の速い材料の
電気抵抗変化を測定することにより前記酸化速度の速い
材料の酸化量を求め、この酸化量を定数倍して前記化合
物半導体材料の酸化量を算出することを特徴とする。ま
た、本出願請求項２に記載の化合物半導体装置の製造プ
ロセス評価方法は、前記化合物半導体装置に用いられる
化合物半導体材料よりも酸化速度の速い材料を含む積層
構造膜をエピタキシャル成長する工程と、前記積層構造
膜を選択的にエッチングして前記酸化速度の速い材料が
側面に露出するようなメサパタンを作製する工程と、前
記製造プロセスを終了した前記メサパタンの電気抵抗変
化を測定することにより前記酸化速度の速い材料の酸化
量を求める工程と、前記酸化速度の速い材料の酸化量を
定数倍して前記化合物半導体材料の酸化量を算出する工
程と、を有することを特徴とする。

【０００７】また、本出願の請求項３に記載の化合物半
導体装置の製造プロセス評価方法は、前記化合物半導体
装置に用いられる化合物半導体材料よりも酸化速度の速
い材料を含む積層構造膜をエピタキシャル成長する工程
と、前記積層構造膜を選択的にエッチングして前記酸化
速度の速い材料が側面に露出するようなメサパタンを作
製する工程と、前記製造プロセスと同一の条件で保護膜
を成膜する工程を含む製造プロセスを終了した、前記酸
化速度の速い材料を含むメサパタンの電気抵抗変化を測
定することにより前記酸化速度の速い材料の酸化量を求
める工程と、前記酸化速度の速い材料の酸化量を定数倍
して前記化合物半導体材料の酸化量を算出する工程と
を、有することを特徴とする。また、本出願の請求項４
に記載の化合物半導体装置の製造プロセス評価方法は、
請求項１から請求３項のいずれか一項に記載の化合物半
導体装置の製造プロセス評価方法において、前記化合物
半導体材料がＧａＡｓで、前記酸化速度の速い材料がII
I族元素にＡｌを用いた化合物半導体材料であることを
特徴とする。また、本出願の請求項５に記載の発明は、
請求項２または３に記載の化合物半導体装置の製造プロ
セス評価に用いられるプロセス評価パタンであって、前
記半導体材料よりも酸化速度の速い材料を含む積層構造
からなり、前記酸化速度の速い材料が側面に露出してい
るようなメサ型の構造を有し、幅の異なる複数のストラ
イプ状のパタンから構成されることを特徴としている。

【０００８】本発明のプロセス評価方法によれば、まず
酸化速度の速い材料の抵抗を測定し、その変化量から、
酸化速度の速い材料の酸化量を求める。このため、測定
量は電気抵抗であり、ＴＥＭ等の複雑な高倍率形態観察
は必要なくなるので評価工程が簡略化できる。また、半
導体材料の酸化量を拡大して測定することができる。次
に、得られた酸化速度の速い材料の酸化量から、半導体
材料の酸化量を求める。表面酸化速度は、酸化量を求め
たい半導体材料と前記酸化速度の速い材料とで比率が一
定であるから、抵抗変化量から得られた酸化速度の速い
材料の酸化量を定数倍することで、半導体の酸化量を精
度良く求めることができる。また、本発明のプロセス評
価パタンは、幅の異なる複数のストライプ状のパタンか
ら構成されているので、これらの導通の有無を測定する
だけでメサ側面からの酸化量を簡便に評価することがで
きる。

【０００９】

【発明の実施の形態】本発明の一実施の形態について、
図面を参照して説明する。図１（ａ）〜（ｃ）は、本発
明の一実施の形態である化合物半導体の製造プロセスの
評価方法の製造プロセス評価パタン作成方法を示す工程
順断面図である。製造プロセス評価パタン作成は、まず
半絶縁性ＧａＡｓ基板１上に、ＧａＡｓより酸化速度の
速いＡｌＡｓを用いたｎ型ＡｌＡｓ層２をＭＢＥ法など
でエピタキシャル成長した後に、保護膜３を成膜して行
う。保護膜３の成膜条件は製造プロセス評価を行う、Ｇ
ａＡｓＦＥＴ作製プロセスと同一の条件を用いる。これ
によりＡｌＡｓ層２と保護膜３の界面には、酸化層４が
形成される。次に、図１（ｂ）、（ｃ）に示すように、
フォトレジスト等を用いて所定のマスクパタンを形成し
た後に、保護膜３、酸化層４の一部をエッチングにより
除去し、リフトオフ法などによって電極５、６を形成し
て製造評価パタンが完成する。

【００１０】前記製造評価パタンの電極５、６間の電気
抵抗を測定すると、図２の結果が得られる。図１に示し
たように、ＡｌＡｓ層２の厚さをｄ、酸化層４の厚さを
Ｘ、電極５、６の電極幅をＷ、電極５と６の電極間距離
をＬとすると、抵抗値Ｒは次のように表される。Ｒ＝ρ
Ｌ／Ｗ（ｄーＸ）以上のように、あらかじめ図２のよう
なＡｌＡｓに対する参加料と抵抗値の相関を測定してお
けば、任意の製造プロセスに対して求められた電気抵抗
を図２と比較することによりＡｌＡｓの酸化量を得るこ
とができる。

【００１１】次に、前述のように電極５、６間の電気抵
抗値を測定することにより得られたＡｌＡｓの酸化量か
らＧａＡｓの酸化量を算出する。図３に示すようにＡｌ
Ａｓの酸化量が５０μｍ程度以下であれば、ＡｌＡｓの
酸化量ｄ［ＡｌＡｓ］とＧａＡｓの酸化量ｄ［ＧａＡ
ｓ］の比は常に一定である。従って、あらかじめ図３の
ような酸化時間に対するＡｌＡｓの酸化量とＧａＡｓの
酸化量の相関を測定しておけば、任意のプロセスに対し
てＡｌＡｓの酸化量からＧａＡｓの酸化量が算出でき
る。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。（実施例１）図１（ｄ）および図１（ｃ）は、それぞれ
本発明のプロセス評価方法を説明するためのプロセス評
価パタンの平面図およびＡ−Ａ’線断面図である。また
図１（ａ）〜（ｃ）は、プロセス評価パタンの作成方法
を説明するための工程順断面図である。図１（ａ）を参
照すると、第１の実施例によりプロセス評価を行うに
は、まず半絶縁性ＧａＡｓ基板１上に厚さｄのｎ型Ａｌ
Ａｓ層２をＭＢＥ法などでエピタキシャル成長した後
に、保護膜３を成膜する。保護膜の成膜条件はプロセス
評価を行うＧａＡｓＦＥＴ作製プロセスと同一の条件を
用いる。これによりＡｌＡｓ層２と保護膜３の界面には
厚さＸの酸化層４が形成される。酸化層はＡｌ２Ｏ３で
あり、電気的には絶縁物である。ＡｌＡｓ層２の厚さｄ
は１００〜５００ｎｍ程度が適当である。ＡｌＡｓの酸
化速度は保護膜形成時の基板温度に強く依存するが、通
常ＧａＡｓＦＥＴ作製プロセスでの保護膜形成条件に用
いられている３００℃前後では、１００ｎｍ／ｍｉｎ程
度であり、成膜初期過程でＡｌＡｓの表面が酸化される
時間は高々１ｍｉｎ程度である。このため、ＡｌＡｓ層
厚が薄すぎる場合には、ＡｌＡｓ層が全て酸化してしま
い抵抗変化を見ることができなくなってしまう。逆に厚
すぎる場合にはＡｌＡｓ表面の酸化による抵抗変化が僅
かになるために測定精度が低下する。

【００１３】次に、図１（ｂ）、（ｃ）に示すように、
フォトレジスト等を用いて所定のマスクパタンを形成し
た後に保護膜３、酸化層４の一部をエッチングにより除
去し、リフトオフ法などによって電極５、６を形成して
評価パタンが完成する。以上のようにして作製した評価
パタンの電極間の電気抵抗を測定すると、図２のよう
に、酸化状態を変化させたときＸ＝ｄを漸近線とする双
曲線状の変化を示す。ここで、図２中に示したＬ、ｄ、
Ｗ、Ｘ等の記号の意味は図１（ｃ）、（ｄ）と同じであ
る。電極間距離Ｌや電極幅Ｗは任意であるが、評価パタ
ン周辺部からのリーク電流の影響を低減し、また酸化量
Ｘに対する抵抗変化を線形に近づけ、僅かな酸化量に対
する抵抗変化を測定するためにはＷ／Ｌは大きいほうが
良い。以上のようにして、あらかじめ図２のようなＡｌ
Ａｓに対する酸化量と抵抗値の相関を測定しておき、任
意のプロセスに対して求められた電気抵抗を図２と比較
することによりＡｌＡｓの酸化量を得ることができる。

【００１４】次に、ＡｌＡｓの酸化量からＧａＡｓの酸
化量を算出する。図３に示すようにＡｌＡｓの酸化量が
５０μｍ程度以下であれば、ＡｌＡｓの酸化量ｄ［Ａｌ
Ａｓ］とＧａＡｓの酸化量ｄ［ＧａＡｓ］の比は常に一
定で、ｄ［ＡｌＡｓ］／ｄ［ＧａＡｓ］＝１０００程度
である。従って、あらかじめ図３のような、酸化時間に
対するｄ［ＡｌＡｓ］とｄ［ＧａＡｓ］の相関を測定し
ておけば、任意のプロセスに対してＡｌＡｓの酸化量か
らＧａＡｓの酸化量を拡大した形で評価することができ
る。このように、本発明のプロセス評価方法によればＡ
ｌＡｓ層の抵抗変化を測定することにより簡便にＧａＡ
ｓ表面の酸化量を得ることができる。この方法によれ
ば、ＧａＡｓ基板上にＡｌＡｓが堆積されたエピ基板を
用いて、保護膜堆積と電極形成を行うだけでＦＥＴ作製
プロセスによるＧａＡｓ表面の酸化量を知ることができ
る。

【００１５】（実施例２）次に、本発明の第２の実施例
について詳細に説明する。図４（ｂ）、（ａ）は、それ
ぞれ第２の実施例に用いるプロセス評価パタンの平面図
およびＡ−Ａ’線断面図である。この第２の実施例の構
成が第１の実施例のそれと大きく異なるところは、周囲
からのリーク電流の影響をなくすために、２つの電極を
同心円上に配置している点である。この第２の実施例の
プロセス評価方法においては、第１の実施例と同様の方
法により、図４のような評価パタンを作製する。作製プ
ロセスの条件等は第１の実施例と同じである。次に２つ
の電極間の電気抵抗を測定すると、抵抗値は、ＡｌＡｓ
層の酸化量ｘに対して、第１の実施例と同様ｘ＝ｄを漸
近線とする双曲線状に変化するが、電極の一方が他方を
囲む同心円状の電極配置となっているために、評価パタ
ンの周辺部からのリーク電流の影響が無くなり、より精
密に抵抗値の変化を測定できるようになる。その後、第
１の実施例と同じ手続きによりＧａＡｓ表面の酸化量を
得ることができる。

【００１６】（実施例３）次に、本発明の第３の実施例
について詳細に説明する。図５（ｅ）は、第３の実施例
に用いるプロセス評価パタンの平面図、また図５（ａ）
〜（ｄ）は、工程順のＡ−Ａ’線断面図である。この第
３の実施例では、まず半絶縁性ＧａＡｓ基板１上にｎ型
ＧａＡｓ層７、厚さｄのｎ型ＡｌＡｓ層２、ｎ型ＧａＡ
ｓ層８を順次ＭＢＥ法などでエピタキシャル成長する。
なお、半絶縁性基板の代わりにｎ型ＧａＡｓ基板を用い
てもよい。この場合にはｎ型ＧａＡｓ層７は成長しなく
てもよい。また、ｎ−ＧａＡｓ層は抵抗率が充分に低く
なるよう１ｘ１０１８ｃｍ−３程度の高濃度にドーピン
グしておく。次に図５（ａ）に示すように、フォトレジ
スト等で所定のマスクパタンを形成し、図５（ｂ）のよ
うにｎ型ＡｌＡｓ層２、ｎ型ＧａＡｓ層８をエッチング
してメサ構造を形成する。その後、図５（ｃ）のように
保護膜３を成膜する。保護膜の成膜条件はプロセス評価
を行うＧａＡｓＦＥＴ作製プロセスと同一の条件を用い
る。これによりＡｌＡｓ層２と保護膜３の界面には厚さ
ｘの酸化層４が形成される。

【００１７】次に、図５（ｄ）に示すように、異方性ド
ライエッチングにより保護膜３をエッチングすることに
より、側壁９を形成する。図６のように、この結果露出
したメサ上部のｎ型ＧａＡｓ層８とｎ型ＧａＡｓ層７と
をプローブ等で接触して、２端子Ａ、Ａ’間の電気抵抗
を測定すると、ｎ型ＧａＡｓ層の抵抗率が充分に低いた
め測定される電気抵抗はメサ部分のＡｌＡｓ層２の抵抗
で、図７のように、酸化状態を変化させたときＸ＝Ｌ／
２を漸近線とする双曲線状の変化を示し、その変化の仕
方はＲ＝Ｒ０＋ρｄ／４（Ｘ−Ｌ／２）２となる。ここ
で、Ｒは測定される抵抗値、Ｌはメサの断面（正方形）
の一辺の長さ、ρはＡｌＡｓ層の抵抗率である。また、
Ｒ０は接触抵抗などの寄生抵抗であるが小さい値であり
無視してもよい。なお、プローブとｎ型ＧａＡｓ層の接
触抵抗のばらつきによる抵抗値のばらつきを避け、より
厳密な評価を行う場合には、側壁形成後にｎ型ＧａＡｓ
層上に電極を形成すればよい。ＡｌＡｓ層２の厚さｄの
最適値はドーピング濃度とメサの断面積により変わる
が、１００〜５００ｎｍ程度が適当である。厚すぎる場
合にはＡｌＡｓ表面の酸化による抵抗変化が僅かになる
ために測定精度が低下する。わずかな抵抗変化を測定す
る場合にはＬ／ｄを大きくなるように設定すると良い。
以上のようにして、あらかじめ図７のようなＡｌＡｓに
対する酸化量と抵抗値の相関を測定しておき、任意のプ
ロセスに対して求められた電気抵抗を図７と比較するこ
とによりＡｌＡｓの酸化量を得ることができる。その
後、第１の実施例と同じ手続きによりＧａＡｓ表面の酸
化量を得ることができる。

【００１８】この第３の実施例のプロセス評価方法で
は、第１、第２の実施例とは異なり、ＡｌＡｓ層のメサ
を形成し、これを酸化するので、同一の基板を用いて断
面積の異なるメサ構造を作成することができる。このた
め、第１、第２の実施例では電極とＡｌＡｓ層との接触
抵抗のぱらつきによる抵抗測定精度の低下が避けられな
かったのに対し、本実施例では断面積の異なる複数のメ
サの抵抗値を測定して断面積で規格化することで接触抵
抗を除去して抵抗を測定できるという効果がある。

【００１９】（実施例４）次に、本発明の第４の実施例
について詳細に説明する。図８（ｂ）は、第４の実施例
に用いるプロセス評価パタンの平面図、また図８（ａ）
は、Ａ−Ａ’線断面図である。この第４の実施例では、
メサの断面を円形にしているのが実施例３とは異なる点
である。それ以外のメサの形成方法や評価方法は実施例
３と全く同じである。本実施例ではメサの断面を円形に
したため、測定される電気抵抗は、酸化状態を変化させ
たときＸ＝ｒを漸近線とする双曲線状の変化を示し、そ
の変化の仕方はＲ＝Ｒ０＋ρｄ／π（Ｘ−ｒ）２とな
る。ここで、Ｒは測定される抵抗値、ｒはメサの断面の
半径、ρはＡｌＡｓ層の抵抗率である。また、Ｒ０は接
触抵抗などの寄生抵抗であるが小さい値であり無視して
もよい。このように、本実施例では実施例３よりも酸化
量に対する抵抗変化が４／πだけ緩やかになっている。
このため、わずかな酸化量を測定するのに適している。

【００２０】（実施例５）次に、本発明の第５の実施例
について詳細に説明する。図９（ｄ）は、第３の実施例
に用いるプロセス評価パタンの平面図、また図９（ａ）
〜（ｃ）は、工程順のＡ−Ａ’線断面図、図９（ｅ）は
Ｂ−Ｂ’線断面図である。この第４の実施例では、メサ
の形状をストライプ状にしているのが実施例３や実施例
４とは異なる点である。まず、図９（ａ）に示すよう
に、実施例３および実施例４と同様にしてストライプ状
のメサを形成する。ただし、結晶構造は実施例３や実施
例４とは異なり、半絶縁性ＧａＡｓ基板１上にじかにｎ
型ＡｌＡｓ層を成長するか、または図９（ａ）のように
半絶縁性ＧａＡｓ基板上に高抵抗のノンドープＧａＡｓ
１０を成長した後にｎ型ＡｌＡｓ層２を成長し、その後
高抵抗のノンドープＧａＡｓ１１を成長する。次に、図
９（ｂ）に示すように、フォトレジスト等のマスクパタ
ンを用いて、メサを切断する形で開口部１２を形成す
る。その後、図９（ｃ）に示すように電極１３、１４を
形成して評価パタンが完成する。電極の形成にはリフト
オフ法を用いるのが簡便で適当である。このようにして
形成された電極１３、１４は、メサ側面に露出したＡｌ
Ａｓ層とは横方向に接触するいわゆるラテラル型のコン
タクトとなっているが、ＡｌＡｓ層がすべて酸化されて
絶縁物であるＡｌ２Ｏ３になるまでは電極間には電流が
流れる。

【００２１】このようなストライプ状のメサを、ストラ
イプの幅を変えて複数作成しておき、電極間の導通を測
定することにより、酸化量をより厳密に測定することが
できる。すなわち、ストライプ幅Ａのパタンでは導通が
あり、幅Ｂのパタンでは導通が無いとき、酸化量Ｘは、
Ａ＞２Ｘ＞Ｂの関係を満たす。このため、ストライプ幅
を僅かずつ変化させた多数のパタンを作成しておけば、
酸化量Ｘを厳密に測定することができる。上記のように
してＡｌＡｓ層の酸化量を測定した後に、第１の実施例
と同じ手続きによりＧａＡｓ表面の酸化量を得ることが
できる。本実施例では、実施例１〜４とは異なり、酸化
量の測定に抵抗変化ではなく導通の有無を測定する点で
ある。このため、接触抵抗などの変化による測定精度の
低下を避けることができるという効果がある。

【００２２】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述の第
１実施例では、ＧａＡｓ層の酸化量を得るために、抵抗
測定によりＡｌＡｓ層の酸化量を求めたが、これに限ら
ず、ＡｌＧａＡｓ層の抵抗測定を行って、その酸化量を
求めても同様の効果が得られる。また、ＡｌＡｓ層の酸
化量からＩｎＧａＡｓ層の酸化量を得ることもできる。
このほか、Ｖ族元素にリンやアンチモン等他の材料を用
いても同様の効果が得られる。また、実施例では、評価
の対象となる製造プロセスとしてＣＶＤ法によるＳｉ０
２保護膜成膜について述べたが、これに限らずＳｉＮｘ
成膜プロセスや熱酸化プロセス、プラズマ処理、ウェッ
ト処理など半導体表面を酸化させるプロセスであれば同
様に酸化量を簡便かつ高精度に求めることができる。

【００２３】

【発明の効果】以上説明したように本発明の請求項１お
よび４記載の構成によれば、化合物半導体装置の製造プ
ロセスによる化合物半導体の酸化量を測定するために、
半導体材料よりも酸化速度の速い材料に対して、酸化量
を測定する対象である製造プロセスと同一の条件のプロ
セスを施し、酸化速度の速い材料の電気抵抗変化を測定
するので、従来のような高倍率の顕微鏡観察を用いる方
法と比べて簡便かつ高精度に化合物半導体の酸化量を測
定することができる。

【００２４】また、請求項２および３、４記載の構成に
よれば、化合物半導体装置の製造プロセスによる化合物
半導体材料の酸化量を測定するために、半導体材料より
も酸化速度の速い材料を含む積層構造により構成され、
かつ酸化速度の速い材料が側面に露出するようなメサパ
タンを用いて、酸化量を測定する対象である製造プロセ
スと同一の条件のプロセスを含む製造プロセスを施し、
酸化速度の速い材料を含むメサパタンの電気抵抗変化を
測定するので、請求項１記載構成で得られる効果に加え
て、断面積の異なる複数のメサの抵抗値を測定して断面
積で規格化することができる。このため、接触抵抗を除
去してさらに厳密に抵抗を測定できるので、より高精度
に化合物半導体の酸化量を測定できる。

【００２５】また、請求項５記載の構成によれば、請求
項２および３、４記載の構成に関して、半導体材料より
も酸化速度の速い材料を含む積層からなり、前記酸化速
度の速い材料が側面に露出しているようなメサ型の構造
を有し、幅の異なる複数のストライプ状のパタンから構
成されるプロセス評価パタンを用いると、複数のパタン
での導通の有無を測定することにより、さらに簡便に化
合物半導体の酸化量を測定できる。

【図面の簡単な説明】

【図１】この発明の第１実施例であるプロセス評価方
法に用いる評価パタンの構造を示す図であり、（ｃ）は
断面図、（ａ）、（ｂ）は評価パタンの製造途中の工程
順断面図、（ｄ）は平面図である。

【図２】この発明の第１実施例であるプロセス評価方
法に用いる評価パタンの、酸化量Ｘと電気抵抗Ｒの関係
を表す図である。

【図３】ＧａＡｓとＡｌＡｓに対する酸化時間と酸化
量Ｘの関係を表す図である。

【図４】この発明の第２実施例であるプロセス評価方
法に用いる評価パタンの構造を示す図であり、（ａ）は
断面図、（ｂ）は平面図である。

【図５】この発明の第３実施例であるプロセス評価方
法に用いる評価パタンの構造を示す図であり、（ｄ）は
断面図、（ａ）、（ｂ）、（ｃ）は評価パタンの製造途
中の工程順断面図、（ｅ）は平面図である。

【図６】この発明の第３実施例であるプロセス評価方
法での抵抗測定の方法を示す図である。

【図７】この発明の第３実施例であるプロセス評価方
法に用いる評価パタンの、酸化量Ｘと電気抵抗Ｒの関係
を表す図である。

【図８】この発明の第４実施例であるプロセス評価方
法に用いる評価パタンの構造を示す図であり、（ａ）は
断面図、（ｂ）は平面図である。

【図９】この発明の第５実施例であるプロセス評価方
法に用いる評価パタンの構造を示す図であり、（ｄ）は
断面図、（ａ）、（ｂ）、（ｃ）は評価パタンの製造途
中の工程順断面図、（ｅ）は平面図である。

【図１０】従来のＭＥＳＦＥＴの半導体チッブ構造を
示す図であり、（ａ）は断面図、（ｂ）は平面図であ
る。

【図１１】従来のＭＥＳＦＥＴの保護膜界面の表面酸
化量と耐圧の関係を示す図である。

【符号の説明】

１半絶縁性ＧａＡｓ基板２ｎ型ＡｌＡｓ層３ＳｉＯ２保護膜４酸化層５電極６電極７ｎ型ＧａＡｓ腰８ｎ型ＧａＡｓ層９側壁１０ノンドープＧａＡｓ層１１ノンドープＧａＡｓ層１２開口部１３電極１４電極１５ｎ型ＧａＡｓ能動層１６ｎ型ＧａＡｓオーミックコンタクト層１７ゲート電極１８ドレイン電極１９ソース電極２０保護膜

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/66

Claims

(57)【特許請求の範囲】

【請求項１】化合物半導体装置の製造プロセス評価方
法であって、前記化合物半導体装置に用いられる化合物
半導体材料よりも酸化速度の速い材料に対して前記製造
プロセスと同一の条件の製造プロセスを施し、前記製造
プロセスを終了した前記酸化速度の速い材料の電気抵抗
変化を測定することにより前記酸化速度の速い材料の酸
化量を求め、この酸化量を定数倍して前記化合物半導体
材料の酸化量を算出することを特徴とする化合物半導体
装置の製造プロセス評価方法。
【請求項２】化合物半導体装置の製造プロセス評価方
法であって、前記化合物半導体装置に用いられる化合物
半導体材料よりも酸化速度の速い材料を含む積層構造膜
をエピタキシャル成長する工程と、前記積層構造膜を選
択的にエッチングして前記酸化速度の速い材料が側面に
露出するようなメサパタンを作製する工程と、前記製造
プロセスを終了した前記メサパタンの電気抵抗変化を測
定することにより前記酸化速度の速い材料の酸化量を求
める工程と、前記酸化速度の速い材料の酸化量を定数倍
して前記化合物半導体材料の酸化量を算出する工程と、
を有することを特徴とする化合物半導体装置の製造プロ
セス評価方法。
【請求項３】化合物半導体装置の製造プロセス評価方
法であって、前記化合物半導体装置に用いられる化合物
半導体材料よりも酸化速度の速い材料を含む積層構造膜
をエピタキシャル成長する工程と、前記積層構造膜を選
択的にエッチングして前記酸化速度の速い材料が側面に
露出するようなメサパタンを作製する工程と、前記製造
プロセスと同一の条件で保護膜を成膜する工程を含む製
造プロセスを終了した、前記酸化速度の速い材料を含む
メサパタンの電気抵抗変化を測定することにより前記酸
化速度の速い材料の酸化量を求める工程と、前記酸化速
度の速い材料の酸化量を定数倍して前記化合物半導体材
料の酸化量を算出する工程とを、有することを特徴とす
る化合物半導体装置の製造プロセス評価方法。
【請求項４】前記化合物半導体材料がＧａＡｓで、前
記酸化速度の速い材料がIII族元素にＡｌを用いた化合
物半導体材料であることを特徴とする請求項１乃至請求
項３のいずれか一項に記載の化合物半導体装置の製造プ
ロセス評価方法。
【請求項５】請求項２または請求項３に記載の化物半
導体装置の製造プロセス評価方法に用いられるプロセス
評価パタンであって、前記半導体材料よりも酸化速度の
速い材料を含む積層構造からなり、前記酸化速度の速い
材料が側面に露出しているようなメサ型の構造を有し、
幅の異なる複数のストライプ状のパタンから構成される
ことを特徴とするプロセス評価パタン。