JP3509682B2 - ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 - Google Patents

ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置

Info

Publication number
JP3509682B2
JP3509682B2 JP2000021950A JP2000021950A JP3509682B2 JP 3509682 B2 JP3509682 B2 JP 3509682B2 JP 2000021950 A JP2000021950 A JP 2000021950A JP 2000021950 A JP2000021950 A JP 2000021950A JP 3509682 B2 JP3509682 B2 JP 3509682B2
Authority
JP
Japan
Prior art keywords
region
layer
emitter
base
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000021950A
Other languages
English (en)
Other versions
JP2001217255A (ja
Inventor
昌晃 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000021950A priority Critical patent/JP3509682B2/ja
Priority to US09/772,941 priority patent/US6593604B2/en
Publication of JP2001217255A publication Critical patent/JP2001217255A/ja
Application granted granted Critical
Publication of JP3509682B2 publication Critical patent/JP3509682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ヘテロ接合バイ
ポーラトランジスタ(以下、ＨＢＴと略称する)およびそ
の製造方法、並びに、それを用いた通信装置に関する。
【０００２】
【従来の技術】従来、ＨＢＴにおいては、ベース層がエ
ミッタ領域よりも外部に張り出している部分である外部
ベース領域上にエミッタ層の一部を残すことによって、
上記外部ベース領域において、ベース層内のホールが上
記外部ベースの表面に達しないようにするためのバリア
構造をとっている。こうすることによって、上記エミッ
タ層から拡散してきた電子と上記ベース層中のホールと
が外部ベース領域の表面で再結合することによる信頼性
の劣化を、無くすことができるのである。
【０００３】ここで、上記外部ベース領域上に残すエミ
ッタ層の厚みは、その部分を通してエミッタ‐ベース間
での電流リークが生じないようにするために、トランジ
スタの正常なバイアス電圧範囲で空乏化する厚みにする
ことが必要である。そのために、この厚みをより確実に
形成するために、従来は、エミッタ層として、Ｖ族の燐
を用いた層を形成し、選択エッチングが可能なエピタキ
シャル構造をとっている。
【０００４】尚、従来のＨＢＴの例として、図１１に特
開平６‐２４４１９５号公報におけるＨＢＴ構造を示
す。図１１において、１は半絶縁性ＧaＡs基板、２はＧ
aＡsコレクタコンタクト層、３はＧaＡsコレクタ層、４
はＧaＡsベース層、５はＩnＧaＰエミッタ層、６はＡl
ＧaＡsエミッタ層、７はＡlＧaＡsグレーディッド層、
８はＧaＡsキャップ層、９はＩnＧaＡsコンタクト層、
１０はエミッタ電極、１１はベース電極、１２はコレク
タ電極である。ここで、ＧaＡsベース層４における外部
ベース領域上に残したエミッタ層５の厚みは非常に薄
く、２０nmである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の特開平６‐２４４１９５号公報に開示されたＨＢＴ
には、以下のような問題がある。
【０００６】図１１に示す構造のＨＢＴは、以下のよう
にして形成される。先ず、半絶縁性ＧaＡs基板１上に、
ＧaＡsコレクタコンタクト層２からＩnＧaＡsコンタク
ト層９までの各層を順次積層する。次に、ＩnＧaＡsコ
ンタクト層９,ＧaＡsキャップ層８,ＡlＧaＡsグレーデ
ィッド層７,ＡlＧaＡsエミッタ層６を燐酸/過酸化水素
混合水溶液のエッチング液でエッチングし、ＩnＧaＰエ
ミッタ層５で選択的にエッチングを停止させる。続い
て、外部ベース領域を覆うようにレジストパターン１３
を形成し、ＩnＧaＰエミッタ層５を、塩酸/燐酸混合エ
ッチング液でエッチングし、ＧaＡsベース層４で停止さ
せる。そして、再び、燐酸/過酸化水素混合水溶液のエ
ッチング液で、ＧaＡsベース層４およびＧaＡsコレクタ
層３をエッチングするのである。
【０００７】しかしながら、このようにして形成された
ＨＢＴは、実際には、図１２に示すように、上記燐酸/
過酸化水素混合水溶液のエッチング液でＧaＡsベース層
４およびＧaＡsコレクタ層３をエッチングする工程にお
いて、ＧaＡsベース層４およびＧaＡsコレクタ層３の側
面もエッチングされるのに対してＩnＧaＰエミッタ層５
はエッチングされないために、ＩnＧaＰエミッタ層５の
先端部が幅Ａだけリッジ状に張り出してしまう。
【０００８】その場合、上記ＩnＧaＰエミッタ層５の厚
みは、外部ベース領域において空乏化するような膜厚に
設定されているために、２０nm程度の非常に薄い厚みに
なっている。したがって、ＧaＡsベース層４およびＧa
Ａsコレクタ層３のエッチング工程中あるいは後の工程
においてリッジ部１４が破損され、この破壊個所から水
分等が侵入するために、歩留まりの低下および信頼性の
劣化の原因になるという問題がある。
【０００９】そこで、上述の問題を避けるために、上記
燐酸/過酸化水素混合水溶液のエッチング液でＧaＡsベ
ース層４およびＧaＡsコレクタ層３をエッチングした後
であって、レジストパターン１３を除去する前に、Ｉn
ＧaＰエミッタ層５のリッジ部１４を、塩酸/燐酸混合エ
ッチング液でエッチングして除去することは可能であ
る。ところが、その場合、リッジ部１４のエッチング時
にサイドエッチングが生じて、図１３に示すように、Ｉ
nＧaＰエミッタ層５の側端がＧaＡsベース層４の側端よ
りも内側に位置することになり、外部ベース領域の外周
部にベース層４が露出してしまう。そのために、エミッ
タ層５上からベース電極オーミック材料を拡散させてベ
ース層４とオーミック接合させる際に、上記ベース電極
オーミック材料とベース層４との間隔が外部ベース領域
の外周部と内周部とで異なり、ベース層４が露出してい
る部分では破線で示すようにオーミツク材料がコレクタ
層３まで拡散してしまうのである。
【００１０】そのために、ベース‐コレクタ間でリーク
電流が流れるという不良が発生する場合が生ずる。特
に、ＨＢＴの性能を向上させるために外部ベース領域の
面積を小さくする場合には、上記サイドエッチングによ
ってベース層４の表面が露出している部分を避けてベー
ス電極１１を形成することが益々困難になるため、製造
上の誤差によってベース電極１１がベース層４の露出部
分に接して、ベース‐コレクタ間でリーク電流が流れる
不良が生じる場合が多くなるのである。
【００１１】また、上述のように、上記リッジ部が存在
するＨＢＴであっても、エッチングによって上記リッジ
部を除去したＨＢＴであっても、何れの場合でもその信
頼性は低い。したがって、従来のＨＢＴを、広範囲の環
境で用いられる通信装置、特に軽量化,小型化が求めら
れるために気密対策が十分にできない携帯通信装置にお
いて、パワーアンプ用として用いた場合には、耐久性が
低く、故障が多発するという問題がある。
【００１２】そこで、この発明の目的は、外部ベース領
域上に在るエミッタ層のリッジ部分の破損を防止できる
ＨＢＴおよびその製造方法、並びに、そのＨＢＴを用い
た通信装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、ベース層上にメサ状のエミッタ層で
成るエミッタメサ部が設けられると共に,上記ベース層
における上記エミッタメサ部よりも外側の領域である外
部ベース領域の表面を露出させないように , 上記外部ベ
ース領域の表面上まで上記エミッタメサ部における下層
外周部が延在しているＨＢＴにおいて、上記外部ベース
領域上に在るエミッタ層の厚みが、上記エミッタメサ部
の近傍に位置する第１の領域よりも、上記第１の領域の
外側に位置する第２の領域の方が厚くなっており、上記
第２の領域は上記外部ベース領域よりも外側に張り出し
たリッジ部を有していることを特徴としている。
【００１４】通常、ベース層におけるエミッタメサ部よ
りも外側の領域である外部ベース領域上まで延在してい
る上記エミッタメサ部の下層外周部の厚みは、その部分
を通してエミッタ‐ベース間での電流リークが生じない
ようにするため、正常なバイアス電圧範囲内で空乏化す
るような厚みに設定される。その場合、上記外部ベース
領域上に形成されるベース電極から上記エミッタメサ部
までの間のエミッタ層を空乏化すれば良く、それ以外の
外部ベース領域上に在る上記エミッタ層の厚みは厚くし
ても差し支えない。
【００１５】上記構成によれば、上記外部ベース領域上
のエミッタ層の厚みは、エミッタメサ部の近傍に位置す
る第１の領域よりも、上記第１の領域の外側に位置する
第２の領域の方が厚くなっている。したがって、上記第
１の領域の厚みを上記空乏化できる厚みに設定する一
方、上記第２の領域の厚みを上記外部ベース領域から外
側に張り出したエミッタ層で成るリッジ部の強度が上が
るような厚みに設定可能になる。
【００１６】さらに、上記第２の領域が上記外部ベース
領域よりも張り出してリッジ部を形成している。したが
って、上記外部ベース領域において上記ベース層が露出
している部分が無くなり、後に上記外部ベース領域に形
成されるベースオーミック電極とベース層との間隔が略
均一になる。こうすることによって、上記外部ベース領
域上にベースオーミック電極を形成する場合にアライメ
ントずれが生じても、ベース電極材料が上記ベース層の
深さ方向に均一に拡散される。その結果、上記ベースオ
ーミック電極がベース層に直接接してベース電極材料が
コレクタ層まで拡散することがなく、ベース‐コレクタ
間のリーク電流の発生が防止される。
【００１７】また、上記第１の発明のＨＢＴは、上記第
１の領域と第２の領域との境界が上記外部ベース領域上
に在り、上記第２の領域は上記外部ベース領域の長手方
向に延在して設けられることが望ましい。
【００１８】上記構成によれば、上記第１の領域と第２
の領域との境界が上記外部ベース領域上に存在してい
る。したがって、上記の第２の領域におけるエミッタメ
サ部側は上記外部ベース領域に乗っていることになり、
上記外部ベース領域から張り出したリッジ部の強度がさ
らに上がる。その際に、上記外部ベース領域の長手方向
において、上記第２の領域が上記外部ベース領域上に乗
っているために、上記リッジ部の強度がより向上され
る。
【００１９】また、上記第１の発明のＨＢＴは、上記第
１の領域と第２の領域との境界が上記外部ベース領域上
に在り、上記第２の領域は上記外部ベース領域の全周囲
に設けられることが望ましい。
【００２０】上記構成によれば、上記第１の領域と第２
の領域との境界が上記外部ベース領域上に存在してい
る。したがって、上記の第２の領域におけるエミッタメ
サ部側は上記外部ベース領域に乗っていることになり、
上記外部ベース領域から張り出したリッジ部の強度がさ
らに上がる。その際に、上記外部ベース領域の全周囲に
おいて、上記第２の領域が上記外部ベース領域上に乗っ
ているために、上記リッジ部の強度がより向上される。
【００２１】また、上記第１の発明のＨＢＴは、上記第
２の領域上における上記外部ベース領域から上記リッジ
部にかけてベース電極を設けることが望ましい。
【００２２】性能向上を図るために上記外部ベース領域
の面積を小さくすると、ベース電極の形成やベース電極
とベース引き出し配線の接続が難しくなる。しかしなが
ら、上記構成によれば、上記第２の領域上における上記
外部ベース領域から上記リッジ部にかけてベース電極を
設けるようにしている。したがって、上記ベース電極を
大きなパターンで形成することができ、上記外部ベース
領域の面積を小さくして特性向上が図られた場合であっ
ても上記ベース電極を安定して形成することができる。
また、上記ベース電極上にベース引き出し配線を形成す
る場合に、アライメントマージンを取ることができる。
こうして、歩留まりが更に向上される。さらに、上記リ
ッ上記部が、上記ベース電極によって更に強固に補強さ
れる。
【００２３】また、上記第１の発明のＨＢＴは、上記第
１の領域の表層部と上記第２の領域の表層部とを異なる
材質で成すことが望ましい。
【００２４】上記構成によれば、上記第１の領域の表層
部と上記第２の領域の表層部とは異なる材質である。し
たがって、上記異なる材質に対する選択性を利用した選
択エッチングを行うことによって、上記第１の領域の厚
みが容易に設定される。
【００２５】また、上記第１の発明のＨＢＴは、上記第
１の領域の厚みを５nm以上且つ２５nm以下とし、上記第
２の領域の厚みを４０nm以上とすることが望ましい。
【００２６】上記構成によれば、上記第１の領域の厚み
は、５nm以上であり且つ２５nm以下に設定されている。
したがって、上記エミッタメサ部の近傍が、正常なバイ
アス電圧範囲内において空乏化されている。さらに、上
記第２の領域の厚みは４０nm以上に設定されている。し
たがって、上記第２の領域(特に上記リッジ部)が十分に
補強される。
【００２７】また、第２の発明のＨＢＴの製造方法は、
ベース層上にエミッタ層を形成した後に,上記エミッタ
層の下層部を第１の所定厚みに残してメサ状に成型して
エミッタメサ部を形成し、上記ベース層におけるエミッ
タメサ部よりも外側の領域である外部ベース領域であっ
て,且つ,上記エミッタメサ部の側壁から所定距離以上離
れている領域にベース電極で成るマスクを形成し、上記
マスクを用いて上記外部ベース領域上のエミッタ層を第
２の所定厚みまでエッチングして薄膜化することを特徴
としている。
【００２８】上記構成によれば、上記第２の所定厚みを
正常なバイアス電圧範囲内で空乏化できるような厚みに
設定する一方、上記第１の所定厚みを上記外部ベース領
域上のエミッタ層が外側に張り出して成るリッジ部の強
度が上がるような厚みに設定可能になる。こうして、特
性に優れ且つ歩留りの高いＨＢＴが、成膜技術とホトエ
ッチング技術とによって簡単に形成される。
【００２９】その際に、ベース電極を上記マスクとして
用いるので、上記エミッタメサ部の側壁から所定距離ま
での上記第２の所定厚みの領域が上記ベース電極に自己
整合的に作成される。こうして、上記第２の所定厚みの
領域が再現性良く形成される。
【００３０】また、第３の発明のＨＢＴの製造方法は、
ベース層上にエミッタ層を形成した後に , 上記エミッタ
層の下層部を第１の所定厚みに残してメサ状に成型して
エミッタメサ部を形成し、側壁部のエッチング速度が平
坦部分よりも速い材料で成る絶縁膜によって上記エミッ
タ層およびエミッタメサ部を覆い , 上記絶縁膜に対して
エッチングを行うことによって上記エミッタメサ部の側
壁から所定距離だけ離れた領域に自己整合的にマスクを
形成し、上記マスクを用いて , 上記ベース層におけるエ
ミッタメサ部よりも外側の領域である外部ベース領域上
のエミッタ層を第２の所定厚みまでエッチングして薄膜
化することを特徴としている。
【００３１】上記構成によれば、上記エミッタ層および
エミッタメサ部を覆って形成された絶縁膜は、側壁部の
エッチング速度が平坦部分よりも速い材料で成ってい
る。したがって、上記絶縁膜に対してエッチングを行う
ことによって、上記エミッタメサ部の側壁から所定距離
だけ離れた領域に自己整合的にマスクが形成される。し
たがって、こうして自己整合的に形成されたマスクを用
いることによって、上記第２の所定厚みの領域が、エミ
ッタメサ部の周囲に自己整合的に形成され、再現性良く
形成される。
【００３２】また、第４の発明の通信装置は、上記第１
の発明のＨＢＴを用いたことを特徴としている。
【００３３】上記第１の発明のＨＢＴは、上記外部ベー
ス領域から外側に張り出しているエミッタ層で成るリッ
ジ部が破損することが無く、上記破損した個所から水分
が侵入することも無い。上記構成によれば、上述のよう
な高い特性を有するＨＢＴを通信装置のパワーアンプに
用いている。したがって、広範囲の環境で用いられる通
信装置の耐久性が向上される。特に軽量化,小型化が求
められる携帯通信装置においては、気密対策が十分に成
されないので特に大きな効果が得られる。
【００３４】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 ＜第１実施の形態＞ 図１は、本実施の形態のＨＢＴにおける縦断面を示す。
また、図２〜図４は、図１に示すＨＢＴの製造工程中に
おける縦断面を示す。以下、図１〜図４に従って本実施
の形態におけるＨＢＴの製造方法について説明する。
【００３５】先ず、図２に示すように、半絶縁性ＧaＡs
基板２１上に、コレクタコンタクト層(ｎ+型ＧaＡs：ド
ーピング濃度５×１０18cm-3,膜厚５００nm)２２、コレ
クタ層(ｎ+型ＧaＡs：ドーピング濃度１×１０17cm-3,
膜厚７００nm)２３、ベース層（ｎ+型ＧaＡsドーピング
濃度５×１０19cm-3,膜厚７０nm)２４、第１エミッタ層
(ｎ+型ＩnＧaＰ：ドーピング濃度５×１０17cm-3，膜厚
２０nm)２５、第２エミッタ層(ｎ+型ＡlＧaＡs：ドーピ
ング濃度５×１０17cm-3,膜厚３０nm)２６、第３エミッ
タ層(ｎ+型ＩnＧaＰ：ドーピング濃度５×１０17cm-3，
膜厚５０nm)２７、コンタクト層(基板側より表面側へ順
に、ｎ+型ＡlＧaＡs〜ＧaＡs：ドーピング濃度５×１０
18cm-3，膜厚５０nm、ｎ+型ＧaＡs〜ＩnＧaＡs：ドーピ
ング濃度５×１０18cm-3，膜厚５０nm、ｎ+型ＩnＧaＡ
s：ドーピング濃度５×１０18cm-3,膜厚１００nm)２８
を順次形成する。
【００３６】上記コンタクト層２８は、最表面層からエ
ミッタ層２７までを低抵抗で接続するためにＨＢＴでは
一般的に使用され、本実施の形態においては３層で構成
している。尚、上記３層に関しては、この発明と直接は
関係ないので詳細な説明は省略し、以下では単にコンタ
クト層２８と表記している。
【００３７】次に、上記コンタクト層２８上にＷＮ(タ
ングステンナイトライド)をスパッタによって膜厚１０
０nmで作成し、エミッタ形成領域にレジストマスク(図
示せず)を形成し、ドライエッチングによって上記ＷＮ
をエッチングしてエミッタオーミック電極２９を作成す
る。そして、エミッタオーミック電極２９をマスクとし
て第３エミッタ層２７までをエッチングする。
【００３８】次に、上記レジストマスクを除去し、図２
に示すように、後にベースオーミック電極３１aが形成
される領域に開口３０aを有するレジスト層３０を形成
し、電極材料を蒸着してベースオーミック電極３１aを
形成する。その際に、エミッタオーミック電極２９上に
は金属層３１bが形成され、レジスト層３０上には金属
層３１cが形成される。
【００３９】本実施の形態においては、上記コンタクト
層２８のエッチングには燐酸/過酸化水素水混合系のエ
ッチング液を用い、ＩnＧaＰからなる第３エミッタ層２
７のエッチングには燐酸/塩酸混合系エッチング液を用
いた。また、ベースオーミック電極３１a用の電極材料
としては、白金,パラジウム等を最下層とした多層金属
材料が好ましい。本実施の形態においては、エミッタオ
ーミック電極２９のオーバーハング形状を利用して、エ
ミッタオーミック電極２９に自己整合的に、白金(膜厚
５０nm),Ｔi(膜厚５０nm),Ａn(膜厚１００nm)を順次蒸
着してベースオーミック電極３１aを形成した。また、
エミッタオーミック電極２９上には同じ材料の金属層３
１bが形成された。
【００４０】次に、リフトオフによって上記レジスト３
０層および金属層３１cを除去し、図３に示すように、
ベースオーミック電極３１aをマスクとして、第２エミ
ッタ層２６をクエン酸/過酸化水素水混合系等のエッチ
ング液によってエッチングする。こうして、第１エミッ
タ層２５の表面を露出させることによって、ベース電極
形成領域に第２エミッタ層２６aを成形し、エミッタ領
域に第２エミッタ層２６bを成形し、エミッタメサ部と
ベース電極形成領域との間に間隔(第１の領域)Ｂを形成
する。
【００４１】次に、図４に示すように、外部ベース領域
を覆うレジストパターン３２を形成し、レジストパター
ン３２をマスクとして第１エミッタ層２５,ベース層２
４およびコレクタ層２３をエッチングしてベースメサパ
ターンを形成する。また、同時に、外部ベース領域から
リッジ状に外側に張り出した部分を含む第２の領域Ｃを
形成する。この第２の領域Ｃは、第１エミッタ層２５お
よび第２エミッタ層２６aから成り、第１の領域Ｂより
も厚く形成されている。
【００４２】本実施の形態においては、ＩnＧaＰから成
る第１エミッタ層２５のエッチングには塩酸/燐酸混合
液のエッチング液を用い、ベース層２５およびコレクタ
層２３のエッチングには燐酸/過酸化水素水混合系のエ
ッチング液を用いた。
【００４３】次に、上記レジストパターン３２を除去
し、コレクタコンタクト層２２上におけるコレクタ電極
形成部分にＡuＧe,Ｎi,Ａuを順次蒸着して図１に示すよ
うにコレクタオーミック電極３３を形成し、３９０℃で
２分間熱処理を行ってオーミック接合を形成する。それ
と同時に、ベースオーミック電極３１aの最下層の白金
を半導体中に拡散してベース層２４とのオーミック接合
を形成する。尚、エミッタオーミック電極２９は、コン
タクト層２８の表面がＩnＧaＡsで構成されているため
に接触のみでコンタクトが可能である。
【００４４】最後に、個々のＨＢＴの間のコレクタコン
タクト層２２をエッチング除去して各ＨＢＴを電気的に
分離し、エミッタオーミック電極２９,ベースオーミッ
ク電極３１aおよびコレクタオーミック電極３３上に各
オーミック電極の引き出し配線電極３４,３５,３６を形
成し、図１に示すようなＨＢＴが得られる。
【００４５】上述のように、本実施の形態によれば、図
１において、上記第２の領域Ｃ(図４参照)に形成された
リッジ部３７は、第１エミッタ層２５および第２エミッ
タ層２６aの合計膜厚が５０nmであるため十分厚くなっ
ている。したがって、上記エッチングによるリッジ部３
７の形成工程中または後の工程においてリッジ部３７が
破損されることを防止でき、歩留まりを向上できる。さ
らに、破損部からの水分の侵入等を無くして、信頼性を
向上できるのである。
【００４６】また、上記ベースオーミック電極３１a
は、外部ベース領域Ｄから連続してリッジ部３７まで形
成されている。したがって、リッジ部３７が補強され
て、さらに破損し難くなっている。さらに、ベースオー
ミック電極３１aの面積が大きく確保されて、ベース引
き出し配線電極３５の形成時にアライメントマージンを
取ることができる。したがって、さらに歩留まりを向上
できる。
【００４７】上記実施の形態においては、第１エミッタ
層２５および第２エミッタ層２６aの合計膜厚を５０nm
であるとして説明しているが、これに限定されるもので
はない。但し、強度的には４０nmを超えることが好まし
い。一方において、第１エミッタ層２５は、第２エミッ
タ層２６b近傍で素子の動作バイアス電圧において空乏
化していることが不可欠であるから、５nm〜２５nmの膜
厚は必要である。したがって、必然的に第２エミッタ層
２６aの膜厚は、３５nm〜１５nm以上である必要があ
る。
【００４８】尚、上記第１実施の形態によるＨＢＴをパ
ワーアンプ用としてプリント基板に直接実装し、気密構
造ではない携帯通信装置を構成したところ、故障するこ
と無く使用することができた。
【００４９】＜第２実施の形態＞ 図５は、本実施の形態のＨＢＴにおける縦断面を示す。
また、図６〜図９は、図５に示すＨＢＴの製造工程中に
おける縦断面を示す。以下、図５〜図９に従って本実施
の形態におけるＨＢＴの製造方法について説明する。
【００５０】先ず、図６に示すように、半絶縁性ＧaＡs
基板４１上に、上記第１実施の形態と同様にして、コレ
クタコンタクト層４２,コレクタ層４３,ベース層４４,
第１エミッタ層４５,第２エミッタ層４６,第３エミッタ
層４７およびコンタクト層４８を順次形成する。
【００５１】次に、上記コンタクト層４８上におけるエ
ミッタ形成領域に、レジストマスク(図示せず)を形成す
る。そして、第３エミッタ層４７までをエッチングして
エミッタメサを形成し、上記レジストマスクを除去して
全面に絶縁膜４９を形成し、上記エミッタメサを覆うレ
ジストパターン５０を形成する。そして、レジストパタ
ーン５０をマスクとして絶縁膜４９をエッチングして、
図６に示す積層構造体を得る。
【００５２】本実施の形態においては、上記コンタクト
層４８のエッチングにはクエン酸/過酸化水素水混合系
のエッチング液を用い、ＩnＧaＰからなる第３エミッタ
層４７のエッチングには燐酸/塩酸混合系エッチング液
を用いた。また、絶縁膜４９としては、シリコン酸化
膜,シリコン窒化膜等が使用可能であり、プラズマＣＶ
Ｄ等の気層成長方法で形成したものを用いることができ
る。本実施の形態においては、シリコン窒化膜をプラズ
マＣＶＤで形成した。尚、絶縁膜４９のエッチングに
は、フッ化水素酸とフッ化アンモニウム混合水溶液によ
るバッファードフッ酸を用いた。
【００５３】上記レジストパターン５０を除去した後、
再度全面をバッファードフッ酸でエッチングする。そう
すると、上記エミッタメサにおける側壁部のエッチング
速度が平坦部分より速いために、図７に示すように、選
択的に上記側壁部がエッチング除去された形状が得られ
る。尚、その場合、第１実施の形態の場合のように、コ
ンタクト層４８上にオーバーハングが形成されている場
合であっても、その上に形成された絶縁膜に対するエッ
チング速度は、上記エミッタメサにおける側壁部および
オーバーハングの下面において平坦部分よりも大きくな
る。おそらく、上記絶縁膜を気層成長させる場合には、
パターンの入り組んだ個所ほど膜材料ガスが行き届か
ず、疎な膜質あるいは組成比がずれた膜質となる特性を
有しているためと考えられる。そのために、上記気相成
長された絶縁膜をエッチング除去でき、且つ、下地の半
導体を殆どエッチングしない性質を有するエッチング液
であれば、同様の工程によって選択的に上記側壁部がエ
ッチング除去された形状を得ることが可能である。ま
た、絶縁膜４９は、最終的に除去されるので電気伝導度
が比較的高い膜であっても構わない。特に、シリコン酸
化膜,シリコン窒化膜あるいはその中間的な組成の膜
は、半導体プロセスで一般的に用いられる膜であって、
上記エミッタメサにおける側壁部でのエッチング速度の
違いが大きく現われやすい膜であり、本プロセスに適し
ているといえる。
【００５４】次に、図８に示すように、上記絶縁膜４９
をマスクとして、クエン酸/過酸化水素水混合系等のエ
ッチング液によって上記第２エミツタ層４６を選択エッ
チングし、第１エミッタ層４５の表面を露出させる。そ
の結果、エミッタ領域には第２エミッタ層４６bが形成
される一方、ベース電極形成領域には第２エミッタ層４
６aが形成される。
【００５５】次に、図９に示すように、上記絶縁膜４９
を除去する。そうすると、上記エミッタメサの周辺に
は、第１エミッタ層４５が露出している第１の領域Ｅが
形成される。次に、外部ベース領域を覆うレジストパタ
ーン５１を形成し、第１エミッタ層４５,ベース層４４
およびコレクタ層４３をエッチング除去してベースメサ
パターンを形成する。また、同時に、外部ベース領域か
らリッジ状に外側に張り出した部分を含む第２の領域Ｆ
を形成する。この第２の領域Ｆは、第１エミッタ層４５
および第２エミッタ層４６aから成り、第１の領域Ｅよ
りも厚く形成されている。そして、素子領域を覆うレジ
ストパターン(図示せず)を形成し、個々のＨＢＴ間のコ
レクタコンタクト層４２をエッチング除去して各ＨＢＴ
を電気的に分離する。
【００５６】次に、エミッタオーミック電極とベースオ
ーミック電極とを形成する領域に開口を持つレジスト
(図示せず)を形成し、電極材料を蒸着し、リフトオフす
ることによって、図５に示すように、ベースオーミック
電極５２aおよびエミッタオーミック電極５２bを形成す
る。尚、上記電極材料としては、白金あるいはパラジウ
ム等を最下層とした多層金属材料が好ましい。本実施の
形態においては、パラジウム(５０nm),Ｔi(５０nm),Ａu
(１００nm)を順次蒸着した。
【００５７】次に、上記コレクタコンタクト層４２上に
おけるコレクタ電極形成部分にＡuＧe,Ｎi,Ａuを順次蒸
着して、図５に示すようにコレクタオーミック電極５３
を形成し、３９０℃で２分の熱処理を行ってオーミック
接合を形成する。それと同時に、ベースオーミック電極
５２aの最下層のパラジウムを半導体中に拡散させて、
ベース層４４とのオーミック接合を形成する。尚、エミ
ッタオーミック電極５２bは、コンタクト層４８の表面
がＩnＧaＡsで構成されているために接触のみでコンタ
クトが可能である。
【００５８】最後に、上記エミッタオーミック電極５２
b,ベースオーミック電極５２aおよびコレクタオーミッ
ク電極５３上に各オーミック電極の引き出し配線電極５
４,５５,５６を形成する。
【００５９】上述のように、本実施の形態によれば、図
５において、上記第２の領域Ｆ(図９参照)に形成された
リッジ部５７は、第１エミッタ層４５および第２エミッ
タ層４６aの二層構造になっているため十分厚くなって
いる。したがって、上記エッチングによるリッジ部５７
の形成工程中または後の工程においてリッジ部５７が破
損されることを防止でき、歩留まりを向上できる。さら
に、破損部からの水分の侵入等を無くして、信頼性を向
上できるのである。
【００６０】また、上記第１実施の形態の場合と同様
に、上記ベースオーミック電極５２aが上記外部ベース
領域から連続してリッジ部５７まで形成されているため
に、リッジ部５７が補強されると共に、ベース引き出し
配線電極５５の形成時にアライメントマージンを取るこ
とができる。
【００６１】ここで、上記第１実施の形態および第２の
実施の形態においては、薄いエミッタ層で成る第１の領
域Ｂ,Ｅと、厚いエミッタ層で成る第２の領域Ｃ,Ｆと
を、断面図で示している。この場合における薄いエミッ
タ層で成る第１の領域と厚いエミッタ層で成る第２の領
域との平面形状は、図１０のように種々の形態に構成す
ることが可能である。
【００６２】すなわち、図１０において、破線６１,７
１,８１,９１は、外部ベース領域の境界を示す。以下、
６２,７２,８２,９２はエミッタメサ部であり、６３,７
３,８３,９３は上記外部ベース領域上に在る上記第１の
領域であり、６４,７４,８４,９４は上記外部ベース領
域上に在る上記第２の領域であり、６５,７５,８５,９
５は上記外部ベース領域の外側に在る上記第２の領域で
あり、７６,８６は上記外部ベース領域の外側に在る上
記第１の領域であり、９７は上記外部ベース領域上に上
記第１,第２の領域が無い領域である。
【００６３】ここで、図１０(a)〜図１０(d)に示す構成
のうち、図１０(a)が最も好ましい構成であり、エミッ
タメサ部６２の全周囲が、上記外部ベース領域上に在っ
て厚いエミッタ層で成る第２の領域６４で取囲まれてい
る。また、図１０(b)の構成では、エミッタメサ部７２
両端部の上記外部ベース領域上において、厚いエミッタ
層で成る第２の領域は存在しておらず、薄いエミッタ層
で成る第１の領域７３のみが存在している。つまり、薄
いエミッタ層が上記外部ベース領域の外側まで続いてい
るのである。また、図１０(c)の構成では、エミッタメ
サ部８２両端部において、厚いエミッタ層で成る第２の
領域は全く存在していない。つまり、薄いエミッタ層が
末端まで続いているのである。また、図１０(d)の構成
では、エミッタメサ部９２両端部において、エミッタ層
が上記外部ベース領域から外側に張り出してはいない
(上記リッジ部がない)。つまり、その領域ではエミッタ
層の側端が上記外部ベース領域の側端よりも内側に位置
するためベース層が露出している。そのために、ベース
電極オーミック材料を拡散させてベース層とオーミック
接合させる際に上記ベース電極オーミツク材料がコレク
タ層まで拡散してしまう。したがって、エミッタメサ部
９２両端部にはベース電極を形成しないほうが好まし
い。
【００６４】尚、図１０(b)〜図１０(d)の構成の場合に
は、エミッタメサ部７２,８２,９２両端部の上記外部ベ
ース領域上において、厚いエミッタ層で成る第２の領域
は存在しておらず、リッジ形状のエミッタ層が補強され
てはいない。しかしながら、エミッタメサ部７２,８２,
９２両側部の上記外部ベース領域上には上記第２の領域
７４,８４,９４が存在しており、エミッタメサ部７２,
８２,９２の周囲における大部分の上記リッジ部が補強
されている。したがって、製造歩留まりの向上を図るこ
とは可能なのである。
【００６５】
【発明の効果】以上より明らかなように、第１の発明の
ＨＢＴは、ベース層におけるエミッタメサ部よりも外側
の領域である外部ベース領域上において、上記エミッタ
メサ部の最下層が延在して成るエミッタ層の厚みは、上
記エミッタ領域の近傍に位置する第１の領域よりも、上
記第１の領域の外側に位置する第２の領域の方が厚くな
っているので、上記第１の領域の厚みを正常なバイアス
電圧範囲内で空乏化できるような厚みに設定する一方、
上記第２の領域の厚みを上記外部ベース領域上に在るエ
ミッタ層の強度が上がるような厚みに設定することが可
能になる。
【００６６】したがって、この発明によれば、上記外部
ベース領域上のエミッタ層における上記第１の領域の部
分を通してエミッタ‐ベース間での電流リークが生じな
いようにし、且つ、上記第１の領域よりも外側の第２の
領域を破損しないように補強することができる。特に、
上記外部ベース領域上のエミッタ層が上記外部ベース領
域よりも外側に張り出してリッジ部を形成している場合
には、上記リッジ部の強度を向上して破損を防止するこ
とができ、製造歩留まりを向上することができる。さら
に、上記リッジ部の破損個所から水分等が侵入すること
を防止でき、信頼性を向上できる。
【００６７】さらに、上記第２の領域は、上記外部ベー
ス領域よりも外側に張り出しているリッジ部を有してい
るので、上記外部ベース領域において上記ベース層が露
出することを無くして、後に上記外部ベース領域に形成
されるベースオーミック電極とベース層との間隔を略均
一にできる。したがって、上記外部ベース領域上にベー
スオーミック電極を形成する場合に、アライメントずれ
が生じてもベース電極材料を上記ベース層の深さ方向に
均一に拡散させることができる。すなわち、この発明に
よれば、上記ベースオーミック電極がベース層に直接接
してベース電極材料がコレクタ層まで拡散することを防
止でき、ベース‐コレクタ間のリーク電流の発生を防止
することができるのである。
【００６８】また、上記第１の発明のＨＢＴは、上記第
１の領域と第２の領域との境界が上記外部ベース領域上
に在り、上記第２の領域を上記外部ベース領域の長手方
向に延在して設ければ、上記の第２の領域におけるエミ
ッタメサ部側が上記外部ベース領域の長手方向において
上記外部ベース領域上に乗っているために、上記リッジ
部の強度がより向上される。
【００６９】また、上記第１の発明のＨＢＴは、上記第
１の領域と第２の領域との境界が上記外部ベース領域上
に在り、上記第２の領域を上記外部ベース領域の全周囲
に設ければ、上記の第２の領域におけるエミッタメサ部
側が上記外部ベース領域の全周囲において上記外部ベー
ス領域に乗っているため、上記リッジ部の強度をさらに
向上できる。
【００７０】また、上記第１の発明のＨＢＴは、上記第
２の領域上における上記外部ベース領域から上記リッジ
部にかけてベース電極を設ければ、上記ベース電極を大
きなパターンで形成することができる。したがって、上
記外部ベース領域の面積を小さくして特性の向上を図っ
た場合でも安定して上記ベース電極を形成することがで
き、且つ、ベース引き出し配線形成時にアライメントマ
ージンを取ることができる。すなわち、この発明によれ
ば、製造歩留まりを更に向上させることができるのであ
る。さらに、上記リッジ部分を上記ベース電極によって
より強固に補強できるのである。
【００７１】また、上記第１の発明のＨＢＴは、上記第
１の領域の表層部と上記第２の領域の表層部とを異なる
材質で成せば、上記異なる材質に対する選択性を利用し
た選択エッチングを行うことによって、上記第１の領域
の厚みを容易に且つ精度良く設定できる。
【００７２】また、上記第１の発明のＨＢＴは、上記第
１の領域の厚みを５nm以上且つ２５nm以下とすれば、上
記エミッタメサ部の近傍を正常なバイアス電圧範囲内に
おいて空乏化することができる。さらに、上記第２の領
域の厚みを４０nm以上とすれば、上記第２の領域(特に
上記リッジ部)を十分に補強することができる。
【００７３】また、第２の発明のＨＢＴの製造方法は、
ベース層上に形成されたエミッタ層を、その最下層部を
第１の所定厚みに残してメサ状に成型してエミッタメサ
部を形成し、上記外部ベース領域であって上記エミッタ
メサ部の側壁から所定距離以上離れている領域にマスク
を形成し、上記マスクを用いて上記外部ベース領域上の
エミッタ層を第２の所定厚みまでエッチングして薄膜化
するので、上記第２の所定厚みを上記空乏化ができるよ
うな厚みに設定する一方、上記第１の所定厚みを上記外
部ベース領域よりも外側に張り出して成るリッジ部の強
度が上がるような厚みに設定することが可能になる。
【００７４】すなわち、この発明によれば、特性に優れ
且つ歩留りの高いＨＢＴを、成膜技術とホトエッチング
技術とによって簡単に形成することができる。
【００７５】その際に、上記マスクをベース電極で成せ
ば、上記第２の所定厚みの領域を上記ベース電極に自己
整合的に形成することができる。したがって、上記第２
の所定厚みの領域を再現性良く且つ精度良く形成するこ
とができる。特に、上記ベース電極を上記エミッタメタ
部に自己整合的に形成すれば、上記第２の所定厚みの領
域を更に再現性良く形成できる。
【００７６】また、第３の発明のＨＢＴの製造方法は、
ベース層上に形成されたエミッタ層を、その最下層部を
第１の所定厚みに残してメサ状に成型してエミッタメサ
部を形成し、上記エミッタ層およびエミッタメサ部を側
壁部のエッチング速度が平坦部分よりも速い材料で成る
絶縁膜で覆い、上記絶縁膜に対してエッチングを行うこ
とによって上記エミッタメサ部の側壁から所定距離だけ
離れた領域に自己整合的にマスクを形成し、上記マスク
を用いて外部ベース領域上のエミッタ層を第２の所定厚
みまでエッチングして薄膜化するので、こうして自己整
合的に形成されたマスクを用いることによって、上記第
２の所定厚みの領域を、再現性良く且つ精度良く形成す
ることができる。
【００７７】また、第４の発明の通信装置は、上記外部
ベース領域から外側に張り出したエミッタ層で成るリッ
ジ部の破損を防止し、上記破損した個所からの水分の侵
入を無くすことができる上記第１の発明のＨＢＴを用い
たので、広範囲の環境で用いられる通信装置の耐久性を
向上できる。特に、軽量化,小型化が求められるために
気密対策が十分にできない携帯通信装置において、故障
を減少させることができる。
【図面の簡単な説明】
【図１】 この発明のＨＢＴにおける縦断面図である。
【図２】 図１に示すＨＢＴの製造工程中における縦断
面図である。
【図３】 図２に続く製造工程中における縦断面図であ
る。
【図４】 図３に続く製造工程中における縦断面図であ
る。
【図５】 図１とは異なるＨＢＴにおける縦断面図であ
る。
【図６】 図５に示すＨＢＴの製造工程中における縦断
面図である。
【図７】 図６に続く製造工程中における縦断面図であ
る。
【図８】 図７に続く製造工程中における縦断面図であ
る。
【図９】 図８に続く製造工程中における縦断面図であ
る。
【図１０】 外部ベース領域,エミッタメサ部,薄いエミ
ッタ層,厚いエミッタ層の平面形状を示す図である。
【図１１】 従来のＨＢＴ構造を示す縦断面図である。
【図１２】 図１１に示すＨＢＴの実際の構造を示す縦
断面図である。
【図１３】 図１２におけるエミッタ層のリッジ部を除
去した場合のオーミック接合状態の説明図である。
【符号の説明】
２１,４１…半絶縁性ＧaＡs基板、 ２２,４２…コレクタコンタクト層、 ２３,４３…コレクタ層、 ２４,４４…ベース層、 ２５,４５…第１エミッタ層、 ２６,４６…第２エミッタ層、 ２７,４７…第３エミッタ層、 ２８,４８…コンタクト層、 ２９,５２b…エミッタオーミック電極、 ３１a,５２a…ベースオーミック電極、 ３３,５３…コレクタオーミック電極、 ３４,３５,３６,５４,５５,５６…引き出し配線電極、 ３７,５７…リッジ部、 ４９…絶縁膜、 ６１,７１,８１,９１…外部ベース領域の境界、 ６２,７２,８２,９２…エミッタメサ部、 ６３,７３,８３,９３…外部ベース領域上の第１の領
域、 ６４,７４,８４,９４…外部ベース領域上の第２の領
域、 ６５,７５,８５,９５…外部ベース領域外側の第２の領
域、 ７６,８６…外部ベース領域外側の第１の領域、 ９７…外部ベース領域上に第１,第２の領域が無い部
分。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/306 - 21/3063 H01L 21/308

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 ベース層上にメサ状のエミッタ層で成る
    エミッタメサ部が設けられると共に、上記ベース層にお
    ける上記エミッタメサ部よりも外側の領域である外部ベ
    ース領域の表面を露出させないように、上記外部ベース
    領域の表面上まで上記エミッタメサ部における下層外周
    部が延在しているヘテロ接合バイポーラトランジスタに
    おいて、 上記外部ベース領域上に在るエミッタ層の厚みが、上記
    エミッタメサ部の近傍に位置する第１の領域よりも、上
    記第１の領域の外側に位置する第２の領域の方が厚くな
    っており、 上記第２の領域は、上記外部ベース領域よりも外側に張
    り出したリッジ部を有して いることを特徴とするヘテロ
    接合バイポーラトランジスタ。
  2. 【請求項２】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタにおいて、 上記第１の領域と第２の領域との境界が上記外部ベース
    領域上に在り、 上記第２の領域は、上記外部ベース領域の長手方向に延
    在して設けられていることを特徴とするヘテロ接合バイ
    ポーラトランジスタ。
  3. 【請求項３】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタにおいて、 上記第１の領域と第２の領域との境界が、上記外部ベー
    ス領域上に在り、 上記第２の領域は、上記外部ベース領域の全周囲に設け
    られてい ることを特徴とするヘテロ接合バイポーラトラ
    ンジスタ。
  4. 【請求項４】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタにおいて、 上記第２の領域上における上記外部ベース領域から上記
    リッジ部にかけてベース電極が設けられていることを特
    徴とするヘテロ接合バイポーラトランジスタ。
  5. 【請求項５】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタにおいて、 上記第１の領域の表層部と上記第２の領域の表層部とは
    異なる材質から成ることを特徴とするヘテロ接合バイポ
    ーラトランジスタ。
  6. 【請求項６】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタにおいて、 上記第１の領域の厚みは５nm以上且つ２５nm以下であ
    り、 上記第２の領域の厚みは４０nm以上であることを特徴と
    するヘテロ接合バイポーラトランジスタ。
  7. 【請求項７】 ベース層上にエミッタ層を形成した後、
    上記エミッタ層の下層部を第１の所定厚みに残してメサ
    状に成型してエミッタメサ部を形成し、 上記ベース層におけるエミッタメサ部よりも外側の領域
    である外部ベース領域であって、且つ、上記エミッタメ
    サ部の側壁から所定距離以上離れている領域に、ベース
    電極で成るマスクを形成し、 上記マスクを用いて、上記外部ベース領域上のエミッタ
    層を第２の所定厚みまでエッチングして薄膜化すること
    を特徴とするヘテロ接合バイポーラトランジスタの製造
    方法。
  8. 【請求項８】 ベース層上にエミッタ層を形成した後、
    上記エミッタ層の下層部を第１の所定厚みに残してメサ
    状に成型してエミッタメサ部を形成し、 側壁部のエッチング速度が平坦部分よりも速い材料で成
    る絶縁膜によって上記エミッタ層およびエミッタメサ部
    を覆い、上記絶縁膜に対してエッチングを行うことによ
    って上記エミッタメサ部の側壁から所定距離だけ離れた
    領域に自己整合的にマスクを形成し、 上記マスクを用いて、上記ベース層におけるエミッタメ
    サ部よりも外側の領域である外部ベース領域上のエミッ
    タ層を第２の所定厚みまでエッチングして薄膜化するこ
    とを特徴とするヘテロ接合バイポーラトランジスタの製
    造方法。
  9. 【請求項９】 請求項１に記載のヘテロ接合バイポーラ
    トランジスタを用いたことを特徴とする通信装置。
JP2000021950A 2000-01-31 2000-01-31 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 Expired - Fee Related JP3509682B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000021950A JP3509682B2 (ja) 2000-01-31 2000-01-31 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
US09/772,941 US6593604B2 (en) 2000-01-31 2001-01-31 Heterojunction bipolar transistor, manufacturing method therefor, and communication device therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000021950A JP3509682B2 (ja) 2000-01-31 2000-01-31 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置

Publications (2)

Publication Number Publication Date
JP2001217255A JP2001217255A (ja) 2001-08-10
JP3509682B2 true JP3509682B2 (ja) 2004-03-22

Family

ID=18548300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000021950A Expired - Fee Related JP3509682B2 (ja) 2000-01-31 2000-01-31 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置

Country Status (2)

Country Link
US (1) US6593604B2 (ja)
JP (1) JP3509682B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507828B2 (ja) 2001-09-11 2004-03-15 シャープ株式会社 ヘテロ接合バイポーラトランジスタ及びその製造方法
CN1495909A (zh) * 2002-08-29 2004-05-12 ���µ�����ҵ��ʽ���� 双极晶体管及其制造方法
JP2004327904A (ja) * 2003-04-28 2004-11-18 Renesas Technology Corp バイポーラトランジスタおよびその製造方法
JP2006186235A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体装置及びその製造方法
FR2888664B1 (fr) * 2005-07-18 2008-05-02 Centre Nat Rech Scient Procede de realisation d'un transistor bipolaire a heterojonction

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206787B1 (en) * 1985-06-21 1991-12-18 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method of manufacturing same
JP2675039B2 (ja) * 1988-02-03 1997-11-12 株式会社日立製作所 半導体装置
US4935797A (en) * 1988-10-31 1990-06-19 International Business Machines Corporation Heterojunction bipolar transistors
US4954457A (en) * 1988-10-31 1990-09-04 International Business Machines Corporation Method of making heterojunction bipolar transistors
US5084750A (en) * 1991-02-20 1992-01-28 Raytheon Company Push-pull heterojunction bipolar transistor
JPH05275444A (ja) * 1992-03-25 1993-10-22 Fujitsu Ltd ヘテロ接合バイポーラ・トランジスタの製造方法
JPH0669227A (ja) * 1992-05-29 1994-03-11 Texas Instr Inc <Ti> 化合物半導体のヘテロ接合バイポーラトランジスタ及びその製造方法
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
US5298438A (en) * 1992-08-31 1994-03-29 Texas Instruments Incorporated Method of reducing extrinsic base-collector capacitance in bipolar transistors
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
US5682046A (en) * 1993-08-12 1997-10-28 Fujitsu Limited Heterojunction bipolar semiconductor device and its manufacturing method
JP3311848B2 (ja) * 1993-12-27 2002-08-05 富士通株式会社 バイポーラトランジスタ
JPH07245314A (ja) * 1994-03-04 1995-09-19 Mitsubishi Electric Corp バイポーラトランジスタ，およびその製造方法
US5445976A (en) * 1994-08-09 1995-08-29 Texas Instruments Incorporated Method for producing bipolar transistor having reduced base-collector capacitance
JP3294461B2 (ja) * 1995-03-14 2002-06-24 シャープ株式会社 ヘテロ接合バイポーラトランジスタとその製造方法
JP3634976B2 (ja) * 1999-03-11 2005-03-30 株式会社日立製作所 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置

Also Published As

Publication number Publication date
US6593604B2 (en) 2003-07-15
JP2001217255A (ja) 2001-08-10
US20030038300A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
US7449729B2 (en) Heterojunction bipolar transistor and method for fabricating the same
US20010023947A1 (en) Ultra high speed heterojunction bipolar transistor having a cantilevered base
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
EP0177246B1 (en) Heterojunction bipolar transistor and method of manufacturing the same
JP2007005406A (ja) ヘテロ接合バイポーラトランジスタ及び製造方法
JP3509682B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
JP2003163218A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2002170829A (ja) ヘテロ接合型バイポーラトランジスタ及びその製造方法
JP3087671B2 (ja) バイポーラトランジスタおよびその製造方法
US6531722B2 (en) Bipolar transistor
TW506020B (en) Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production
JP3866936B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2004327717A (ja) 半導体装置およびその製造方法
JP3624357B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
US7038244B2 (en) Semiconductor device and method of manufacturing the same
JP3618075B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法および送受信機
JP4606552B2 (ja) 半導体装置
JPH10303214A (ja) ヘテロバイポーラ型半導体装置とその製造方法
JP3279269B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US7067898B1 (en) Semiconductor device having a self-aligned base contact and narrow emitter
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JP3221646B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2003258004A (ja) メサ型半導体装置及びその製造方法
JP2005093976A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3719985B2 (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees