JP3221646B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3221646B2 JP3221646B2 JP10672995A JP10672995A JP3221646B2 JP 3221646 B2 JP3221646 B2 JP 3221646B2 JP 10672995 A JP10672995 A JP 10672995A JP 10672995 A JP10672995 A JP 10672995A JP 3221646 B2 JP3221646 B2 JP 3221646B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明はヘテロ接合バイポーラト
ランジスタに関する。
ランジスタに関する。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（以
下、ＨＢＴと略す）は高速動作が可能であるため、高周
波用トランジスタとして適しており、移動体通信などに
用いられる高周波用増幅器として近年注目されている。
下、ＨＢＴと略す）は高速動作が可能であるため、高周
波用トランジスタとして適しており、移動体通信などに
用いられる高周波用増幅器として近年注目されている。
【０００３】この理由の一つは、ＨＢＴなどの化合物半
導体素子と対比されるシリコン半導体素子は数百メガヘ
ルツ以上の高周波信号を増幅する十分な性能を備えてい
ないため、ＨＢＴなどの化合物半導体素子の製品化が移
動体通信の発展へ大きく寄与することが期待されている
からである。またシリコン半導体素子は高周波における
増幅効率が悪く、消費電流が大きため、携帯用移動体通
信機器の発展には増幅効率の高いＨＢＴの製品化が必須
である。
導体素子と対比されるシリコン半導体素子は数百メガヘ
ルツ以上の高周波信号を増幅する十分な性能を備えてい
ないため、ＨＢＴなどの化合物半導体素子の製品化が移
動体通信の発展へ大きく寄与することが期待されている
からである。またシリコン半導体素子は高周波における
増幅効率が悪く、消費電流が大きため、携帯用移動体通
信機器の発展には増幅効率の高いＨＢＴの製品化が必須
である。
【０００４】図５に典型的な従来のＨＢＴの構造を示
す。図５に示すＨＢＴは、半絶縁性ＧａＡｓ基板１０１
上に、サブコレクタ層（ＧａＡｓ、５００ｎｍ、ＮD＝
５×１０18ｃｍ-3）１０２、コレクタ層（ＧａＡｓ、５
００ｎｍ、ＮD＝５×１０16ｃｍ- 3）１０３、ベース層
（ＧａＡｓ、８０ｎｍ、ＮA＝４×１０19ｃｍ-3）１０
４、エミッタ層（Ａｌ0.3Ｇａ0.7Ａｓ、１００ｎｍ、Ｎ
D＝５×１０17ｃｍ-3）１０５、キャップ層（ＧａＡ
ｓ、２００ｎｍ、ＮD＝５×１０18ｃｍ-3）１０６が順
にエピタキシャル成長された半導体積層構造を備えてい
る。図５に示されるようにエミッタ層１０５はベース層
１０４の上面全体を覆うエミッタ薄層（４０ｎｍ）１０
５ａと残りのエミッタ層（６０ｎｍ）１０５ｂとからな
る。
す。図５に示すＨＢＴは、半絶縁性ＧａＡｓ基板１０１
上に、サブコレクタ層（ＧａＡｓ、５００ｎｍ、ＮD＝
５×１０18ｃｍ-3）１０２、コレクタ層（ＧａＡｓ、５
００ｎｍ、ＮD＝５×１０16ｃｍ- 3）１０３、ベース層
（ＧａＡｓ、８０ｎｍ、ＮA＝４×１０19ｃｍ-3）１０
４、エミッタ層（Ａｌ0.3Ｇａ0.7Ａｓ、１００ｎｍ、Ｎ
D＝５×１０17ｃｍ-3）１０５、キャップ層（ＧａＡ
ｓ、２００ｎｍ、ＮD＝５×１０18ｃｍ-3）１０６が順
にエピタキシャル成長された半導体積層構造を備えてい
る。図５に示されるようにエミッタ層１０５はベース層
１０４の上面全体を覆うエミッタ薄層（４０ｎｍ）１０
５ａと残りのエミッタ層（６０ｎｍ）１０５ｂとからな
る。
【０００５】コレクタ電極（ＡｕＧｅ／Ｎｉ／Ａｕ）１
０７及びエミッタ電極（ＡｕＧｅ／Ｎｉ／Ａｕ）１０９
がそれぞれサブコレク層１０１及びキャップ層１０６上
に形成されており、それぞれの層にオーミック接触して
いる。ベース電極（ＡｕＺｎ／Ａｕ）１０８はエミッタ
薄層１０５ａ上に設けられているが、エミッタ薄層１０
５ａを貫通してベース層１０４とオーミック接触してい
る。
０７及びエミッタ電極（ＡｕＧｅ／Ｎｉ／Ａｕ）１０９
がそれぞれサブコレク層１０１及びキャップ層１０６上
に形成されており、それぞれの層にオーミック接触して
いる。ベース電極（ＡｕＺｎ／Ａｕ）１０８はエミッタ
薄層１０５ａ上に設けられているが、エミッタ薄層１０
５ａを貫通してベース層１０４とオーミック接触してい
る。
【０００６】図５に示されるように、エミッタ薄層１０
５ａはベース層１０４の上面全体を覆っており、ベース
層１０４の保護膜として機能する。このため、この様な
構造によれば、ベース層１０４の表面で発生する表面再
結合が抑制され、ＨＢＴの電流利得を大きくすることが
できることが報告されている。
５ａはベース層１０４の上面全体を覆っており、ベース
層１０４の保護膜として機能する。このため、この様な
構造によれば、ベース層１０４の表面で発生する表面再
結合が抑制され、ＨＢＴの電流利得を大きくすることが
できることが報告されている。
【０００７】
【発明が解決しようとする課題】しかしながら、本願発
明者の実験によれば、上述の従来技術のＨＢＴは、電流
利得の初期特性はよいものの、信頼性試験においてトラ
ンジスタ特性が劣化することが分かった。特に、電流利
得の減少及び雑音特性の劣化が顕著であることが分かっ
た。
明者の実験によれば、上述の従来技術のＨＢＴは、電流
利得の初期特性はよいものの、信頼性試験においてトラ
ンジスタ特性が劣化することが分かった。特に、電流利
得の減少及び雑音特性の劣化が顕著であることが分かっ
た。
【０００８】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、特性の経年
変化が小さく、信頼性の高いＨＢＴを提供することにあ
る。
れたものであり、その目的とするところは、特性の経年
変化が小さく、信頼性の高いＨＢＴを提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明のヘテロ接合バイ
ポーラトランジスタは、コレクタ層を含む半導体構造
と、該半導体構造上に形成されたベース層と、該ベース
層と反対の導電型を有し、該ベース層の上面全体を覆っ
て形成された第１の半導体層と、該第１の半導体層の上
面の一部上に設けられた、エミッタ層を含むメサ構造
と、該第１の半導体層の上面に設けられた該メサ構造を
完全に囲んで該第１の半導体層上に形成された電極手段
であって、少なくともその一部は該第１の半導体層を貫
通して該ベース層とオーミック接触している電極手段と
を有しており、そのことにより、上記目的が達成され
る。
ポーラトランジスタは、コレクタ層を含む半導体構造
と、該半導体構造上に形成されたベース層と、該ベース
層と反対の導電型を有し、該ベース層の上面全体を覆っ
て形成された第１の半導体層と、該第１の半導体層の上
面の一部上に設けられた、エミッタ層を含むメサ構造
と、該第１の半導体層の上面に設けられた該メサ構造を
完全に囲んで該第１の半導体層上に形成された電極手段
であって、少なくともその一部は該第１の半導体層を貫
通して該ベース層とオーミック接触している電極手段と
を有しており、そのことにより、上記目的が達成され
る。
【００１０】前記電極手段は、前記メサ構造を完全に囲
んで該第１の半導体層上に形成され、第１の半導体層を
貫通して前記ベース層とオーミック接触しているオーミ
ック電極であってもよい。
んで該第１の半導体層上に形成され、第１の半導体層を
貫通して前記ベース層とオーミック接触しているオーミ
ック電極であってもよい。
【００１１】前記電極手段は、前記第１の半導体層との
間でショットキーバリアを形成するショットキー電極
と、該ショットキー電極と電気的に接続され、前記第１
の半導体層を貫通して前記ベース層とオーミック接触し
ているオーミック電極とを含んでいてもよい。
間でショットキーバリアを形成するショットキー電極
と、該ショットキー電極と電気的に接続され、前記第１
の半導体層を貫通して前記ベース層とオーミック接触し
ているオーミック電極とを含んでいてもよい。
【００１２】前記電極手段は、前記メサ構造を完全に囲
んで該第１の半導体層上に形成され、前記第１の半導体
層との間でショットキーバリアを形成するショットキー
電極と、該ショットキー電極と電気的に接続され、前記
第１の半導体層を貫通して前記ベース層とオーミック接
触しているオーミック電極とを含んでいてもよい。
んで該第１の半導体層上に形成され、前記第１の半導体
層との間でショットキーバリアを形成するショットキー
電極と、該ショットキー電極と電気的に接続され、前記
第１の半導体層を貫通して前記ベース層とオーミック接
触しているオーミック電極とを含んでいてもよい。
【００１３】前記第１の半導体層をエミッタ層と同一の
組成及び不純物濃度とすることにより、前記第１の半導
体層は実質的にエミッタ層として機能していてもよい。
組成及び不純物濃度とすることにより、前記第１の半導
体層は実質的にエミッタ層として機能していてもよい。
【００１４】
【作用】本発明は図５に示される従来のＨＢＴにおい
て、電流増幅率の劣化する原因が以下に示すメカニズム
によるものであるとの知見に基づいている。
て、電流増幅率の劣化する原因が以下に示すメカニズム
によるものであるとの知見に基づいている。
【００１５】図５に示されるように、コレクタ層１０
３、ベース層１０４及びエミッタ薄層１０５ａは側面１
１０〜１１３を有するメサ構造を形成しており、ベース
層１０４及びエミッタ薄層１０５ａの界面はこれらの側
面１１０〜１１３において露出している。エミッタ薄層
１０５ａの表面を移動するキャリアは、露出した界面、
例えば界面１１４において再結合すると考えられる。通
常、素子全体は窒化ケイ素などの保護膜で覆われている
が、プロセス中に発生した、側面１１０のわずかな汚染
等が表面欠陥となり、素子の動作による発熱などによっ
て徐々にその欠陥が増大すると考えられる。従って、側
面１１０〜１１３に露出したエミッタ薄層１０５ａとベ
ース層１０４との界面において、再結合するキャリアの
数が徐々に増大し、その結果、電流利得が低下すると考
えられる。
３、ベース層１０４及びエミッタ薄層１０５ａは側面１
１０〜１１３を有するメサ構造を形成しており、ベース
層１０４及びエミッタ薄層１０５ａの界面はこれらの側
面１１０〜１１３において露出している。エミッタ薄層
１０５ａの表面を移動するキャリアは、露出した界面、
例えば界面１１４において再結合すると考えられる。通
常、素子全体は窒化ケイ素などの保護膜で覆われている
が、プロセス中に発生した、側面１１０のわずかな汚染
等が表面欠陥となり、素子の動作による発熱などによっ
て徐々にその欠陥が増大すると考えられる。従って、側
面１１０〜１１３に露出したエミッタ薄層１０５ａとベ
ース層１０４との界面において、再結合するキャリアの
数が徐々に増大し、その結果、電流利得が低下すると考
えられる。
【００１６】本発明のＨＢＴでは第１の半導体層の表面
において発生したキャリアは第１の半導体層の中を移動
するが、ベース電極に達したところでベース電極から供
給される反対の導電型のキャリアと再結合する。従っ
て、ベース電極あるいはその下方の第１の半導体層を横
切って、ベース層と第１の半導体層との側面に露出する
界面へ達するキャリアはなくなり、露出した界面におけ
るキャリアの再結合は実質的になくなる。その結果、Ｈ
ＢＴの動作により生じる発熱などで、第１の半導体層と
ベース層との界面において、表面欠陥が徐々に増大し、
界面における界面特性が劣化しても、第１の半導体層の
表面を移動して界面へ達するキャリアは実質的に存在せ
ず、界面での再結合も生じない。このため、界面におけ
る界面特性の劣化による再結合電流が増大せず、電流利
得の減少が防止される。
において発生したキャリアは第１の半導体層の中を移動
するが、ベース電極に達したところでベース電極から供
給される反対の導電型のキャリアと再結合する。従っ
て、ベース電極あるいはその下方の第１の半導体層を横
切って、ベース層と第１の半導体層との側面に露出する
界面へ達するキャリアはなくなり、露出した界面におけ
るキャリアの再結合は実質的になくなる。その結果、Ｈ
ＢＴの動作により生じる発熱などで、第１の半導体層と
ベース層との界面において、表面欠陥が徐々に増大し、
界面における界面特性が劣化しても、第１の半導体層の
表面を移動して界面へ達するキャリアは実質的に存在せ
ず、界面での再結合も生じない。このため、界面におけ
る界面特性の劣化による再結合電流が増大せず、電流利
得の減少が防止される。
【００１７】
【実施例】以下に、本発明を実施例について説明する。
【００１８】図１に示すように、本発明のＨＢＴは半絶
縁性ＧａＡｓ基板１１上に形成されたコレクタ層１３を
含む半導体構造２１と、半導体構造２１上に形成された
ベース層１４と、ベース層１４の上面全体を覆って形成
された第１の半導体層１５と、第１の半導体層１５の上
面の一部上に設けられており、エミッタ層１６を含むメ
サ構造２２とを備えている。
縁性ＧａＡｓ基板１１上に形成されたコレクタ層１３を
含む半導体構造２１と、半導体構造２１上に形成された
ベース層１４と、ベース層１４の上面全体を覆って形成
された第１の半導体層１５と、第１の半導体層１５の上
面の一部上に設けられており、エミッタ層１６を含むメ
サ構造２２とを備えている。
【００１９】半導体構造２１は更にサブコレクタ層１２
を含んでおり、サブコレクタ層１２上にコレクタ層１３
が設けられている。サブコレクタ層１２及びコレクタ層
１３はそれぞれ厚さ５００ｎｍ、不純物濃度ＮD＝５×
１０18ｃｍ-3のｎ型ＧａＡｓ及び厚さ５００ｎｍ、不純
物濃度ＮD＝５×１０16ｃｍ-3のｎ型ＧａＡｓからな
る。半導体構造２１はサブコレクタ層１２以外に他の半
導体層を含んでいてもよく、また、以下に説明するコレ
クタ電極１８をコレクタ層１３に直接形成する場合には
サブコレクタ層１２を省略してもよい。
を含んでおり、サブコレクタ層１２上にコレクタ層１３
が設けられている。サブコレクタ層１２及びコレクタ層
１３はそれぞれ厚さ５００ｎｍ、不純物濃度ＮD＝５×
１０18ｃｍ-3のｎ型ＧａＡｓ及び厚さ５００ｎｍ、不純
物濃度ＮD＝５×１０16ｃｍ-3のｎ型ＧａＡｓからな
る。半導体構造２１はサブコレクタ層１２以外に他の半
導体層を含んでいてもよく、また、以下に説明するコレ
クタ電極１８をコレクタ層１３に直接形成する場合には
サブコレクタ層１２を省略してもよい。
【００２０】ベース層１４及び第１の半導体層１５は、
それぞれ厚さ８０ｎｍ、不純物濃度ＮA＝４×１０19ｃ
ｍ-3のｐ型ＧａＡｓ及び厚さ４０ｎｍ、不純物濃度ＮD
＝５×１０17ｃｍ-3のｎ型Ａｌ0.3Ｇａ0.7Ａｓからな
る。第１の半導体層１５はベース層１４と反対の導電性
を有していることが必要であり、エミッタ層１６と同一
の組成及び不純物濃度であってもよい。この場合には、
第１の半導体層１５は実質的にエミッタ層と見なすこと
ができる。
それぞれ厚さ８０ｎｍ、不純物濃度ＮA＝４×１０19ｃ
ｍ-3のｐ型ＧａＡｓ及び厚さ４０ｎｍ、不純物濃度ＮD
＝５×１０17ｃｍ-3のｎ型Ａｌ0.3Ｇａ0.7Ａｓからな
る。第１の半導体層１５はベース層１４と反対の導電性
を有していることが必要であり、エミッタ層１６と同一
の組成及び不純物濃度であってもよい。この場合には、
第１の半導体層１５は実質的にエミッタ層と見なすこと
ができる。
【００２１】メサ構造２２は更にエミッタ層１６上に設
けられたコンタクト層１７を含んでおり、エミッタ層１
６及びコンタクト層１７はそれぞれ、厚さ６０ｎｍ、不
純物濃度ＮD＝５×１０17ｃｍ-3のｎ型Ａｌ0.3Ｇａ0.7
Ａｓ及び厚さ２００ｎｍ、不純物濃度ＮD＝５×１０18
ｃｍ-3のｎ型ＧａＡｓからなる。メサ構造２２はコンタ
クト層１７以外に更に他の半導体層を含んでいてもよ
く、また、以下に説明するエミッタ電極２０をエミッタ
層１６に直接形成する場合には、コンタクト層１７を省
略してもよい。メサ構造２２は第１の半導体層１５の上
面よりも小さな底面を有しており、かつメサ構造２２の
側面が第１の半導体層１５の側面と揃っていないことが
必要である。
けられたコンタクト層１７を含んでおり、エミッタ層１
６及びコンタクト層１７はそれぞれ、厚さ６０ｎｍ、不
純物濃度ＮD＝５×１０17ｃｍ-3のｎ型Ａｌ0.3Ｇａ0.7
Ａｓ及び厚さ２００ｎｍ、不純物濃度ＮD＝５×１０18
ｃｍ-3のｎ型ＧａＡｓからなる。メサ構造２２はコンタ
クト層１７以外に更に他の半導体層を含んでいてもよ
く、また、以下に説明するエミッタ電極２０をエミッタ
層１６に直接形成する場合には、コンタクト層１７を省
略してもよい。メサ構造２２は第１の半導体層１５の上
面よりも小さな底面を有しており、かつメサ構造２２の
側面が第１の半導体層１５の側面と揃っていないことが
必要である。
【００２２】サブコレクタ層１２及びコンタクト層１７
上にはＡｕＧｅ／Ｎｉ／Ａｕからなるコレクター電極１
８及びエミッタ電極２０がそれぞれの層とオーミック接
触するように形成されている。
上にはＡｕＧｅ／Ｎｉ／Ａｕからなるコレクター電極１
８及びエミッタ電極２０がそれぞれの層とオーミック接
触するように形成されている。
【００２３】また、本発明のＨＢＴはメサ構造２２の設
けられた領域を完全に囲むように、第１の半導体層１５
上に形成されたＡｕＺｎ／Ａｕからなるベース電極１９
を有している。ベース電極１９はどの様な形状であって
もかまわないが、メサ構造２２の設けられた第１の半導
体層の領域を完全に囲んでいることが必要であり、か
つ、少なくともベース電極１９の一部は第１の半導体層
１５を貫通してベース層１４とオーミック接触している
必要がある。
けられた領域を完全に囲むように、第１の半導体層１５
上に形成されたＡｕＺｎ／Ａｕからなるベース電極１９
を有している。ベース電極１９はどの様な形状であって
もかまわないが、メサ構造２２の設けられた第１の半導
体層の領域を完全に囲んでいることが必要であり、か
つ、少なくともベース電極１９の一部は第１の半導体層
１５を貫通してベース層１４とオーミック接触している
必要がある。
【００２４】この様な構造のＨＢＴにおいて特性の経年
変化が抑制される理由を図２を用いて説明する。
変化が抑制される理由を図２を用いて説明する。
【００２５】図２（ａ）及び（ｂ）はそれぞれ本発明の
ＨＢＴのベース層１４から上方の構造のｘｚ断面及びｙ
ｚ断面を示している。図２（ａ）及び（ｂ）に示される
ように、第１の半導体層１５の表面において発生したキ
ャリアは矢印２３に示すように第１の半導体層１５の中
を移動するが、ベース電極１９に達したところでベース
電極１９から供給される反対の導電型のキャリアと再結
合する。発明者の実験によればＨＢＴを連続動作させて
もこの様なベース電極１９付近での再結合は増大しない
ことが分かっている。
ＨＢＴのベース層１４から上方の構造のｘｚ断面及びｙ
ｚ断面を示している。図２（ａ）及び（ｂ）に示される
ように、第１の半導体層１５の表面において発生したキ
ャリアは矢印２３に示すように第１の半導体層１５の中
を移動するが、ベース電極１９に達したところでベース
電極１９から供給される反対の導電型のキャリアと再結
合する。発明者の実験によればＨＢＴを連続動作させて
もこの様なベース電極１９付近での再結合は増大しない
ことが分かっている。
【００２６】従って、破線矢印２４で示されるように、
ベース電極１９の第１の半導体層１５を横切って、ベー
ス層１４との界面２５へ達するキャリアはなくなり、界
面２５におけるキャリアの再結合は実質的になくなる。
ベース電極１９の第１の半導体層１５を横切って、ベー
ス層１４との界面２５へ達するキャリアはなくなり、界
面２５におけるキャリアの再結合は実質的になくなる。
【００２７】その結果、ＨＢＴの動作により生じる発熱
などで、第１の半導体層１５とベース層１４との界面２
５において、表面欠陥が徐々に増大し、界面２５におけ
る界面特性が劣化しても、第１の半導体層１５の表面を
移動して界面２５へ達するキャリアは実質的に存在せ
ず、界面２５での再結合も生じない。このため、界面２
５における界面特性の劣化による再結合電流が増大せ
ず、電流利得の減少が防止される。
などで、第１の半導体層１５とベース層１４との界面２
５において、表面欠陥が徐々に増大し、界面２５におけ
る界面特性が劣化しても、第１の半導体層１５の表面を
移動して界面２５へ達するキャリアは実質的に存在せ
ず、界面２５での再結合も生じない。このため、界面２
５における界面特性の劣化による再結合電流が増大せ
ず、電流利得の減少が防止される。
【００２８】図２（ａ）及び（ｂ）から明らかなよう
に、本発明はエミッタ層１６を含むメサ構造２２が設け
られた第１の半導体層１５の上面領域を完全に囲むよう
にベース電極１９が設けられていることが１つの特徴で
ある。ベース電極１９が一部分でも途切れておればその
箇所において、表面を移動するキャリアは界面２５へ達
するため、その部分での再結合がＨＢＴの経年変化によ
り徐々に増大し、電流利得が劣化する。従って、ベース
電極１９は完全にメサ構造２２を囲むように第１の半導
体層１５上に設けられていることが好ましい。
に、本発明はエミッタ層１６を含むメサ構造２２が設け
られた第１の半導体層１５の上面領域を完全に囲むよう
にベース電極１９が設けられていることが１つの特徴で
ある。ベース電極１９が一部分でも途切れておればその
箇所において、表面を移動するキャリアは界面２５へ達
するため、その部分での再結合がＨＢＴの経年変化によ
り徐々に増大し、電流利得が劣化する。従って、ベース
電極１９は完全にメサ構造２２を囲むように第１の半導
体層１５上に設けられていることが好ましい。
【００２９】上記説明から明らかなように、メサ構造２
２が設けられた第１の半導体層１５の上面領域を完全に
囲むようにガードリングとしてベース電極１９が設けら
れておれば、本発明の効果は得られるため、ベース電極
１９の幅Ｗは特定の値に限定されるものではない。従っ
て、ＨＢＴを作製するプロセスの最小加工寸法以上の幅
を備えていればよく、ベース電極１９全体が同じ幅Ｗで
ある必要もない。ベース層１４とベース電極１９との間
で十分低抵抗なオーミック接触が得られるように、幅Ｗ
を自由に設計し得る。この様な形状のベース電極はベー
ス−コレクタ間の接合面積が大きいため、コレクタ−ベ
ース間のキャパシタンスが増大するという問題が発生し
得る。この場合には、コレクタ−ベース間のキャパシタ
ンスが問題とならないようにベース電極１９の幅Ｗを適
切な値に選択すればよい。
２が設けられた第１の半導体層１５の上面領域を完全に
囲むようにガードリングとしてベース電極１９が設けら
れておれば、本発明の効果は得られるため、ベース電極
１９の幅Ｗは特定の値に限定されるものではない。従っ
て、ＨＢＴを作製するプロセスの最小加工寸法以上の幅
を備えていればよく、ベース電極１９全体が同じ幅Ｗで
ある必要もない。ベース層１４とベース電極１９との間
で十分低抵抗なオーミック接触が得られるように、幅Ｗ
を自由に設計し得る。この様な形状のベース電極はベー
ス−コレクタ間の接合面積が大きいため、コレクタ−ベ
ース間のキャパシタンスが増大するという問題が発生し
得る。この場合には、コレクタ−ベース間のキャパシタ
ンスが問題とならないようにベース電極１９の幅Ｗを適
切な値に選択すればよい。
【００３０】本発明のＨＢＴは以下に概括的に説明する
方法により製造される。
方法により製造される。
【００３１】まず、半絶縁性ＧａＡｓ基板１１上にサブ
コレクタ層１２、コレクタ層１３、ベース層１４、第１
の半導体層１５、エミッタ層１６、及びコンタクト層１
７を順にＭＢＥ法やＭＯＣＶＤ法などでエピタキシャル
成長させる。第１の半導体層１５とエミッタ層１６とは
同じ組成及び不純物濃度を備えているので、これらの層
は連続して成長させてよい。
コレクタ層１２、コレクタ層１３、ベース層１４、第１
の半導体層１５、エミッタ層１６、及びコンタクト層１
７を順にＭＢＥ法やＭＯＣＶＤ法などでエピタキシャル
成長させる。第１の半導体層１５とエミッタ層１６とは
同じ組成及び不純物濃度を備えているので、これらの層
は連続して成長させてよい。
【００３２】その後、フォトリソグラフィ及びエッチン
グ法を適切に組み合わせることにより、半絶縁性ＧａＡ
ｓ基板１１上の半導体層を所望の形状にエッチングし、
コレクタ電極１８、ベース電極１９、及びエミッタ電極
２０を形成する。エッチングの工程とこれらの電極形成
工程とは適宜組み合わせてよい。例えば、エミッタ電極
２０を形成後メサ構造２２を規定するようにコンタクト
層１７及びエミッタ層１６をエッチングし、ベース電極
１９を形成後、第１の半導体層１５ベース層１４及びコ
レクタ層１３をエッチングし、コレクタ電極１８を形成
してもよい。
グ法を適切に組み合わせることにより、半絶縁性ＧａＡ
ｓ基板１１上の半導体層を所望の形状にエッチングし、
コレクタ電極１８、ベース電極１９、及びエミッタ電極
２０を形成する。エッチングの工程とこれらの電極形成
工程とは適宜組み合わせてよい。例えば、エミッタ電極
２０を形成後メサ構造２２を規定するようにコンタクト
層１７及びエミッタ層１６をエッチングし、ベース電極
１９を形成後、第１の半導体層１５ベース層１４及びコ
レクタ層１３をエッチングし、コレクタ電極１８を形成
してもよい。
【００３３】半導体層をエッチングする方法としては異
方性の高いドライエッチング法を用いることが好ましい
が、ウエットエッチング法を用いてもよい。ウエットエ
ッチング法によれば、半導体層に与えるダメージが少な
くてすむので、ドライエッチングによって大部分のエッ
チングを行い、その後、ドライエッチングによりダメー
ジの生じた半導体層の一部をウエットエッチングによっ
て除去してもよい。また、エッチングのためのマスクと
して、フォトレジストや窒化ケイ素膜などを用いること
ができるが、必要に応じてエミッタ電極２０やベース電
極１９をマスクとして用いてもよい。
方性の高いドライエッチング法を用いることが好ましい
が、ウエットエッチング法を用いてもよい。ウエットエ
ッチング法によれば、半導体層に与えるダメージが少な
くてすむので、ドライエッチングによって大部分のエッ
チングを行い、その後、ドライエッチングによりダメー
ジの生じた半導体層の一部をウエットエッチングによっ
て除去してもよい。また、エッチングのためのマスクと
して、フォトレジストや窒化ケイ素膜などを用いること
ができるが、必要に応じてエミッタ電極２０やベース電
極１９をマスクとして用いてもよい。
【００３４】最後に、熱処理することにより、コレクタ
電極１８、ベース電極１９、及びエミッタ電極２０とサ
ブコレクタ層１２、ベース層１３、コンタクト層１７と
の間でそれぞれオーミック接触を形成する。ｐ型オーミ
ック電極となるベース電極１９とｎ型オーミック電極と
なるコレクタ電極１８及びエミッタ電極２０とを別々の
条件で熱処理してもよい。また、各電極を形成した直後
にそれぞれの電極を熱処理してもよい。
電極１８、ベース電極１９、及びエミッタ電極２０とサ
ブコレクタ層１２、ベース層１３、コンタクト層１７と
の間でそれぞれオーミック接触を形成する。ｐ型オーミ
ック電極となるベース電極１９とｎ型オーミック電極と
なるコレクタ電極１８及びエミッタ電極２０とを別々の
条件で熱処理してもよい。また、各電極を形成した直後
にそれぞれの電極を熱処理してもよい。
【００３５】この様にして作製された本発明のＨＢＴ及
び図５に示される従来のＨＢＴに対して、信頼性試験の
一つであるバイアスストレス試験を行った。これらのＨ
ＢＴはベース電極の構造が異なる以外は、同一の半導体
構造を備えており、これらのＨＢＴの複数に対して、２
５ｋＡ／ｃｍ2の密度で電流を流しながら１７５℃の温
度で１２０時間保管して、故障に至ったＨＢＴの割合を
求めた。なお、１０ｋＡ／ｃｍ2のコレクター電流密度
で測定した電流利得が、試験開始前の値に対して８０％
以下に低下した場合、「故障」と判定した。
び図５に示される従来のＨＢＴに対して、信頼性試験の
一つであるバイアスストレス試験を行った。これらのＨ
ＢＴはベース電極の構造が異なる以外は、同一の半導体
構造を備えており、これらのＨＢＴの複数に対して、２
５ｋＡ／ｃｍ2の密度で電流を流しながら１７５℃の温
度で１２０時間保管して、故障に至ったＨＢＴの割合を
求めた。なお、１０ｋＡ／ｃｍ2のコレクター電流密度
で測定した電流利得が、試験開始前の値に対して８０％
以下に低下した場合、「故障」と判定した。
【００３６】試験の結果、本発明のＨＢＴの故障率は約
３０％であるのに対して、従来のＨＢＴの故障率は約６
０％になった。この結果から明らかなように、従来のＨ
ＢＴに較べ、本発明のＨＢＴでは電流利得の減少が少な
く、信頼性が改善されていることが分かる。
３０％であるのに対して、従来のＨＢＴの故障率は約６
０％になった。この結果から明らかなように、従来のＨ
ＢＴに較べ、本発明のＨＢＴでは電流利得の減少が少な
く、信頼性が改善されていることが分かる。
【００３７】上記実施例以外に本発明のＨＢＴは種々の
改変が可能である。図３に示されるＨＢＴは図１に示さ
れるＨＢＴのベース電極１９に代えて、オーミック電極
３０ａ及び３０ｂとショットキー電極３１ａ及び３１ｂ
とからなる電極を第１の半導体層１５上に備えている。
なお、図３において、図１に示されるＨＢＴと同じ構成
要素には同一の参照符号を付している。
改変が可能である。図３に示されるＨＢＴは図１に示さ
れるＨＢＴのベース電極１９に代えて、オーミック電極
３０ａ及び３０ｂとショットキー電極３１ａ及び３１ｂ
とからなる電極を第１の半導体層１５上に備えている。
なお、図３において、図１に示されるＨＢＴと同じ構成
要素には同一の参照符号を付している。
【００３８】図３に示されるように、ショットキー電極
３１ａ及び３１ｂはオーミック電極３０ａ及び３０ｂの
一部分と重なるように第１の半導体層１５上に形成され
ており、接触により、ショットキー電極３１ａ及び３１
ｂとオーミック電極３０ａ及び３０ｂとは電気的に接続
されている。オーミック電極３０ａ及び３０ｂは第１の
半導体層１５を貫いてベース層１４とオーミック接触し
ており、ショットキー電極３１ａ及び３１ｂは第１の半
導体層１５とショットキー接触している。また、オーミ
ック電極３０ａ及び３０ｂとショットキー電極３１ａ及
び３１ｂとは全体として、メサ構造２２の設けられた領
域を完全に囲んでいる。その結果、図２（ａ）及び
（ｂ）を参照して説明したように、第１の半導体層１５
の表面を移動するキャリアは、オーミック電極３１ａ及
び３１ｂとオーミック電極３０ａ及び３０ｂ近傍におい
て、これらの電極から供給される反対の導電型のキャリ
アと再結合することができる。従って、界面２５におけ
る再結合はなくなり、すでに詳細に説明したように電流
利得の劣化を防ぐことができる。
３１ａ及び３１ｂはオーミック電極３０ａ及び３０ｂの
一部分と重なるように第１の半導体層１５上に形成され
ており、接触により、ショットキー電極３１ａ及び３１
ｂとオーミック電極３０ａ及び３０ｂとは電気的に接続
されている。オーミック電極３０ａ及び３０ｂは第１の
半導体層１５を貫いてベース層１４とオーミック接触し
ており、ショットキー電極３１ａ及び３１ｂは第１の半
導体層１５とショットキー接触している。また、オーミ
ック電極３０ａ及び３０ｂとショットキー電極３１ａ及
び３１ｂとは全体として、メサ構造２２の設けられた領
域を完全に囲んでいる。その結果、図２（ａ）及び
（ｂ）を参照して説明したように、第１の半導体層１５
の表面を移動するキャリアは、オーミック電極３１ａ及
び３１ｂとオーミック電極３０ａ及び３０ｂ近傍におい
て、これらの電極から供給される反対の導電型のキャリ
アと再結合することができる。従って、界面２５におけ
る再結合はなくなり、すでに詳細に説明したように電流
利得の劣化を防ぐことができる。
【００３９】ショットキー電極３１ａ及び３１ｂはＴｉ
／Ｐｔ／Ａｕなど、ショットキー電極として公知の多層
金属層で構成することができる。
／Ｐｔ／Ａｕなど、ショットキー電極として公知の多層
金属層で構成することができる。
【００４０】また、図４に示されるＨＢＴは図１に示さ
れるＨＢＴのベース電極１９に代えて、オーミック電極
４０ａ及び４０ｂとショットキー電極４１とからなる電
極を第１の半導体層１５上に備えている。なお、図４に
おいて、図１に示されるＨＢＴと同じ構成要素には同一
の参照符号を付している。
れるＨＢＴのベース電極１９に代えて、オーミック電極
４０ａ及び４０ｂとショットキー電極４１とからなる電
極を第１の半導体層１５上に備えている。なお、図４に
おいて、図１に示されるＨＢＴと同じ構成要素には同一
の参照符号を付している。
【００４１】図４に示されるように、ショットキー電極
４１はメサ構造２２の設けられた領域を完全に囲むよう
に第１の半導体層１５上に形成されている。
４１はメサ構造２２の設けられた領域を完全に囲むよう
に第１の半導体層１５上に形成されている。
【００４２】ショットキー電極４１の外側の第１の半導
体層１５上にはオーミック電極４０ａ及び４０ｂが形成
されており、ショットキー電極４１がオーミック電極４
０ａ及び４０ｂの一部分と重なることにより、互いに電
気的に接続されている。また、ショットキー電極４１は
第１の半導体層１５とショットキー接触しており、オー
ミック電極４０ａ及び４０ｂは第１の半導体層１５を貫
いてベース層１４とオーミック接触している。
体層１５上にはオーミック電極４０ａ及び４０ｂが形成
されており、ショットキー電極４１がオーミック電極４
０ａ及び４０ｂの一部分と重なることにより、互いに電
気的に接続されている。また、ショットキー電極４１は
第１の半導体層１５とショットキー接触しており、オー
ミック電極４０ａ及び４０ｂは第１の半導体層１５を貫
いてベース層１４とオーミック接触している。
【００４３】第１の半導体層１５の表面を移動するキャ
リアは、ショットキー電極４１の近傍において、オーミ
ック電極４０ａ及び４０ｂからショットキー電極４１を
介して供給される反対の導電型のキャリアと再結合する
ことができる。従って、界面２５における再結合はなく
なり、すでに詳細に説明したように電流利得の劣化を防
ぐことができる。
リアは、ショットキー電極４１の近傍において、オーミ
ック電極４０ａ及び４０ｂからショットキー電極４１を
介して供給される反対の導電型のキャリアと再結合する
ことができる。従って、界面２５における再結合はなく
なり、すでに詳細に説明したように電流利得の劣化を防
ぐことができる。
【００４４】上記実施例ではｐｎｐ型ＨＢＴを説明した
が、エミッタアップ型構造を備えたｎｐｎ型ＨＢＴでも
同様に本発明の効果が得られる。また、各半導体層の組
成は上記組み合わせに限定されるものではなく、ＩｎＧ
ａＡｓ系ＨＢＴやＳｉ／ＳｉＧｅ系ＨＢＴにも本発明を
適用できる。他の半導体層を用いる場合には、それらに
適したオーミック電極材料を用いることができることも
当業者には容易に理解される。
が、エミッタアップ型構造を備えたｎｐｎ型ＨＢＴでも
同様に本発明の効果が得られる。また、各半導体層の組
成は上記組み合わせに限定されるものではなく、ＩｎＧ
ａＡｓ系ＨＢＴやＳｉ／ＳｉＧｅ系ＨＢＴにも本発明を
適用できる。他の半導体層を用いる場合には、それらに
適したオーミック電極材料を用いることができることも
当業者には容易に理解される。
【００４５】
【発明の効果】本発明によれば、 電流利得の減少及び
雑音特性の劣化が少なく、優れた信頼性特性を備えたＨ
ＢＴが得られる。
雑音特性の劣化が少なく、優れた信頼性特性を備えたＨ
ＢＴが得られる。
【図１】本発明のＨＢＴの一実施例を示す斜視図であ
る。
る。
【図２】（ａ）及び（ｂ）はそれぞれ図１に示されるＨ
ＢＴの主要部の断面を示している。
ＢＴの主要部の断面を示している。
【図３】本発明のＨＢＴの別な実施例を示す斜視図であ
る。
る。
【図４】本発明のＨＢＴの更に別な実施例を示す斜視図
である。
である。
【図５】従来のＨＢＴを示す斜視図である
１１ 半絶縁性ＧａＡｓ基板 １２ サブコレクタ層 １３ コレクタ層 １４ ベース層 １５ 第１の半導体層 １６ エミッタ層 １７ コンタクト層 １８ コレクタ電極 １９ ベース電極 ２０ エミッタ電極 ２１ 半導体構造 ２２ メサ構造
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/41 H01L 29/73 H01L 29/205 H01L 29/737
Claims (5)
- 【請求項１】 コレクタ層を含む半導体構造と、 該半導体構造上に形成されたベース層と、 該ベース層と反対の導電型を有し、該ベース層の上面全
体を覆って形成された第１の半導体層と、 該第１の半導体層の上面の一部上に設けられた、エミッ
タ層を含むメサ構造と、 該第１の半導体層の上面に設けられた該メサ構造を完全
に囲んで該第１の半導体層上に形成された電極手段であ
って、少なくともその一部は該第１の半導体層を貫通し
て該ベース層とオーミック接触している電極手段と、 を有するヘテロ接合バイポーラトランジスタ。 - 【請求項２】 前記電極手段は、前記メサ構造を完全に
囲んで該第１の半導体層上に形成され、第１の半導体層
を貫通して前記ベース層とオーミック接触しているオー
ミック電極である請求項１に記載のヘテロ接合バイポー
ラトランジスタ。 - 【請求項３】 前記電極手段は、前記第１の半導体層と
の間でショットキーバリアを形成するショットキー電極
と、該ショットキー電極と電気的に接続され、前記第１
の半導体層を貫通して前記ベース層とオーミック接触し
ているオーミック電極とを含む請求項１に記載のヘテロ
接合バイポーラトランジスタ。 - 【請求項４】 前記電極手段は、前記メサ構造を完全に
囲んで該第１の半導体層上に形成され、前記第１の半導
体層との間でショットキーバリアを形成するショットキ
ー電極と、該ショットキー電極と電気的に接続され、前
記第１の半導体層を貫通して前記ベース層とオーミック
接触しているオーミック電極とを含む請求項１に記載の
ヘテロ接合バイポーラトランジスタ。 - 【請求項５】 前記第１の半導体層をエミッタ層と同一
の組成及び不純物濃度とすることにより、前記第１の半
導体層は実質的にエミッタ層として機能する請求項１に
記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10672995A JP3221646B2 (ja) | 1995-04-28 | 1995-04-28 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10672995A JP3221646B2 (ja) | 1995-04-28 | 1995-04-28 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306705A JPH08306705A (ja) | 1996-11-22 |
| JP3221646B2 true JP3221646B2 (ja) | 2001-10-22 |
Family
ID=14441033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10672995A Expired - Fee Related JP3221646B2 (ja) | 1995-04-28 | 1995-04-28 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221646B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019220501A (ja) * | 2018-06-15 | 2019-12-26 | 株式会社村田製作所 | 半導体装置 |
-
1995
- 1995-04-28 JP JP10672995A patent/JP3221646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08306705A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JP2001127071A (ja) | 半導体装置及びその製造方法 | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US7029938B2 (en) | Method for forming patterns on a semiconductor device using a lift off technique | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001308103A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| Yanagihara et al. | 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode | |
| JP3566707B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP2002016076A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH098055A (ja) | ヘテロバイポーラ型半導体装置及びその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3321229B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |