JP3221646B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3221646B2 JP3221646B2 JP10672995A JP10672995A JP3221646B2 JP 3221646 B2 JP3221646 B2 JP 3221646B2 JP 10672995 A JP10672995 A JP 10672995A JP 10672995 A JP10672995 A JP 10672995A JP 3221646 B2 JP3221646 B2 JP 3221646B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
ランジスタに関する。
下、HBTと略す)は高速動作が可能であるため、高周
波用トランジスタとして適しており、移動体通信などに
用いられる高周波用増幅器として近年注目されている。
導体素子と対比されるシリコン半導体素子は数百メガヘ
ルツ以上の高周波信号を増幅する十分な性能を備えてい
ないため、HBTなどの化合物半導体素子の製品化が移
動体通信の発展へ大きく寄与することが期待されている
からである。またシリコン半導体素子は高周波における
増幅効率が悪く、消費電流が大きため、携帯用移動体通
信機器の発展には増幅効率の高いHBTの製品化が必須
である。
す。図5に示すHBTは、半絶縁性GaAs基板101
上に、サブコレクタ層(GaAs、500nm、ND=
5×1018cm-3)102、コレクタ層(GaAs、5
00nm、ND=5×1016cm- 3)103、ベース層
(GaAs、80nm、NA=4×1019cm-3)10
4、エミッタ層(Al0.3Ga0.7As、100nm、N
D=5×1017cm-3)105、キャップ層(GaA
s、200nm、ND=5×1018cm-3)106が順
にエピタキシャル成長された半導体積層構造を備えてい
る。図5に示されるようにエミッタ層105はベース層
104の上面全体を覆うエミッタ薄層(40nm)10
5aと残りのエミッタ層(60nm)105bとからな
る。
07及びエミッタ電極(AuGe/Ni/Au)109
がそれぞれサブコレク層101及びキャップ層106上
に形成されており、それぞれの層にオーミック接触して
いる。ベース電極(AuZn/Au)108はエミッタ
薄層105a上に設けられているが、エミッタ薄層10
5aを貫通してベース層104とオーミック接触してい
る。
5aはベース層104の上面全体を覆っており、ベース
層104の保護膜として機能する。このため、この様な
構造によれば、ベース層104の表面で発生する表面再
結合が抑制され、HBTの電流利得を大きくすることが
できることが報告されている。
明者の実験によれば、上述の従来技術のHBTは、電流
利得の初期特性はよいものの、信頼性試験においてトラ
ンジスタ特性が劣化することが分かった。特に、電流利
得の減少及び雑音特性の劣化が顕著であることが分かっ
た。
れたものであり、その目的とするところは、特性の経年
変化が小さく、信頼性の高いHBTを提供することにあ
る。
ポーラトランジスタは、コレクタ層を含む半導体構造
と、該半導体構造上に形成されたベース層と、該ベース
層と反対の導電型を有し、該ベース層の上面全体を覆っ
て形成された第1の半導体層と、該第1の半導体層の上
面の一部上に設けられた、エミッタ層を含むメサ構造
と、該第1の半導体層の上面に設けられた該メサ構造を
完全に囲んで該第1の半導体層上に形成された電極手段
であって、少なくともその一部は該第1の半導体層を貫
通して該ベース層とオーミック接触している電極手段と
を有しており、そのことにより、上記目的が達成され
る。
んで該第1の半導体層上に形成され、第1の半導体層を
貫通して前記ベース層とオーミック接触しているオーミ
ック電極であってもよい。
間でショットキーバリアを形成するショットキー電極
と、該ショットキー電極と電気的に接続され、前記第1
の半導体層を貫通して前記ベース層とオーミック接触し
ているオーミック電極とを含んでいてもよい。
んで該第1の半導体層上に形成され、前記第1の半導体
層との間でショットキーバリアを形成するショットキー
電極と、該ショットキー電極と電気的に接続され、前記
第1の半導体層を貫通して前記ベース層とオーミック接
触しているオーミック電極とを含んでいてもよい。
組成及び不純物濃度とすることにより、前記第1の半導
体層は実質的にエミッタ層として機能していてもよい。
て、電流増幅率の劣化する原因が以下に示すメカニズム
によるものであるとの知見に基づいている。
3、ベース層104及びエミッタ薄層105aは側面1
10〜113を有するメサ構造を形成しており、ベース
層104及びエミッタ薄層105aの界面はこれらの側
面110〜113において露出している。エミッタ薄層
105aの表面を移動するキャリアは、露出した界面、
例えば界面114において再結合すると考えられる。通
常、素子全体は窒化ケイ素などの保護膜で覆われている
が、プロセス中に発生した、側面110のわずかな汚染
等が表面欠陥となり、素子の動作による発熱などによっ
て徐々にその欠陥が増大すると考えられる。従って、側
面110〜113に露出したエミッタ薄層105aとベ
ース層104との界面において、再結合するキャリアの
数が徐々に増大し、その結果、電流利得が低下すると考
えられる。
において発生したキャリアは第1の半導体層の中を移動
するが、ベース電極に達したところでベース電極から供
給される反対の導電型のキャリアと再結合する。従っ
て、ベース電極あるいはその下方の第1の半導体層を横
切って、ベース層と第1の半導体層との側面に露出する
界面へ達するキャリアはなくなり、露出した界面におけ
るキャリアの再結合は実質的になくなる。その結果、H
BTの動作により生じる発熱などで、第1の半導体層と
ベース層との界面において、表面欠陥が徐々に増大し、
界面における界面特性が劣化しても、第1の半導体層の
表面を移動して界面へ達するキャリアは実質的に存在せ
ず、界面での再結合も生じない。このため、界面におけ
る界面特性の劣化による再結合電流が増大せず、電流利
得の減少が防止される。
縁性GaAs基板11上に形成されたコレクタ層13を
含む半導体構造21と、半導体構造21上に形成された
ベース層14と、ベース層14の上面全体を覆って形成
された第1の半導体層15と、第1の半導体層15の上
面の一部上に設けられており、エミッタ層16を含むメ
サ構造22とを備えている。
を含んでおり、サブコレクタ層12上にコレクタ層13
が設けられている。サブコレクタ層12及びコレクタ層
13はそれぞれ厚さ500nm、不純物濃度ND=5×
1018cm-3のn型GaAs及び厚さ500nm、不純
物濃度ND=5×1016cm-3のn型GaAsからな
る。半導体構造21はサブコレクタ層12以外に他の半
導体層を含んでいてもよく、また、以下に説明するコレ
クタ電極18をコレクタ層13に直接形成する場合には
サブコレクタ層12を省略してもよい。
それぞれ厚さ80nm、不純物濃度NA=4×1019c
m-3のp型GaAs及び厚さ40nm、不純物濃度ND
=5×1017cm-3のn型Al0.3Ga0.7Asからな
る。第1の半導体層15はベース層14と反対の導電性
を有していることが必要であり、エミッタ層16と同一
の組成及び不純物濃度であってもよい。この場合には、
第1の半導体層15は実質的にエミッタ層と見なすこと
ができる。
けられたコンタクト層17を含んでおり、エミッタ層1
6及びコンタクト層17はそれぞれ、厚さ60nm、不
純物濃度ND=5×1017cm-3のn型Al0.3Ga0.7
As及び厚さ200nm、不純物濃度ND=5×1018
cm-3のn型GaAsからなる。メサ構造22はコンタ
クト層17以外に更に他の半導体層を含んでいてもよ
く、また、以下に説明するエミッタ電極20をエミッタ
層16に直接形成する場合には、コンタクト層17を省
略してもよい。メサ構造22は第1の半導体層15の上
面よりも小さな底面を有しており、かつメサ構造22の
側面が第1の半導体層15の側面と揃っていないことが
必要である。
上にはAuGe/Ni/Auからなるコレクター電極1
8及びエミッタ電極20がそれぞれの層とオーミック接
触するように形成されている。
けられた領域を完全に囲むように、第1の半導体層15
上に形成されたAuZn/Auからなるベース電極19
を有している。ベース電極19はどの様な形状であって
もかまわないが、メサ構造22の設けられた第1の半導
体層の領域を完全に囲んでいることが必要であり、か
つ、少なくともベース電極19の一部は第1の半導体層
15を貫通してベース層14とオーミック接触している
必要がある。
変化が抑制される理由を図2を用いて説明する。
HBTのベース層14から上方の構造のxz断面及びy
z断面を示している。図2(a)及び(b)に示される
ように、第1の半導体層15の表面において発生したキ
ャリアは矢印23に示すように第1の半導体層15の中
を移動するが、ベース電極19に達したところでベース
電極19から供給される反対の導電型のキャリアと再結
合する。発明者の実験によればHBTを連続動作させて
もこの様なベース電極19付近での再結合は増大しない
ことが分かっている。
ベース電極19の第1の半導体層15を横切って、ベー
ス層14との界面25へ達するキャリアはなくなり、界
面25におけるキャリアの再結合は実質的になくなる。
などで、第1の半導体層15とベース層14との界面2
5において、表面欠陥が徐々に増大し、界面25におけ
る界面特性が劣化しても、第1の半導体層15の表面を
移動して界面25へ達するキャリアは実質的に存在せ
ず、界面25での再結合も生じない。このため、界面2
5における界面特性の劣化による再結合電流が増大せ
ず、電流利得の減少が防止される。
に、本発明はエミッタ層16を含むメサ構造22が設け
られた第1の半導体層15の上面領域を完全に囲むよう
にベース電極19が設けられていることが1つの特徴で
ある。ベース電極19が一部分でも途切れておればその
箇所において、表面を移動するキャリアは界面25へ達
するため、その部分での再結合がHBTの経年変化によ
り徐々に増大し、電流利得が劣化する。従って、ベース
電極19は完全にメサ構造22を囲むように第1の半導
体層15上に設けられていることが好ましい。
2が設けられた第1の半導体層15の上面領域を完全に
囲むようにガードリングとしてベース電極19が設けら
れておれば、本発明の効果は得られるため、ベース電極
19の幅Wは特定の値に限定されるものではない。従っ
て、HBTを作製するプロセスの最小加工寸法以上の幅
を備えていればよく、ベース電極19全体が同じ幅Wで
ある必要もない。ベース層14とベース電極19との間
で十分低抵抗なオーミック接触が得られるように、幅W
を自由に設計し得る。この様な形状のベース電極はベー
ス−コレクタ間の接合面積が大きいため、コレクタ−ベ
ース間のキャパシタンスが増大するという問題が発生し
得る。この場合には、コレクタ−ベース間のキャパシタ
ンスが問題とならないようにベース電極19の幅Wを適
切な値に選択すればよい。
方法により製造される。
コレクタ層12、コレクタ層13、ベース層14、第1
の半導体層15、エミッタ層16、及びコンタクト層1
7を順にMBE法やMOCVD法などでエピタキシャル
成長させる。第1の半導体層15とエミッタ層16とは
同じ組成及び不純物濃度を備えているので、これらの層
は連続して成長させてよい。
グ法を適切に組み合わせることにより、半絶縁性GaA
s基板11上の半導体層を所望の形状にエッチングし、
コレクタ電極18、ベース電極19、及びエミッタ電極
20を形成する。エッチングの工程とこれらの電極形成
工程とは適宜組み合わせてよい。例えば、エミッタ電極
20を形成後メサ構造22を規定するようにコンタクト
層17及びエミッタ層16をエッチングし、ベース電極
19を形成後、第1の半導体層15ベース層14及びコ
レクタ層13をエッチングし、コレクタ電極18を形成
してもよい。
方性の高いドライエッチング法を用いることが好ましい
が、ウエットエッチング法を用いてもよい。ウエットエ
ッチング法によれば、半導体層に与えるダメージが少な
くてすむので、ドライエッチングによって大部分のエッ
チングを行い、その後、ドライエッチングによりダメー
ジの生じた半導体層の一部をウエットエッチングによっ
て除去してもよい。また、エッチングのためのマスクと
して、フォトレジストや窒化ケイ素膜などを用いること
ができるが、必要に応じてエミッタ電極20やベース電
極19をマスクとして用いてもよい。
電極18、ベース電極19、及びエミッタ電極20とサ
ブコレクタ層12、ベース層13、コンタクト層17と
の間でそれぞれオーミック接触を形成する。p型オーミ
ック電極となるベース電極19とn型オーミック電極と
なるコレクタ電極18及びエミッタ電極20とを別々の
条件で熱処理してもよい。また、各電極を形成した直後
にそれぞれの電極を熱処理してもよい。
び図5に示される従来のHBTに対して、信頼性試験の
一つであるバイアスストレス試験を行った。これらのH
BTはベース電極の構造が異なる以外は、同一の半導体
構造を備えており、これらのHBTの複数に対して、2
5kA/cm2の密度で電流を流しながら175℃の温
度で120時間保管して、故障に至ったHBTの割合を
求めた。なお、10kA/cm2のコレクター電流密度
で測定した電流利得が、試験開始前の値に対して80%
以下に低下した場合、「故障」と判定した。
30%であるのに対して、従来のHBTの故障率は約6
0%になった。この結果から明らかなように、従来のH
BTに較べ、本発明のHBTでは電流利得の減少が少な
く、信頼性が改善されていることが分かる。
改変が可能である。図3に示されるHBTは図1に示さ
れるHBTのベース電極19に代えて、オーミック電極
30a及び30bとショットキー電極31a及び31b
とからなる電極を第1の半導体層15上に備えている。
なお、図3において、図1に示されるHBTと同じ構成
要素には同一の参照符号を付している。
31a及び31bはオーミック電極30a及び30bの
一部分と重なるように第1の半導体層15上に形成され
ており、接触により、ショットキー電極31a及び31
bとオーミック電極30a及び30bとは電気的に接続
されている。オーミック電極30a及び30bは第1の
半導体層15を貫いてベース層14とオーミック接触し
ており、ショットキー電極31a及び31bは第1の半
導体層15とショットキー接触している。また、オーミ
ック電極30a及び30bとショットキー電極31a及
び31bとは全体として、メサ構造22の設けられた領
域を完全に囲んでいる。その結果、図2(a)及び
(b)を参照して説明したように、第1の半導体層15
の表面を移動するキャリアは、オーミック電極31a及
び31bとオーミック電極30a及び30b近傍におい
て、これらの電極から供給される反対の導電型のキャリ
アと再結合することができる。従って、界面25におけ
る再結合はなくなり、すでに詳細に説明したように電流
利得の劣化を防ぐことができる。
/Pt/Auなど、ショットキー電極として公知の多層
金属層で構成することができる。
れるHBTのベース電極19に代えて、オーミック電極
40a及び40bとショットキー電極41とからなる電
極を第1の半導体層15上に備えている。なお、図4に
おいて、図1に示されるHBTと同じ構成要素には同一
の参照符号を付している。
41はメサ構造22の設けられた領域を完全に囲むよう
に第1の半導体層15上に形成されている。
体層15上にはオーミック電極40a及び40bが形成
されており、ショットキー電極41がオーミック電極4
0a及び40bの一部分と重なることにより、互いに電
気的に接続されている。また、ショットキー電極41は
第1の半導体層15とショットキー接触しており、オー
ミック電極40a及び40bは第1の半導体層15を貫
いてベース層14とオーミック接触している。
リアは、ショットキー電極41の近傍において、オーミ
ック電極40a及び40bからショットキー電極41を
介して供給される反対の導電型のキャリアと再結合する
ことができる。従って、界面25における再結合はなく
なり、すでに詳細に説明したように電流利得の劣化を防
ぐことができる。
が、エミッタアップ型構造を備えたnpn型HBTでも
同様に本発明の効果が得られる。また、各半導体層の組
成は上記組み合わせに限定されるものではなく、InG
aAs系HBTやSi/SiGe系HBTにも本発明を
適用できる。他の半導体層を用いる場合には、それらに
適したオーミック電極材料を用いることができることも
当業者には容易に理解される。
雑音特性の劣化が少なく、優れた信頼性特性を備えたH
BTが得られる。
る。
BTの主要部の断面を示している。
る。
である。
Claims (5)
- 【請求項1】 コレクタ層を含む半導体構造と、 該半導体構造上に形成されたベース層と、 該ベース層と反対の導電型を有し、該ベース層の上面全
体を覆って形成された第1の半導体層と、 該第1の半導体層の上面の一部上に設けられた、エミッ
タ層を含むメサ構造と、 該第1の半導体層の上面に設けられた該メサ構造を完全
に囲んで該第1の半導体層上に形成された電極手段であ
って、少なくともその一部は該第1の半導体層を貫通し
て該ベース層とオーミック接触している電極手段と、 を有するヘテロ接合バイポーラトランジスタ。 - 【請求項2】 前記電極手段は、前記メサ構造を完全に
囲んで該第1の半導体層上に形成され、第1の半導体層
を貫通して前記ベース層とオーミック接触しているオー
ミック電極である請求項1に記載のヘテロ接合バイポー
ラトランジスタ。 - 【請求項3】 前記電極手段は、前記第1の半導体層と
の間でショットキーバリアを形成するショットキー電極
と、該ショットキー電極と電気的に接続され、前記第1
の半導体層を貫通して前記ベース層とオーミック接触し
ているオーミック電極とを含む請求項1に記載のヘテロ
接合バイポーラトランジスタ。 - 【請求項4】 前記電極手段は、前記メサ構造を完全に
囲んで該第1の半導体層上に形成され、前記第1の半導
体層との間でショットキーバリアを形成するショットキ
ー電極と、該ショットキー電極と電気的に接続され、前
記第1の半導体層を貫通して前記ベース層とオーミック
接触しているオーミック電極とを含む請求項1に記載の
ヘテロ接合バイポーラトランジスタ。 - 【請求項5】 前記第1の半導体層をエミッタ層と同一
の組成及び不純物濃度とすることにより、前記第1の半
導体層は実質的にエミッタ層として機能する請求項1に
記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10672995A JP3221646B2 (ja) | 1995-04-28 | 1995-04-28 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10672995A JP3221646B2 (ja) | 1995-04-28 | 1995-04-28 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08306705A JPH08306705A (ja) | 1996-11-22 |
JP3221646B2 true JP3221646B2 (ja) | 2001-10-22 |
Family
ID=14441033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10672995A Expired - Fee Related JP3221646B2 (ja) | 1995-04-28 | 1995-04-28 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3221646B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019220501A (ja) * | 2018-06-15 | 2019-12-26 | 株式会社村田製作所 | 半導体装置 |
-
1995
- 1995-04-28 JP JP10672995A patent/JP3221646B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08306705A (ja) | 1996-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
JP2001127071A (ja) | 半導体装置及びその製造方法 | |
EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
US6873029B2 (en) | Self-aligned bipolar transistor | |
JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2001308103A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
JP3874919B2 (ja) | 化合物半導体装置 | |
Yanagihara et al. | 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode | |
JP3566707B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
JP2002016076A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPH098055A (ja) | ヘテロバイポーラ型半導体装置及びその製造方法 | |
JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP3321229B2 (ja) | 半導体装置 | |
JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |