CN1495909A - 双极晶体管及其制造方法 - Google Patents

双极晶体管及其制造方法 Download PDF

Info

Publication number
CN1495909A
CN1495909A CNA031557147A CN03155714A CN1495909A CN 1495909 A CN1495909 A CN 1495909A CN A031557147 A CNA031557147 A CN A031557147A CN 03155714 A CN03155714 A CN 03155714A CN 1495909 A CN1495909 A CN 1495909A
Authority
CN
China
Prior art keywords
semiconductor layer
base
zone
layer
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031557147A
Other languages
English (en)
Inventor
�Ϻ���ͨ��ѧ
柳原学
鹤见直大
田中毅
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1495909A publication Critical patent/CN1495909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种双极晶体管，在衬底(11)的上边，用外延生长法，依次叠层集电极接触层(12)、集电极层(13)、基极层(14)、发射极层(15)和发射极接触层(16)。在基极层(14)的外部基极区域(14b)内，在发射极层(15)的附近的区域上，设置由与发射极层(15)相同半导体材料构成的电容膜(18)。此外，在外部基极区域(14b)的上边和电容膜(18)的上边设置基极电极(19)。实现了得到热稳定性和高频特性良好而不会增大芯片面积和制造成本的目的。

Description

双极晶体管及其制造方法
技术领域
本发明涉及可用做高频大功率晶体管的双极晶体管及其制造方法。
背景技术
由砷化镓(GaAs)或磷化铟(InP)等构成的III-V族化合物半导体，在可以用做半绝缘衬底的同时，与硅(Si)系的半导体材料比，还具有优良的电子迁移率和电子饱和速度等的电学特性，和可以利用异质结设计具有所希望的能带构造的双极晶体管等的优点。
特别是使用发射极层比基极层带间隙还大的III-V族化合物半导体的异质结双极晶体管(Hetero junction Bipolar Transistor：HBT)，由于具有可用单一电源动作、功率附加效率高、功率放大的线性度也好等的特征，故作为移动电话等的大功率晶体管被人们广为应用。
作为现有的HBT，人们知道的有：基极层使用p型的GaAs而且发射极层使用n型的砷化铝镓(AlGaAs)的AlGaAs/GaAs系的HBT，和基极层使用p型的GaAs而且发射极层使用n型的磷化铟镓(InGaP)的InGaP/GaAs系的HBT。
图10(a)示出了现有的InGaP/GaAs系的HBT的剖面构成。如图10(a)所示，在由GaAs构成的衬底101的上边，依次层叠有由高浓度n型GaAs构成的集电极接触层102、由低浓度n型GaAs构成的集电极层103、由p型GaAs构成的基极层104、由n型的InGaP构成的发射极层105和由多个n型发射极层叠层起来构成的发射极接触层106。
此外，在发射极接触层106的上边，形成有发射极电极107。在基极层104的上边台面型地形成发射极层105，在基极层104的上边的发射极层105的外侧形成基极电极108。此外，在集电极接触层102的上边的集电极层103的外侧形成集电极电极109。
现有的BHT，由于发射极层105使用的是能带间隙比基极层104还大的InGaP，故可以抑制空穴从基极层104向发射极层105的逆向流动。借助于此。由于可以同时使基极层104薄膜化和p型杂质高浓度化，在可以缩短基极层104的电子的渡越时间的同时还可以减小基极电阻，故作为可进行高速动作的大功率的器件可以使用现有的HBT。
在这里，在现有的BHT中，台面型的发射极层105，具有既是发射极接触层106的下侧实际上又是起着发射极的作用的区域的发射极区域105a、和与该发射极区域105a相连接地设置的表面保护区域105b。此外，基极层104，在发射极区域105a下侧部分，被分成实际上起着基极的作用的本征基极区域104a，和把基极电极108和本征基极区域104a之间连接起来的外部基极区域104b。
表面保护区域105b，具有防止从发射极电极107通过发射极接触层106注入到发射极区域105a内的电子，在外部基极区域104b的表面上与空穴再结合的功能。
图10(b)，在与等效电路符号重叠起来的同时扩大示出了图10(a)的发射极层105及其周边部分。如图10(b)所示，与高频输入信号RFIN一起向基极电极108输入正的直流电流DC，放大输入信号的RF功率进行使用。这时，已向基极层104内添加进高浓度的p型杂质，对于直流电流DC及输入信号RFIN起着电阻成分的作用。
然而，在把现有的BHT应用于大功率器件中的情况下，要把图10(a)所示的HBT当作1个单位单元，并联连接10个到100个左右的HBT。但是，归因于动作状态的参差等在多个HBT中在温度上升程度方面常常会产生差异。在该情况下，温度高的HBT由于发射极与基极之间的ON电压将降低，故结果变成为因发射极电流增大而使得温度进一步上升，所以大功率器件的动作将变成为热不稳定。
对于这样的问题，人们知道有一种在各个HBT的基极输入端子上设置被叫做镇流电阻的动作稳定化用的电阻元件的构成。
图11示出了已在各个HBT上设置有镇流电阻的现有的大功率器件的电路构成。如图11所示，向彼此并联连接起来的多个双极晶体管Q1～Qn中的每一者的基极端子，通过镇流电阻R1～Rn输入直流电流DC的同时，还通过输入电容C1～Cn输入输入信号RFIN。
根据这样的构成，当电流要集中到1个双极晶体管Q1内的情况下，由于会因镇流电阻R1而产生电压降，故电流的集中会因要施加到基极层上的电压下降而被缓和。此外，输入信号RFIN可以通过输入电容C1～Cn输入到基极电极，故不会因镇流电阻R1～Rn而使高频特性劣化。
图11的大功率器件，可以通过用与图10(a)的HBT同样的构成形成双极晶体管Q1～Qn而得到。在该情况下，在与衬底上边的HBT元件形成区域不同的部分上，用由金属或半导体材料构成的薄膜形成各个镇流电阻R1～Rn，用由氮化硅(SiN)构成的电容绝缘膜和由金属构成的导电膜形成输入电容C1～Cn。
[专利文献1]日本专利特开平8-279561号公报
[专利文献2]美国专利第5608353号说明书
[专利文献3]美国专利第5629648号说明书
但是，根据上述HBT，由于设置表面保护区域105b，所以在基极电极108和发射极电极107之间的距离会增大，故基极电阻会增大。因此，从基极电极108输入的高频的输入信号RFIN的电流下降增大，故HBT的高频特性会劣化。
此外，如上述现有的大功率器件那样，如果在各个双极晶体管Q1～Qn上都设置输入电容C1～Cn和镇流电阻R1～Rn，由于除去HBT形成区域之外还要确保输入电容形成区域和镇流电阻形成区域，故芯片成本会因芯片面积增大而增大。特别是在把氮化硅用做电容绝缘膜的情况下，为了确保作为输入电容所需要的电容值，由于每一个HBT都需要一边10微米以上的矩形区域，故芯片成本将显著地增大。此外，在形成了HBT元件后，由于必须形成镇流电阻和输入电容，故造价增加。
发明内容
本发明的目的在于解决上述现有的课题，可以得到热稳定性和高频特性好的双极晶体管并且不会增大芯片面积和制造成本。
为了实现上述目的，本发明的构成为在基极层与基极电极之间的一部分上设置电容膜。
具体地说，本发明的双极晶体管，具备：具有本征基极区域和外部基极区域的第1半导体层；在第1半导体层的上边形成，本征基极区域上边的部分将成为发射极区域或集电极区域的第2半导体层；在第1半导体层的外部基极区域的上边形成的电容膜；在第1半导体层的上边，一部分在电容膜的上边形成，其它的部分与外部基极区域连接起来的基极电极。
根据本发明的第1双极晶体管，由于输入到基极电极上的高频的输入信号，将通过电容膜到达本征基极区域，故输入信号的高频特性不会因外部基极区域的电阻而劣化。此外，由于在双极晶体管的形成区域内设置电容元件，故可以设置电容元件而不会增大芯片面积。此外，由于输入到基极电极上的直流电流通过外部基极区域到达本征基极区域，故可以设定为使得对直流电流的电阻增大，所以可以把基极电阻用做镇流电阻来提高双极晶体管的热稳定性。
在本发明的双极晶体管中，理想的是：电容膜由与第2半导体层相同的半导体材料构成。
根据该构成，由于电容膜不使用特别的电介质材料，故可以低成本地制造双极晶体管。
在本发明的双极晶体管中，理想的是：电容膜，被设置为使得第2半导体层一侧的端部与第2半导体层的侧面接连。
根据该构成，由于可以把电容膜用做用来防止外部基极区域的表面上的电子与空穴再结合的表面保护区域，故可以提高双极晶体管的电流增益。
在本发明的双极晶体管中，理想的是：在外部基极区域上，设置电阻值比本征基极区域还高的高电阻区域。
根据该构成，由于要向基极电极输入的直流电流通过外部基极区域的路径的电阻值增高，故可以充分地确保作为镇流电阻的电阻值，可以确实地提高双极晶体管的热稳定性。
在本发明的双极晶体管中，理想的是：电容膜设置在外部基极区域上的从与本征基极区域相反一侧的端部隔以间隔的区域的上边，基极电极在外部基极区域和电容膜的上边被设置为使得跨过电容膜中的与第2半导体层相反一侧的端部。
根据该构成，由于在基极电极中，距本征基极区域相对地远的一侧的部分将与外部基极区域连接，因而要向基极电极输入的直流电流通过外部基极区域的路径的距离增大，故热稳定性就会因作为镇流电阻的电阻值增大而得以确实地提高热稳定性。
在本发明的双极晶体管中，理想的是：基极电极由在电容膜的上边形成的第1基极电极，和与第1半导体层的外部基极区域连接起来的第2基极电极构成。
根据该构成，由于直流电流不会通过电容膜的侧面向基极电极输入，故可以减小直流电流的漏电流量。
在本发明的双极晶体管中，理想的是：第2基极电极，由其电阻值随着温度的上升而变大的金属材料构成。
根据该构成，由于随着温度上升镇流电阻对直流电流的值增大，故将进一步提高热稳定性。
在本发明的双极晶体管中，理想的是：电容膜设置在外部基极区域的从与本征基极区域相反一侧的端部隔以间隔的区域的上边，第2基极电极设置在电容膜的侧方的距本征基极区域远的部分的上边。
在本发明的双极晶体管中，理想的是：电容膜在第1半导体层的上边，被形成为使得也包括外部基极区域的与本征基极区域相反一侧的端部的上边，第1基极电极和第2基极电极，在电容膜的上边被设置为使得第2基极电极位于距本征基极区域比第1基极电极还远的部分上，第2基极电极通过电容膜与第1半导体层连接起来。
在本发明的双极晶体管中，理想的是：第2半导体层，由能带间隙比第1半导体层还大的半导体材料构成。
在本发明的双极晶体管中，理想的是：第1半导体层由第1导电类型的半导体材料构成，电容膜由第2导电类型的半导体材料构成。
本发明的双极晶体管的制造方法，具备如下工序：在衬底上边依次形成第1半导体层和第2半导体层的第1工序；从第2半导体层划分将成为发射极区域或集电极区域构成的第1区域和将成为电容膜的第2区域的第2工序；在第1半导体层的上边使得一部分与第1半导体进行连接，而且，另一部分包括第2区域的上边那样地形成基极电极的第3工序。
根据本发明的双极晶体管的制造方法，由于被构成为使得基极电极的一部分与第1半导体层连接而且另一部分与电容膜连接，故输入到基极电极上的高频的输入信号通过电容膜后到达作为本征基极区域的部分，而且输入到基极电极上的直流电流要通过外部基极区域到达本征基极区域，故可以实现高频特性和热稳定性良好的双极晶体管。此外，由于用用来形成发射极区域或集电极区域的第2半导体层形成了电容膜，故可以在双极晶体管的形成区域内形成电容元件而无须使用特别的电介质材料。
在本发明的双极晶体管的制造方法中，理想的是：第2工序包括：形成覆盖第1区域和第2区域的掩模图形的工序；使用掩模图形一直到第1半导体层露出来为止对第2半导体层进行刻蚀的工序。
根据该方法，由于可以在用第2半导体层同时形成发射极区域或集电极区域的同时形成电容膜，故可以在双极晶体管的形成区域内形成电容元件而无须追加特别的工序。
本发明的双极晶体管的制造方法，理想的是：在第2工序中，使得第1区域与第2区域接连那样地形成掩模图形。
根据该方法，由于可以把电容膜形成为用来防止外部基极区域的表面上的电子与空穴进行再结合的表面保护区域，故可以提高双极晶体管的电流增益。
本发明的双极晶体管的制造方法，理想的是：在比第2工序更往后，还具备用掩模图形进行对第1半导体层的露出面的离子注入的工序。
根据该方法，由于可以把第1半导体层的离子注入区域形成为高电阻区域，故可以充分地确保作为镇流电阻的电阻值，可以确实地提高双极晶体管的热稳定性。
本发明的双极晶体管的制造方法，理想的是：在第3工序中，把基极电极形成为包括第1半导体层的露出面的上边和第2半导体层的第2区域的上边。
根据该方法，则可以形成一部分与第1半导体层连接而且另一部分与电容膜连接的基极电极。
在本发明的双极晶体管的制造方法中，理想的是：在第3工序中，包括：形成与第1半导体层连接的第1基极电极的工序，和在第2半导体层的上边形成第2基极电极的工序。
在本发明的双极晶体管的制造方法中，理想的是：构成第2基极电极的材料，使用其电阻值随着温度的上升而增大的金属材料。
在本发明的双极晶体管的制造方法中，理想的是：第2工序，包括：形成覆盖第1区域和第2区域的掩模图形的工序；用掩模图形一直到第1半导体层露出来为止刻蚀第2半导体层的工序，在第3工序中，在在第2半导体层的第2区域的上边形成第1基极电极的同时，在第1半导体层的露出面的上边形成第2基极电极。
本发明的双极晶体管的制造方法，理想的是包括：在第2区域的上边，用第1金属材料形成第1基极电极的工序；在第2区域的上边，用第2金属材料使得位于比第1基极电极离第1区域更远的部分上那样地形成第2基极电极的工序；使第2金属材料选择性地扩散以把第2基极电极和第1半导体层连接起来的工序。
在本发明的双极晶体管的制造方法中，理想的是：在第1工序中，构成第2半导体层的材料使用能带间隙比第1半导体层更大的材料。
根据本发明的双极晶体管及其制造方法，由于输入到基极电极上的高频的输入信号，经电容膜后到达本征基极区域，输入到基极电极上的直流电流经外部基极区域后到达本征基极区域，故可以实现高频特性和热稳定性良好的双极晶体管。此外，由于可以在双极晶体管的形成区域内设置电容元件，故可以设置电容元件而不会增大芯片面积。
附图说明
图1(a)的构成剖面图示出了本发明的实施形态1的双极晶体管，(b)说明(a)所示的双极晶体管的动作，进行扩大的同时与等效电路图重叠起来地示出了双极晶体管。
图2(a)～(d)的工序顺序的构成剖面图示出了本发明的实施形态1的双极晶体管的制造方法。
图3(a)～(d)的工序顺序的构成剖面图示出了本发明的实施形态1的双极晶体管的制造方法。
图4的构成剖面图示出了本发明的实施形态2的双极晶体管。
图5(a)～(d)的工序顺序的构成剖面图示出了本发明的实施形态2的双极晶体管的制造方法。
图6的构成剖面图示出了本发明的实施形态3的双极晶体管。
图7(a)～(d)的工序顺序的构成剖面图示出了本发明的实施形态3的双极晶体管的制造方法。
图8的构成剖面图示出了本发明的实施形态4的双极晶体管。
图9的构成剖面图示出了本发明的实施形态4的一个变形例的的双极晶体管。
图10(a)的构成剖面图示出了现有的双极晶体管，(b)说明(a)所示的双极晶体管的动作，在进行扩大的同时与等效电路图重叠起来地示出了双极晶体管。
图11的电路图示出了使用现有的双极晶体管的大功率器件。
具体实施方式
(实施形态1)
边参看附图边对本发明的实施形态1的双极晶体管进行说明。
图1(a)的构成剖面图示出了本发明的实施形态1的双极晶体管。
如图1(a)所示，例如在由砷化镓(GaAs)构成的衬底11的上边，依次形成由n型GaAs构成的集电极接触层12、由n型GaAs构成的集电极层13、由p型GaAs构成的基极层(第1半导体层)14、由n型的InGaP构成的发射极层(第2半导体层)15、以及由n型的InGaAs构成的发射极接触层16。
在这里，在基极层14中，发射极层15的下侧部分，将成为实际上起基极作用的本征基极区域14a，本征基极区域14a的侧方的区域则成为不具有作为基极的功能的外部基极区域14b。
发射极层15和发射极接触层16，台面状地在基极层14上边形成，在发射极接触层16的上边，形成由硅化钨(WSi)构成的发射极电极17。
此外，在基极层14的外部基极区域14b上边，与发射极层15隔以间隔地设置由n型InGaP构成的电容膜18、和由依次叠层钛、白金和金的叠层膜(Ti/Pt/Au)构成的基极电极19。在这里，电容膜18设置在外部基极区域14b的本征基极区域14a的附近的区域，基极电极19则在外部基极区域14b与电容膜18的上边被设置为使得跨过电容膜18的与发射极层15相反一侧的端部。
此外，集电极层13和基极层14被设置为使得其端部位于比集电极接触层12更往内侧，在集电极接触层12的端部的上边形成由金属材料构成的集电极电极20。
以上说明的各个半导体层的具体的组成、杂质浓度和膜厚示于表1。
[表1]
半导体层 半导体材料  杂质浓度(cm-3)  膜厚(nm)
发射极接触层 n+型In0.5Ga0.5As|n+型GaAs  2×1019|3×1018 200
发射极层 n型In0.5Ga0.5P  3×1017  50
基极层 p+型GaAs  4×1019  70
集电极层 n-型GaAs  3×1016  700
集电极接触层 n+型GaAs  5×1018  500
如[表1]所示，集电极接触层12使用n型杂质浓度约5×1018cm-3，而且膜厚约500nm的n型GaAs，集电极层13使用n型杂质浓度约3×1016cm-3，而且膜厚约700nm的n型GaAs，基极层14使用p型杂质浓度约4×1019cm-3，而且膜厚约70nm的p型GaAs，发射极层15使用n型杂质浓度约3×1017cm-3，而且膜厚约50nm的In0.5Ga0.5P。此外，发射极接触层16使用依次叠层有n型杂质浓度约3×1018cm-3，而且膜厚约100nm的n型GaAs层，和膜厚约50nm，从下表面一侧朝向上表面一侧，n型杂质浓度从3×1018cm-3到2×1019cm-3为止进行变化，而且铟的组成的值X从0变化到0.5的n型InxGa1-xAs层，和n型杂质浓度为2×1019cm-3而且膜厚约50nm的n型In0.5Ga0.5As层的叠层膜。
此外，电容膜18，与发射极层15同样，使用n型杂质浓度约3×1017cm-3，而且膜厚约50nm的In0.5Ga0.5P，且被形成为使得宽度尺寸(就是说，从发射极层15向外侧方向的尺寸)成为约1微米。
实施形态1的双极晶体管的特征在于：在基极层14和基极电极19之间设置有电容膜18。由于向基极层14中添加进与电容膜18的n型杂质浓度相比浓度极其高的p型杂质，所以使得电容膜18变成为大体上完全耗尽化的状态，故可以把电容膜10用做基极电极19与基极层14之间的电介质。
以下，用图1(b)具体地说明实施形态1的双极晶体管的特征。
图1(b)扩大并与等效电路图重叠起来地示出了图1(a)所示的双极晶体管19的周边部分。
如图1(b)所示，向基极电极19输入高频的输入信号RFIN和直流电流DC，从外部基极区域14b向本征基极区域14a输入。这时，输入到基极电极19上的直流电流DC和输入信号RFIN到本征基极区域为止的路径，被分成2个路径，即从基极电极19直接输入到外部基极区域14b之后，再通过电容膜18的下侧到达本征基极区域14a的第1路径；和从基极电极19通过电容膜18输入到外部基极区域14b之后，到达本征基极区域14a的路径。第1路径的外部基极区域14b起着电阻元件的作用，而第2路径的基极电极19、电容膜18和外部基极区域14b起着分别成为上部电极、电介质膜和下部电极的电容元件的作用。
如上所述，由于在接近基极层14与基极电极19之间的发射极层15一侧的端部上设置有电容膜18，故可以实现与基极电阻并联连接的电容元件。借助于此，由于输入到基极电极19上的高频的输入信号RFIN通过电容元件到达本征基极区域14b，故可以减小由基极电阻产生的功率损耗。此外，即便是直流电流DC的电流量增大，由于电压会因外部基极区域14b的电阻而降低，故可以抑制本征基极区域14a的温度上升。
具体地说，在电容膜18使用与发射极层15相同的半导体材料，并把电容膜8形成为使得电容膜8的膜厚约为50nm且平面面积约80平方微米的情况下，电容膜18的静电电容为约0.18pF。在该情况下，如果把100个左右的实施形态1的异质结双极晶体管并联连接起来用于高频信号的大功率器件，由于输入电容将变成为约18pF，故可以不使高频特性劣化那样地确保大功率器件的输入电容。
例如，在输入信号RFIN的频率在800kHz到2GHz的范围内的情况下，电容膜18的膜厚是50nm到300nm左右，宽度尺寸为1到4微米左右即可。
此外，还可以采用调整电容膜18的宽度尺寸的办法，调节从基极电极19直接通过外部基极区域14b的路径的距离以适当地设定电阻值。因此，采用把基极电阻用做镇流电阻的办法，可以提高双极晶体管的热稳定性。
另外，在实施形态1中，虽然采用电容膜18的构成材料使用n型InGaP的办法，作为pn结电容实现了电容元件，但是，并不限定于这样的构成，也可以使用氮化硅等的电介质材料。但是，由于可以采用使电容膜18使用与发射极层15相同半导体材料的办法，同时形成发射极层15和电容膜18，故可以降低双极晶体管的造价。
另外，在实施形态1中，虽然说明的是在基极层的上边设置有发射极层的发射极在上型的双极晶体管，但是也可以在基极层的下侧设置发射极层，形成在基极层的上侧设置集电极层的集电极在上型的双极晶体管。
此外，构成实施形态1的双极晶体管的各个半导体层的组成和膜压，只要设定为适合于晶体管动作即可，而没有必要设定为使得如[表1]所示的那样。
此外，在实施形态在中，虽然说明的是基极层14使用GaAs，发射极层15使用InGaP的InGaP/GaAs系的双极晶体管，但是也可以变更基极层14和发射极层15的材料，制作成AlGaAs/GaAs系、InAlAs/InGaAs系或InP/InGaAs系等的双极晶体管。
此外，构成基极电极19的材料，虽然使用的是依次叠层钛、白金和金的叠层膜，但是，并不限定于这样的构成。例如也可以在基极电极19的最下层使用硅化钨(WSi)或钼(Mo)，在其上边，依次叠层上钛、白金和金。根据这样的构成，则可以抑制基极电极19与电容膜18之间的热反应。
(实施形态1的制造方法)
以下边参看附图边对本发明的实施形态1的双极晶体管的制造方法进行说明。
图2(a)～图2(d)和图3(a)～图3(c)的工序顺序的构成剖面图示出了本发明的实施形态1的双极晶体管的制造方法。
首先，如图2(a)所示，在由GaAs构成的衬底21的上边，借助于外延生长，依次形成由已添加进n型杂质的GaAs构成的集电极接触层22，由已添加进低浓度的n型杂质的GaAs构成的集电极形成层23，由已添加进高浓度的n型杂质的GaAs构成的基极层形成层(第1半导体层)24，由已添加进n型杂质的InGaP构成的发射极形成层(第2半导体层)25，含有n型杂质而且其铟组成从0到0.5为止依次增大的InGaAs构成的发射极接触层26。然后，在发射极接触层形成层26的上边，用溅射法形成由WSi构成的发射极电极形成层27。
在这里，要进行外延生长的各个半导体层的组成和膜厚，定为与[表1]所示的各个半导体层的组成和膜厚相同。
其次，如图2(b)所示，借助于光刻法，在发射极形成层27的上边，形成覆盖发射极电极形成层的第1光刻胶图形28。然后，借助于使用第1光刻胶图形28的反应性离子刻蚀(RIE)法，一直到发射极接触层形成层26露出来为止刻蚀发射极电极形成层27。借助于此，由发射极电极形成层27形成发射极电极27A。
其次，如图2(c)所示，借助于把第1光刻胶图形28和发射极电极27A用做掩模的湿法刻蚀，一直到发射极形成层25露出来为止对发射极接触层形成层26进行刻蚀。借助于此，由发射极接触层形成层26形成发射极接触层26A。在这里，在对发射极接触层形成层26的刻蚀工序中，由于会产生侧蚀，故发射极接触层26A，可在发射极电极27A的内侧的区域上形成。
其次，如图2(d)所示，在除去了第1光刻胶图形28之后，用光刻法形成具有把发射极电极27A的上边覆盖起来的第1掩模部分29a，和把在发射极形成层25的发射极电极27A的侧方隔以间隔地规定的区域上边覆盖起来的第2掩模部分29b的第2光刻胶图形29。然后，借助于使用第2光刻胶图形29的干法刻蚀，一直到基极层形成层24露出来为止对发射极层形成层25进行刻蚀。借助于此，在由位于发射极层形成层25的第1掩模部分29a到下侧的部分形成发射极层25A的同时，由位于第2掩模部分29b的下侧的部分形成电容膜25B。
其次，如图3(a)所示，在除去了第2光刻胶图形29之后，借助于光刻法，在基极层形成层24的上边，形成具有使在与电容膜15B之间的上边，和基极层形成层24的上表面上的电容膜15B形成开口的开口部分30a的第3光刻胶图形30。接着，用电子束蒸镀法等，在第3光刻胶图形30的上边，把开口部分的上边包括在内地在整个面上，采用依次叠层Ti、Pt和Au的办法，形成基极电极形成层31。
其次，如图3(b)所示，用有机溶媒等除去第3光刻胶图形30。借助于此，由基极电极形成层31形成基极电极31A。
然后，如图3(c)所示，一直到集电极接触层22露出来为止依次使基极层形成层24和集电极层形成层23图形化，由基极层形成层24形成基极层24A，同时，由集电极层形成层23形成集电极层33A。接着，用光刻法和电子束蒸镀法，在集电极接触层22的露出面上形成集电极电极32。然后，采用在温度约400℃的条件下进行热处理的办法，使基极电极31A和集电极电极32合金化。借助于此，完成图1(a)所示的实施形态1的双极晶体管。
根据实施形态1的双极晶体管的制造方法。由于因先在基极层形成层24的上边形成电容膜25B，然后形成基极电极31A，而可以在双极晶体管的形成区域内设置作为电容元件起作用的部分，故可以确保增大芯片面积的对高频的输入信号的输入电容。
特别是由于因由发射极层形成层25形成发射极层25A和电容膜25B，而可以形成电容膜25B而无须使用特别的电介质材料，故可以低成本地形成电容元件。
另外，在实施形态1中，虽然用发射极层形成层25形成发射极层25A和电容膜25B，但是并不限定于此，例如，也可以在用发射极层形成层25形成了发射极层25A之后，再用别的电介质材料形成电容膜25B。
即便是在这样的情况下，也可以在基极输入端子上设置电容区域而不会增大芯片面积。
(实施形态2)
以下，边参看附图边对本发明的实施形态2的双极晶体管的剖面构成进行说明。
图4的构成剖面图示出了本发明的实施形态2的双极晶体管。在图4中，对于那些与实施形态1相同的构件采用赋予相同标号的办法省略其说明。
如图4所示，在衬底11的上边，依次形成集电极接触层12、集电极层13、具有本征基极区域14a和外部基极区域14b的基极层14。在基极层14的上边设置在本征基极区域14a上侧具有发射极区域41a，在外部基极区域14b的上边具有表面保护区域41b的发射极层41。在发射极层41的发射极区域41a的上边，依次形成发射极接触层16、发射极电极17，和由依次把把钛、白金和金叠层起来的叠层膜(Ti/Pt/Au)构成的上部发射极电极42。
此外，在基极层14的外部基极区域14b上边，使之跨过发射极层41的端部地含有发射极层41的上边那样地设置由Ti/Pt/Au构成的基极电极19。此外，在集电极接触层12的上边设置集电极电极20。
另外，实施形态2的各个半导体层的组成和膜厚，与[表1]所示的实施形态1的各个半导体层的组成和膜厚是同样的。
根据实施形态2的双极晶体管，由于因设置有表面保护区域41b，而可以防止从发射极电极17注入进来的电子与发射极区域41a的外侧的外部基极区域14b的空穴进行复合，故可以把双极晶体管的电流增益提高得比实施形态1更多。
此外，由于已向基极层14内添加进与发射极层41的n型杂质浓度极其之高的浓度的p型杂质。故表面保护区域41b在深度方向的大体上遍及全体地已经耗尽化。因此，表面保护区域41b与实施形态1的电容膜同样，起着电容元件的电介质膜的作用。
另外，在实施形态2中，虽然在发射极电极17的上边设置有上部发射极电极42，但是上部发射极电极42也可以省略。
此外，在实施形态2中，虽然作成为设置具有发射极区域41a和表面保护区域41b的发射极层41的构成，但是，也可以采用与实施形态1同样地设置发射极层和电容膜，并配置为使得电容膜的发射极层一侧的端部与发射极层接连的办法，把电容膜用做表面保护区域。
(实施形态2的制造方法)
以下，边参看附图边对本发明的实施形态的双极晶体管进行说明。
图5(a)～图5(d)示出了本发明的实施形态2的双极晶体管的制造方法的工序顺序的构成剖面图。在图5(a)～图5(d)中，对于那些与实施形态1相同的构件采用赋予相同标号的办法省略其说明。另外，图5(a)所示的工序，与实施形态的图2(a)的工序对应。
首先，与图2(a)～图2(c)所示的工序同样，在衬底21的上边，依次叠层上集电极接触层22、集电极层形成层23、基极层形成层24、发射极层形成层25、发射极接触层形成层26和发射极电极形成层27之后，借助于使用第1光刻胶图形28的刻蚀，用发射极电极形成层27形成发射极电极27A，然后，用发射极接触层形成层26形成发射极接触层26A。
其次，如图5(a)所示，借助于光刻法，在发射极形成层25上边，使之把包括发射极电极27A的上边的规定的区域覆盖起来那样地形成第2光刻胶图形51。然后借助于使用第2光刻胶图形51的干法刻蚀法，一直到基极层形成层24露出来为止刻蚀发射极形成层25。借助于此，用发射极层形成层25形成具有发射极区域和表面保护区域的发射极层25C。
其次，如图5(b)所示，在除去了第2光刻胶图形51之后，借助于光刻法，在基极层形成层24的上边，使之在含有发射极电极27A的上边和发射极层25C的上边的规定的区域形成开口那样地形成第3光刻胶图形52。接着，用电子束蒸镀法，在第3光刻胶图形52上边，在含有开口部分的上边的整个面上，形成由Ti、Pt、Au构成的金属膜31。
其次，如图5(c)所示，用有机溶媒等除去第3光刻胶图形52。借助于此，用金属膜31形成基极电极31B和上部发射极电极31C。
其次，如图5(d)所示，一直到集电极接触层22露出来为止依次使基极层形成层24和集电极形成层23图形化，用基极层形成层24形成基极层24A，同时用集电极层形成层23形成集电极层23A。接着，用光刻法和电子束蒸镀法，在集电极接触层22的露出面上形成集电极电极32。
用以上的工序，完成图2所示的实施形态2的双极晶体管。
根据实施形态2的双极晶体管的制造方法，由于形成具有发射极区域和表面保护区域的发射极层25C，并把表面保护区域的一部分用做电容膜，故在形成基极电极31B的工序中，对于发射极电极27A可以自我匹配地形成基极电极31B。就是说，在实施形态2中，在形成基极电极31B时，由于不需要进行对发射极电极的定位，故可以容易地确实地形成基极电极31B。
(实施形态3)
以下，边参看附图边对本发明的实施形态3的双极晶体管进行说明。
图6示出了本发明的实施形态3的双极晶体管的剖面构成。在图6中，采用对于那些与实施形态2的双极晶体管相同的构件赋予相同标号的办法省略其说明。
如图6所示，实施形态2的双极晶体管，在在比集电极层13和基极层14的发射极层15更往外侧设置有采用注入硼离子(B+)的办法构成的高电阻区域61这一点上与实施形态2不同。
根据实施形态3的双极晶体管，由于把与基极层14之内的基极电极19直接接连起来的部分形成为高电阻区域61，故结果变成为在从基极电极19输入进来的直流电流DC和高频的输入信号RFIN之内直流成分要通过高电阻区域61到达本征基极区域14a。因此，对于直流成分来说，由于作为镇流电阻把基极电阻形成得大，故可以确实地提高双极晶体管的热稳定性。
另外，在实施形态3中，可向高电阻区域注入的离子并不限定于硼离子，也可以注入氢、氦、氧、氟、氩离子。
此外，在实施形态3中，高电阻区域61的深度，虽然作成为从基极层14的表面达到集电极层13那种程度，但是并不限定于这样的构成，也可以作成为仅仅向基极层14的表面一侧进行注入。
(实施形态3的制造方法)
以下，边参看附图边对本发明的实施形态3的制造方法进行说明。
图7(a)～图7(d)示出了本发明的实施形态3的双极晶体管的制造方法的的工序顺序的构成剖面图。在图7(a)～图7(d)中，采用对于那些与实施形态1和实施形态2的双极晶体管的制造方法相同的构件赋予相同标号的办法省略其说明。图7(a)所示的工序，与实施形态2的图5(a)的工序对应。
首先，与图2(a)～图2(c)所示的工序同样，在衬底21的上边，依次叠层上集电极接触层22、集电极层形成层23、基极层形成层24、发射极层形成层25、发射极接触层形成层26和发射极电极形成层27之后，借助于使用第1光刻胶图形28的刻蚀，用发射极电极形成层27形成发射极电极27A，然后，用发射极接触层形成层26形成发射极接触层26A。
其次，如图7(a)所示，借助于光刻法，在发射极形成层25上边，使之把包括发射极电极27A的上边的规定的区域覆盖起来那样地形成第2光刻胶图形51。然后借助于使用第2光刻胶图形51的干法刻蚀法，一直到基极层形成层24露出来为止刻蚀发射极形成层25。借助于此，用发射极层形成层25形成具有发射极区域和表面保护区域的发射极层25C。
然后，以第2光刻胶图形51为掩模，进行对基极层形成层24的露出面的离子注入。进行注入能量约为30keV而且剂量为3×1012cm-3的条件，和注入能量约为200keV而且剂量为5×1012cm-3的条件这2个阶段的硼离子(B+)的注入。借助于此，在基极层形成层24和集电极层形成层23上形成高电阻区域61。
其次，如图7(b)所示，在借助于光刻法除去了第2光刻胶图形51之后，使得在含有发射极电极27A的上边和发射极层25C的上边的规定的区域上形成开口那样地形成第3光刻胶图形52。接着，用电子束蒸镀法，在第3光刻胶图形52上边，在含有开口部分的上边的整个面上，形成由Ti、Pt、Au构成的金属膜31。
其次，如图7(c)所示，用有机溶媒等除去第3光刻胶图形52。借助于此，用金属膜31形成基极电极31B和上部发射极电极31C。
其次，如图7(d)所示，一直到集电极接触层22露出来为止依次使基极层形成层24和集电极形成层23图形化，用基极层形成层24形成基极层24A，同时用集电极层形成层23形成集电极层23A。接着，用光刻法和电子束蒸镀法，在集电极接触层22的露出面上形成集电极电极32。
用以上的工序，完成图6所示的实施形态3的双极晶体管。
根据实施形态3的双极晶体管的制造方法，由于可以把本身为形成发射极层25C时的掩模图形的第2光刻胶图形51用做离子注入用的掩模，故可以形成高电阻区域而无须使用特别的离子注入用的掩模。
另外，在实施形态3的制造方法中，可以采用变更离子注入的条件的办法把高电阻区域61的深度方向的尺寸设定成适当的值。
(实施形态4)
以下，边参看附图边对本发明的实施形态4的制造方法进行说明。
图8的构成剖面图示出了本发明的实施形态4的双极晶体管。在图8中，采用对于那些与实施形态2双极晶体管的制造方法相同的构件赋予相同标号的办法省略其说明。
在实施形态2的双极晶体管中，虽然作成为在基极层14的上边和表面保护区域41b的上边设置基极电极19的构成，但是在实施形态4的双极晶体管中，如图8所示，却作成为形成在表面保护区域41b的上边设置的第1基极电极71，和在基极层14的上边设置的第2基极电极72这2种基极电极的构成。
在实施形态2的双极晶体管中，由于与表面保护区域41b的侧面接连地设置基极电极，故具有作为反向漏流通过表面保护区域41b的侧面流入到本征基极区域14a的可能性。
相对于此，根据实施形态4的双极晶体管，由于在将成为电容膜的表面保护区域41b的上侧，在外部基极区域14a的上边都设置有基极电极，故直流电流不会从表面保护区域41b的侧面向基极层14漏泄。
特别是由于作成为使得向第1基极电极71输入高频的输入信号RFIN，向第2基极电极72输入直流电流DC那样的构成，故可以确实地因抑制反向漏流而提高高频特性。
实施形态4双极晶体管的制造方法，在实施形态2的双极晶体管的制造方法的图5(b)的工序中，可采用变更第3光刻胶图形52的形状的办法实现。
另外，在实施形态4中，虽然说明的是在表面保护区域41a的上边设置第1基极电极71的构成，但是，也可以在图1(a)所示的电容膜18的上边设置第1基极电极71。
(实施形态4的一个变形例)
以下，边参看附图边对本发明的实施形态4的一个变形例的双极晶体管进行说明。
图9示出了本发明的实施形态4的一个变形例的双极晶体管的构成剖面。在图9中，采用对于那些与实施形态4双极晶体管相同的构件赋予相同标号的办法省略其说明。
在实施形态4的双极晶体管中，作成为在基极层14的上边台面状地形成发射极层41，在基极层14的外部基极区域的上边设置第2基极电极72的构成，在本实施形态中，如图9所示，却作成为这样的构成：在基极层14的上边整个面地设置发射极层81，在发射极接触层16的附近的发射极层81上边设置由依次叠层硅化钨、钛、白金和金的叠层膜(WSi/Ti/Pt/Au)构成的第1基极电极82，贯通发射极层81地设置由依次叠层白金、钛、白金和金的叠层膜(Pt/Ti/Pt/Au)构成的第2基极电极83。
根据本变形例的双极晶体管，由于因已在基极层14的上边整个面地设置有发射极层81，而得以确实地防止在基极层14的表面上的电子和空穴的复合，故可以提高双极晶体管的电流增益。
本实施形态的双极晶体管的制造方法，在形成基极电极的工序中，可采用形成各自的掩模的办法进行形成第1基极电极82的工序和形成第2基极电极83的工序。然后，在形成了集电极电极之后，采用在温度约400℃的条件下进行热处理的办法，由于构成第2基极电极的最下层的白金在发射极层81的内部进行扩散到达基极层，故第2基极电极82可与基极层14连接起来。第1基极电极82的最下层由于由硅化钨构成，故不会借助于热处理向发射极层81的内部扩散。
另外，在实施形态4及其一个变形例中，实施形态4的第2基极电极，理想的是使用其电阻值对于温度具有正的相关关系的金属材料。作为这种金属材料，例如，可以使用由铜和镍组成的合金(CuNi)或由镍和铬组成的合金(NiCr)。第2基极电极可以使用这些金属材料的其中之一作为单层膜进行形成。另外，为了提高与构成基极层等的半导体材料的密接性，也可以用钛(Ti)或铬(Cr)作为衬底层，形成Ti和CuNi的层叠膜(Ti/CuNi)、Cr和CuNi的层叠膜(Cr/CuNi)、Ti和NiCr的层叠膜(Ti/NiCr)或Cr和NiCr的层叠膜(Cr/NiCr)。这样的话，由于因直流电流要通过的路径的电阻值伴随着温度上升而增大，而使得基极电极的镇流电阻形成得大，故可以进一步提高热稳定性。
本发明的双极晶体管及其制造方法，具有可以实现高频特性和热稳定性都优良的双极晶体管的明显的效果，作为高频用的大功率器件是有用的。

Claims (21)

1.一种双极晶体管，其特征在于：具备：
具有本征基极区域和外部基极区域的第1半导体层；
形成在所述第1半导体层的上边，所述本征基极区域上边的部分成为发射极区域或集电极区域的第2半导体层；
在所述第1半导体层的所述外部基极区域的上边形成的电容膜；以及
在所述第1半导体层的上边，一部分形成在所述电容膜的上边，其它的部分与所述外部基极区域连接的基极电极。
2.根据权利要求1所述的双极晶体管，其特征在于：所述电容膜由与所述第2半导体层相同的半导体材料构成。
3.根据权利要求1或2所述的双极晶体管，其特征在于：所述电容膜，被设置为使得所述第2半导体层一侧的端部与所述第2半导体层的侧面接连。
4.根据权利要求1～3中任一项所述的双极晶体管，其特征在于：在所述外部基极区域上，设置电阻值比所述本征基极区域还高的高电阻区域。
5.根据权利要求1～4中任一项所述的双极晶体管，其特征在于：
所述电容膜设置在所述外部基极区域的、从与所述本征基极区域相反一侧的端部隔以间隔的区域的上边，
所述基极电极在所述外部基极区域和所述电容膜的上边被设置为使得跨过所述电容膜中的与所述第2半导体层相反一侧的端部。
6.根据权利要求1～4中任一项所述的双极晶体管，其特征在于：所述基极电极，由在所述电容膜的上边形成的第1基极电极，和与该第1基极电极隔开设置并且与所述第1半导体层的所述外部基极区域连接的第2基极电极所构成。
7.根据权利要求6所述的双极晶体管，其特征在于：所述第2基极电极，由其电阻值随着温度的上升而变大的金属材料构成。
8.根据权利要求6或7所述的双极晶体管，其特征在于：所述电容膜设置在所述外部基极区域的、从与所述本征基极区域相反一侧的端部隔以间隔的区域的上边，
所述第2基极电极设置在所述电容膜的侧方的距所述本征基极区域较远的部分的上边。
9.根据权利要求6或7所述的双极晶体管，其特征在于：
所述电容膜，在所述第1半导体层的上边，被形成为使得也包括所述外部基极区域的与所述本征基极区域相反一侧的端部的上边，
所述第1基极电极及所述第2基极电极，在所述电容膜的上边被设置为使得所述第2基极电极位于距所述本征基极区域比所述第1基极电极还远的部分上，
所述第2基极电极经过所述电容膜与所述第1半导体层连接。
10.根据权利要求1～9中任一项所述的双极晶体管，其特征在于：所述第2半导体层，由能带间隙比所述第1半导体层还大的半导体材料构成。
11.根据权利要求1～10中任一项所述的双极晶体管，其特征在于：所述第1半导体层由第1导电类型的半导体材料构成，所述电容膜由第2导电类型的半导体材料构成。
12.一种双极晶体管的制造方法，其特征在于：具备：
在衬底上依次形成第1半导体层和第2半导体层的第1工序；
从所述第2半导体层划分出将成为发射极区域或集电极区域的第1区域和将成为电容膜的第2区域的第2工序；以及
在所述第1半导体层的上边，形成基极电极并使其一部分与第1半导体层连接，而另一部分包括所述第2区域的上边的第3工序。
13.根据权利要求12所述的双极晶体管的制造方法，其特征在于：所述第2工序包括：形成覆盖所述第1区域和所述第2区域的掩模图形的工序；和
使用所述掩模图形对所述第2半导体层进行刻蚀直到所述第1半导体层露出来为止的工序。
14.根据权利要求13所述的双极晶体管的制造方法，其特征在于：在所述第2工序中，使得所述第1区域与所述第2区域接连地形成所述掩模图形。
15.根据权利要求13或14所述的双极晶体管的制造方法，其特征在于：在所述第2工序之后，还具备：用所述掩模图形进行对所述第1半导体层的露出面的离子注入的工序。
16.根据权利要求13所述的双极晶体管的制造方法，其特征在于：在所述第3工序中，把所述基极电极形成为包括所述第1半导体层的露出面的上边和所述第2半导体层的第2区域的上边。
17.根据权利要求12所述的双极晶体管的制造方法，其特征在于：在所述第3工序中，包括：形成与所述第1半导体层连接的第1基极电极的工序，和在所述第2半导体层的上边形成第2基极电极的工序。
18.根据权利要求17所述的双极晶体管的制造方法，其特征在于：构成所述第2基极电极的材料，使用其电阻值随着温度的上升而增大的金属材料。
19.根据权利要求17或18所述的双极晶体管的制造方法，其特征在于：
所述第2工序，包括：形成覆盖所述第1区域和所述第2区域的掩模图形的工序；和用所述掩模图形刻蚀所述第2半导体层一直到所述第1半导体层露出来为止的工序，
在所述第3工序中，在所述第2半导体层的所述第2区域的上边形成所述第1基极电极，并在所述第1半导体层的露出面的上边形成所述第2基极电极。
20.根据权利要求17所述的双极晶体管的制造方法，其特征在于：
在所述第2工序中，把所述第2区域划分为使得包括一直到所述第1半导体层的端部为止，
所述第3工序，包括：
在所述第2区域的上边，用第1金属材料形成所述第1基极电极的工序；
在所述第2区域的上边，与所述第1基极电极相比在离所述第1区域更远的部分的位置，用第2金属材料形成所述第2基极电极的工序；以及
使所述第2金属材料选择性地扩散以把所述第2基极电极与所述第1半导体层连接起来的工序。
21.根据权利要求12～20中任一项所述的双极晶体管的制造方法，其特征在于：在所述第1工序中，构成所述第2半导体层的材料使用能带间隙比所述第1半导体层更大的材料。
CNA031557147A 2002-08-29 2003-08-29 双极晶体管及其制造方法 Pending CN1495909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002250885 2002-08-29
JP2002250885 2002-08-29

Publications (1)

Publication Number Publication Date
CN1495909A true CN1495909A (zh) 2004-05-12

Family

ID=31972650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031557147A Pending CN1495909A (zh) 2002-08-29 2003-08-29 双极晶体管及其制造方法

Country Status (2)

Country Link
US (2) US7148557B2 (zh)
CN (1) CN1495909A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895696A (zh) * 2017-11-03 2018-04-10 厦门市三安集成电路有限公司 一种高精度的hbt制备工艺
CN109616516A (zh) * 2017-09-15 2019-04-12 株式会社村田制作所 双极晶体管以及高频功率放大器模块
CN112234142A (zh) * 2020-12-14 2021-01-15 南京元络芯科技有限公司 高功率射频半导体集成电阻和半导体芯片

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148557B2 (en) * 2002-08-29 2006-12-12 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
KR20060115323A (ko) * 2003-10-14 2006-11-08 마쯔시다덴기산교 가부시키가이샤 트랜지스터 집적 회로 장치 및 그 제조 방법
US20060054932A1 (en) * 2004-09-13 2006-03-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device, high-frequency amplifier and personal digital assistant
US7396731B1 (en) * 2004-10-15 2008-07-08 Hrl Laboratories, Llc Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing
US7598148B1 (en) * 2004-10-15 2009-10-06 Fields Charles H Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor
US7875523B1 (en) 2004-10-15 2011-01-25 Hrl Laboratories, Llc HBT with emitter electrode having planar side walls
US7960758B2 (en) * 2005-04-05 2011-06-14 Panasonic Corporation Bipolar transistor and radio frequency amplifier circuit
JP2006332295A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
JP2007189200A (ja) * 2005-12-13 2007-07-26 Hitachi Cable Ltd トランジスタ用エピタキシャルウエハおよびトランジスタ
US7345310B2 (en) * 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US20090065811A1 (en) * 2007-09-07 2009-03-12 Ping-Chih Chang Semiconductor Device with OHMIC Contact and Method of Making the Same
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
KR102266960B1 (ko) * 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001534A (en) * 1989-07-11 1991-03-19 At&T Bell Laboratories Heterojunction bipolar transistor
US5608353A (en) * 1995-03-29 1997-03-04 Rf Micro Devices, Inc. HBT power amplifier
JPH08279561A (ja) * 1995-04-07 1996-10-22 Mitsubishi Electric Corp バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路
JP3646387B2 (ja) * 1996-01-19 2005-05-11 ソニー株式会社 バイポーラトランジスタ
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP3509682B2 (ja) * 2000-01-31 2004-03-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
US6368929B1 (en) * 2000-08-17 2002-04-09 Motorola, Inc. Method of manufacturing a semiconductor component and semiconductor component thereof
JP2004071669A (ja) * 2002-08-02 2004-03-04 Sony Corp 半導体装置
US7148557B2 (en) * 2002-08-29 2006-12-12 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616516A (zh) * 2017-09-15 2019-04-12 株式会社村田制作所 双极晶体管以及高频功率放大器模块
CN109616516B (zh) * 2017-09-15 2022-04-12 株式会社村田制作所 双极晶体管以及高频功率放大器模块
CN107895696A (zh) * 2017-11-03 2018-04-10 厦门市三安集成电路有限公司 一种高精度的hbt制备工艺
CN112234142A (zh) * 2020-12-14 2021-01-15 南京元络芯科技有限公司 高功率射频半导体集成电阻和半导体芯片

Also Published As

Publication number Publication date
US20040041235A1 (en) 2004-03-04
US20070096151A1 (en) 2007-05-03
US7148557B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
CN1495909A (zh) 双极晶体管及其制造方法
CN1259727C (zh) 半导体装置和通信系统用机器
CN1450652A (zh) 半导体器件及其制造方法和功率放大器模块
CN1961412A (zh) 半导体器件
CN101320733B (zh) 半导体器件及其制造方法
CN1757120A (zh) 场效应晶体管
CN1748320A (zh) 场效应晶体管
CN1819265A (zh) 半导体装置及半导体装置的制造方法
CN1722435A (zh) 半导体装置及其制造方法
CN1874155A (zh) 化合物半导体装置
CN1667804A (zh) 异质结双极晶体管及其制造方法
CN1747182A (zh) 化合物半导体装置及其制造方法
TW503576B (en) Single supply HFET with temperature compensation
CN107004600B (zh) 异质结双极晶体管
CN1519927A (zh) 半导体装置
CN1320652C (zh) 开关用半导体器件及开关电路
CN1870292A (zh) 异质结半导体器件及其制造方法
CN1716605A (zh) 半导体装置
CN1416616A (zh) 高频半导体器件
CN1497722A (zh) 开关电路装置
CN1218299A (zh) 半导体器件及其制造方法
CN1324708C (zh) 保护元件
JP2008182036A (ja) 半導体装置の製造方法
CN1655363A (zh) 双极晶体管
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication