JP2006332295A - ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2006332295A JP2006332295A JP2005153206A JP2005153206A JP2006332295A JP 2006332295 A JP2006332295 A JP 2006332295A JP 2005153206 A JP2005153206 A JP 2005153206A JP 2005153206 A JP2005153206 A JP 2005153206A JP 2006332295 A JP2006332295 A JP 2006332295A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- layer
- base region
- heterojunction bipolar
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 8
- 230000001133 acceleration Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 241000047703 Nonion Species 0.000 claims description 2
- 241000894007 species Species 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 99
- 238000000034 method Methods 0.000 description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 239000012535 impurity Substances 0.000 description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Abstract
【課題】 チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することを目的とする。
【解決手段】 外部ベース領域下のコレクタ領域にイオン注入を行い、その上部の外部ベース領域上に容量膜１１０を設けることにより、入力された高周波の入力信号は、容量膜１１０を通って真性ベース領域に到達し、ベース電極に入力された直流電流は外部ベース領域を通って真性ベース領域に到達するため、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することができる。
【選択図】 図１
【解決手段】 外部ベース領域下のコレクタ領域にイオン注入を行い、その上部の外部ベース領域上に容量膜１１０を設けることにより、入力された高周波の入力信号は、容量膜１１０を通って真性ベース領域に到達し、ベース電極に入力された直流電流は外部ベース領域を通って真性ベース領域に到達するため、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することができる。
【選択図】 図１
Description
本発明は、高周波アナログ素子として用いられる、ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法に関するものである。
エミッタにバンドギャップの大きな半導体を用いたヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）は携帯電話などに用いる高周波アナログ素子として実用化されている。特に、エミッタにＩｎＧａＰを用いたＩｎＧａＰ／ＧａＡｓＨＢＴは、温度依存性が小さく、高信頼性のデバイスとして使用方法は今後ますます多岐にわたっていくと予想される。
近年、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴの使用用途は拡大し、携帯電話送信アンプに限定しても、従来のＣＤＭＡ方式のみならずＧＳＭ方式端末送信部におけるパワーデバイスとしての実用化が検討されている。
従来のＨＢＴを高出力トランジスタとして使用する場合には、ＨＢＴを１つの単位セルとして、５個〜１００個程度のＨＢＴを並列接続する。しかし、動作状態のばらつき、熱分布のばらつきなどから、複数のＨＢＴにおいて温度上昇の程度に差が生じる。この場合、温度が高いＨＢＴはエミッタ電流が増大してさらに温度が上昇し、最終的には熱暴走をおこし破壊する。この傾向は高出力になるほど顕著になり、出力の大きなＧＳＭ向けＨＢＴでは特に問題となる。
一般的な対策としては、各ＨＢＴのベース入力端子にバラスト抵抗を配置し、動作の均一性を向上させる手段がとられる。
しかし、単純にバラスト抵抗を配置すると、高周波の入力信号がバラスト抵抗を通過することにより、高周波特性が低下する。
しかし、単純にバラスト抵抗を配置すると、高周波の入力信号がバラスト抵抗を通過することにより、高周波特性が低下する。
この対策として、ＲＦ入力のみ通過するような容量（ＭＩＭ容量）を各ＨＢＴセル毎に形成し、高周波の入力信号は容量を通して入力することにより高周波特性を低下させないという方法がある（例えば、特許文献１参照）。
しかし、この方法の別の問題として、用いるＭＩＭ容量の面積が大きくなり、且つ複雑なレイアウトが必要になるため、チップ面積を著しく増大させることが上げられる。
一般的なＭＩＭ容量膜としてＳｉＮ＝２００ｎｍを用いた場合、エミッタサイズ１２０μｍ２のＨＢＴに対し、１００×１００μｍ程度の大きなサイズの容量を形成することになる。
一般的なＭＩＭ容量膜としてＳｉＮ＝２００ｎｍを用いた場合、エミッタサイズ１２０μｍ２のＨＢＴに対し、１００×１００μｍ程度の大きなサイズの容量を形成することになる。
この課題に対しては既に１つの解として、ＨＢＴの内部にＣ、Ｒを具備する構造により、耐破壊性を改善する方法があり、以下これを簡単に説明する。
このバイポーラトランジスタは、真性ベース領域と外部ベース領域とを有する第１の半導体層と、第１の半導体層上に形成され、真性ベース領域上に位置する部分がエミッタ領域となる第２の半導体層と、第一の半導体層における外部ベース領域の上に形成された容量膜と、第１の半導体層の上に一の部分が容量膜の上に形成され、他の部分が外部ベース領域と接続されたベース電極を備えている。この構造により、ベース電極に入力された高周波の入力信号は、容量膜を通って真性ベース領域に到達するため、外部ベース領域の抵抗によって入力信号の高周波特性が劣化することがない。直流は外部ベース領域を通って真性ベース領域に到達するため、直流に対する抵抗が大きくなるように設計できるので、ベース抵抗をバラスト抵抗として用いてバイポーラトランジスタの熱安定性を向上させることが出来る（例えば、特許文献２参照）。
米国特許第５，６０８，３５３明細書
特開２００４−１１１９４１号公報
米国特許第５，６２９，６４８明細書
特開平７−７０１４号公報
このバイポーラトランジスタは、真性ベース領域と外部ベース領域とを有する第１の半導体層と、第１の半導体層上に形成され、真性ベース領域上に位置する部分がエミッタ領域となる第２の半導体層と、第一の半導体層における外部ベース領域の上に形成された容量膜と、第１の半導体層の上に一の部分が容量膜の上に形成され、他の部分が外部ベース領域と接続されたベース電極を備えている。この構造により、ベース電極に入力された高周波の入力信号は、容量膜を通って真性ベース領域に到達するため、外部ベース領域の抵抗によって入力信号の高周波特性が劣化することがない。直流は外部ベース領域を通って真性ベース領域に到達するため、直流に対する抵抗が大きくなるように設計できるので、ベース抵抗をバラスト抵抗として用いてバイポーラトランジスタの熱安定性を向上させることが出来る（例えば、特許文献２参照）。
しかし、上記Ｃ、Ｒを具備する構造の課題として、外部ベース領域に容量膜とバラスト抵抗が形成されるため、外部ベース領域の面積増大に伴い、ベースコレクタ間容量（Ｃｂｃ）も増大することが挙げられる。
従来の技術で高周波特性をロスなく入力するためには、容量膜の面積は容量膜のＩｎＧａＰ膜厚が３０ｎｍ、誘電率が１１．８とすると、ほぼＨＢＴと同面積の容量面積が必要となる。しかし、容量膜の下にはベースコレクタ間容量（Ｃｂｃ）が存在するため、ＨＢＴ部の真性ベース領域と容量部の外部ベース領域の面積を合わせると、Ｃｂｃは倍増することになる。その結果、高周波特性の指標である、ｆｍａｘが低下してしまう。
参考に、ｆｍａｘは以下の式で与えられる。
ｆｍａｘ＝（ｆｔ／８πＣｂｃＲｂ）１／２
上記問題点を解決するために、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することを目的とする。
ｆｍａｘ＝（ｆｔ／８πＣｂｃＲｂ）１／２
上記問題点を解決するために、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することを目的とする。
上記目的を達成するために、本発明の請求項１記載のヘテロ接合バイポーラトランジスタは、基板に半導体層を積層して成るヘテロ接合バイポーラトランジスタであって、前記基板に形成された第１の導電型のサブコレクタ層と、前記サブコレクタ層上に形成された第１の導電型のコレクタ層と、前記コレクタ層上に形成され真性ベース領域と外部ベース領域とで構成される第２の導電型のベース層と、前記真性ベース領域上に形成された第１の導電型のエミッタ層と、前記外部ベース領域上に形成された容量膜と、前記容量膜上に形成された上部電極と、前記外部ベース領域に形成された第１のベース電極とで構成され、前記容量膜の下層の前記サブコレクタ層と前記コレクタ層がイオン注入されていることを特徴とする。
請求項２記載のヘテロ接合バイポーラトランジスタは、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、前記容量膜の下層のサブコレクタ層およびコレクタ層がイオン注入により電気的に絶縁化されていることを特徴とする。
請求項３記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２いずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記第１のベース電極が前記外部ベース領域の前記真性ベース領域との境界から一定以上の距離離れた領域に形成されることを特徴とする。
請求項４記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２または請求項３いずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記外部ベース領域の真性ベース領域との境界近傍に第二のベース領域が形成され、かつ前記第１のベース電極と前記第２のベース電極の間に前記容量膜が形成されることを特徴とする。
請求項５記載のヘテロ接合バイポーラトランジスタは、請求項４記載のヘテロ接合バイポーラトランジスタにおいて、前記第２のベース電極の下層が非イオン注入領域であることを特徴とする。
請求項６記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２または請求項３または請求項４または請求項５いずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記容量膜が第１の導電型の半導体材料であることを特徴とする。
請求項７記載のヘテロ接合バイポーラトランジスタは、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６いずれかに記載のヘテロ接合バイポーラトランジスタにおいて、前記容量膜が前記エミッタ層を前記外部ベース領域まで形成したものであることを特徴とする。
請求項８記載のヘテロ接合バイポーラトランジスタは、請求項７記載のヘテロ接合バイポーラトランジスタにおいて、前記容量膜がＩｎＧａＰ、ＡｌＧａＡｓであることを特徴とする。
請求項９記載のヘテロ接合バイポーラトランジスタは、請求項７記載のヘテロ接合バイポーラトランジスタにおいて、前記上部電極が前記エミッタ層に対するショットキー接触となる金属であることを特徴とする。
請求項１０記載のヘテロ接合バイポーラトランジスタの製造方法は、基板に半導体層を積層して成るヘテロ接合バイポーラトランジスタの製造方法であって、前記基板に第１の導電型のサブコレクタ層を形成する工程と、前記サブコレクタ層上に第１の導電型のコレクタ層を形成する工程と、前記コレクタ層上に真性ベース領域と外部ベース領域とで構成される第２の導電型のベース層を形成する工程と、前記真性ベース領域上に第１の導電型のエミッタ層を形成する工程と、前記外部ベース領域上に容量膜を形成する工程と、前記容量膜の下層の前記サブコレクタ層と前記コレクタ層にイオンを注入する工程と、前記容量膜上に上部電極を形成する工程と、前記外部ベース領域に第１のベース電極を形成する工程とを有することを特徴とする。
請求項１１記載のヘテロ接合バイポーラトランジスタの製造方法は、請求項１０記載のヘテロ接合バイポーラトランジスタの製造方法において、注入イオン種がＨｅまたはＨイオンで、加速電圧が２００ｋｅＶ以上のイオン注入を少なくとも含むことを特徴とする。
請求項１２記載のヘテロ接合バイポーラトランジスタの製造方法は、請求項１０または請求項１１いずれかに記載のヘテロ接合バイポーラトランジスタの製造方法において、前記外部ベース領域の真性ベース領域との境界近傍に第二のベース領域を形成する工程を含むことを特徴とする。
請求項１３記載のヘテロ接合バイポーラトランジスタの製造方法は、請求項１２記載のヘテロ接合バイポーラトランジスタの製造方法において、第二のベース電極はイオン注入されていないベース領域に形成されることを特徴とする。
請求項１４記載のヘテロ接合バイポーラトランジスタの製造方法は、請求項１０または請求項１１または請求項１２または請求項１３いずれかに記載のヘテロ接合バイポーラトランジスタの製造方法において、前記エミッタ層がＩｎＧａＰまたはＡｌＧａＡｓであり、前記エミッタ層を形成する工程を選択性エッチングで行うことを特徴とする。
請求項１５記載のヘテロ接合バイポーラトランジスタの製造方法は、請求項１４記載のヘテロ接合バイポーラトランジスタの製造方法において、前記第１のベース電極および第２のベース電極をＰｔまたはＰｄを用いて形成し、前記容量膜の上から熱拡散によりベース層まで拡散させることを特徴とする。
請求項１６記載のヘテロ接合バイポーラトランジスタの製造方法は、請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５いずれかに記載のヘテロ接合バイポーラトランジスタの製造方法において、前記上部電極として前記エミッタ層に対するショットキー接触となる金属を用いることを特徴とする。
以上により、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することができる。
本発明のヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法によると、外部ベース領域下のコレクタ領域にイオン注入を行い、その上部の外部ベース領域上に容量膜を設けることにより、入力された高周波の入力信号は、容量膜を通って真性ベース領域に到達し、ベース電極に入力された直流電流は外部ベース領域を通って真性ベース領域に到達するため、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することができる。さらに、イオン注入により外部ベース領域の下のサブコレクタ層が絶縁化されているため、ベースコレクタ間容量を増大させることがないため、高周波特性を低下させない。さらに、ヘテロ接合バイポーラトランジスタの形成領域内に容量素子、抵抗素子を形成することができるため、チップ面積を増大させることもない。また、イオン注入量によりベース抵抗を調整させることができるため、ベース抵抗の面積も小さくすることも可能である。
本発明のヘテロ接合バイポーラトランジスタにおける実施の形態を、図１，図２を用いて詳細に説明する。
図１は本発明のヘテロ接合バイポーラトランジスタの構造を示す図であり、図１（ａ）は平面図を、図１（ｂ）は、図１（ａ）の平面図のＡ−Ａ’断面図を示す。図２は本発明のヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図であり、断面位置は図１と同様の位置である。
図１は本発明のヘテロ接合バイポーラトランジスタの構造を示す図であり、図１（ａ）は平面図を、図１（ｂ）は、図１（ａ）の平面図のＡ−Ａ’断面図を示す。図２は本発明のヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図であり、断面位置は図１と同様の位置である。
図１に示すように、ヘテロ接合バイポーラトランジスタは、半絶縁性ＧａＡｓ基板１０１上に、ｎ型不純物を高濃度にドープしたｎ＋型ＧａＡｓサブコレクタ層１０２と低濃度のｎ型に不純物ドープされたＧａＡｓから成る５００ｎｍのコレクタ層１０３、ｐ型にドープされた厚さ１００ｎｍのＧａＡｓベース層１０４、ｎ型に不純物ドープされた膜厚３０ｎｍのＩｎ組成比が約４８％のＩｎ０．４８ＧａＰエミッタ層１０５が順に積層された構造が基本である。
さらに、エミッタ層１０５上には、ｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓエミッタキャップ層１０６、ｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓエミッタコンタクト層１０７が積層されている。これらの積層構造はサブコレクタ層１０２上で２段の凸部を形成している。
ここで、ベース層１０４において、エミッタ層１０５、エミッタキャップ層１０６、エミッタコンタクト層１０７が存在する領域は真性ベース領域としてトランジスタ動作に寄与する領域で、その他の領域はベースとして機能しない外部ベース領域となる。
外部ベース領域では、領域３０３上に形成されたエミッタ層１０５を容量膜１１０とし、容量膜の上部電極２０２が形成され、その他の領域の真性領域から遠い領域３０４に第１のベース電極２０１がエミッタ層１０５上からベース層１０４まで拡散されて形成されている。
また、領域３０３、領域３０４の下のコレクタ層１０３とサブコレクタ層１０２はイオン注入により高抵抗化あるいは絶縁化されている。そのために、領域３０３と領域３０４がベースコレクタ間容量として寄与しないため、高周波特性を低下させない。
容量膜１１０の上部電極２０２にはＭｏ、Ｗ、ＷＳｉなどの、容量膜１１０であるＩｎＧａＰに対するコンタクト抵抗の高い金属が形成され、ショットキー接合を形成している。
第１のベース電極２０１はエミッタ層１０５であるＩｎＧａＰ上からＰｔやＰｄ等を熱拡散させることによりオーミックコンタクトが取られている。
エミッタコンタクト層１０７であるＩｎＧａＡｓの上にはエミッタ電極であるＷＳｉ２０４が形成されている。
エミッタコンタクト層１０７であるＩｎＧａＡｓの上にはエミッタ電極であるＷＳｉ２０４が形成されている。
エミッタ層１０５とベース層１０４は真性ベース領域と外部ベース領域とを残して除去されている。
ＨＢＴとして機能する真性領域以外の領域のコレクタ層１０３、サブコレクタ層１０２はイオン注入により高抵抗化あるいは絶縁化されている。
ＨＢＴとして機能する真性領域以外の領域のコレクタ層１０３、サブコレクタ層１０２はイオン注入により高抵抗化あるいは絶縁化されている。
容量膜１１０と第１のベース電極２０１は外部ベース領域のうちコレクタ層１０３とサブコレクタ層１０２が絶縁化された領域３０１に形成されており、第２のベース電極２０３は外部ベース領域のうち、コレクタ層１０３とサブコレクタ層１０２が絶縁化されていない領域３０２に形成されている。
また真性ベース領域とコレクタ電極２０５はコレクタ層１０３とサブコレクタ層１０２が絶縁化されていない領域３０２に形成されている。
上部電極２０２から入力される高周波の入力信号は容量膜１１０を通って真性ベース領域に入力されるため、外部ベース領域の抵抗によって高周波特性が劣化することなく、さらに、直流は第１のベース電極２０１から入力することにより、外部ベース抵抗をバラスト抵抗として使用することが出来るため、熱安定性を向上させることが出来る。
上部電極２０２から入力される高周波の入力信号は容量膜１１０を通って真性ベース領域に入力されるため、外部ベース領域の抵抗によって高周波特性が劣化することなく、さらに、直流は第１のベース電極２０１から入力することにより、外部ベース抵抗をバラスト抵抗として使用することが出来るため、熱安定性を向上させることが出来る。
さらに、イオン注入により外部ベース領域の下のサブコレクタ層１０２が絶縁化されているため、ベースコレクタ間の寄生容量を増大させることがなく、高周波特性を低下させない。
また、真性ベース領域と容量膜との間に第２のベース電極２０３を形成することにより、真性領域でのベース抵抗を低減させることが可能である。その場合、第２のベース領域２０３下はイオン注入を行わないことが望ましい。これにより、真性領域のベース抵抗は増大しない。
また、容量膜１１０をエミッタ層１０５であるＩｎＧａＰやＡｌＧａＡｓで形成し、容量膜１１０の上部電極２０２は、ＩｎＧａＰ、ＡｌＧａＡｓに対するショットキー接合となる金属を用いることにより、エミッタ層を容量膜として使用することが可能である。その場合、ＩｎＧａＰまたはＡｌＧａＡｓは３０ｎｍ〜５０ｎｍと薄膜のため、容量膜１１０を非常に小面積で形成することが可能である。また、ＩｎＧａＰは選択エッチングが可能なため、容量膜として量産性に優れていることも利点である。
また、ベース層１０４をイオン注入することにより高抵抗化することができるため、バラスト抵抗の面積を低減できることも利点として挙げられる。
さらに、多段注入などの技術により、ベースシート抵抗をコントロールすることも可能である。
さらに、多段注入などの技術により、ベースシート抵抗をコントロールすることも可能である。
本発明の実施の形態では第２のベース電極２０３を形成したが、第２のベース層はなくてもよい。
また、第２のベース電極２０３の下のコレクタ層１０３、サブコレクタ層１０２は絶縁化されていない領域としたが、イオン注入により絶縁化された外部ベース領域の真性ベース領域との境界近傍に第２のベース電極２０３を形成しても良い。
また、第２のベース電極２０３の下のコレクタ層１０３、サブコレクタ層１０２は絶縁化されていない領域としたが、イオン注入により絶縁化された外部ベース領域の真性ベース領域との境界近傍に第２のベース電極２０３を形成しても良い。
エミッタ層としてＩｎＧａＰを用いたが、ＡｌＧａＡｓなど他の半導体材料でも良い。
その他膜厚などの数値は特に発明の範囲を限定するものではない。
本発明のヘテロ接合バイポーラトランジスタの製造方法について図１，図２を用いて以下に示す。
その他膜厚などの数値は特に発明の範囲を限定するものではない。
本発明のヘテロ接合バイポーラトランジスタの製造方法について図１，図２を用いて以下に示す。
まず、半絶縁性ＧａＡｓ基板１０１上に、ｎ型不純物を高濃度にドープしたｎ＋型ＧａＡｓサブコレクタ層１０２と低濃度のｎ型に不純物ドープされたＧａＡｓから成る５００ｎｍのコレクタ層１０３、ｐ型にドープされた厚さ１００ｎｍのＧａＡｓベース層１０４、ｎ型に不純物ドープされた膜厚３０ｎｍのＩｎ組成比が約４８％のＩｎ０．４８ＧａＰエミッタ層１０５が順に積層する。
さらに、エミッタ層１０５上には、ｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓエミッタキャップ層１０６、ｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓエミッタコンタクト層１０７が積層される。
以上の構造に対して、本発明では、まず、図２（ａ）において、エミッタメタルとしてＷＳｉ２０４を全面蒸着により形成する。
次に、図２（ｂ）において、リソグラフィ技術とドライエッチ技術を用いて、ヘテロ接合バイポーラトランジスタのエミッタ領域となる部分以外のエミッタ電極であるＷＳｉ２０４をエッチングし、さらに、ウェットエッチング技術を用いて、露出したエミッタコンタクト層１０７、エミッタキャップ層１０６を除去した。
次に、図２（ｂ）において、リソグラフィ技術とドライエッチ技術を用いて、ヘテロ接合バイポーラトランジスタのエミッタ領域となる部分以外のエミッタ電極であるＷＳｉ２０４をエッチングし、さらに、ウェットエッチング技術を用いて、露出したエミッタコンタクト層１０７、エミッタキャップ層１０６を除去した。
ここで、ウェットエッチング液として、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝４：１：４５の混合液を用いてＧａＡｓのエッチングを行ったが、このエッチング液のＩｎＧａＰに対するＧａＡｓの選択比はほぼ無限大であるため、非常に精度よくＩｎＧａＰの残膜を制御することができる。
次に、図２（ｃ）において、別マスクパターンを形成し、真性トランジスタ領域以外の領域３０３にイオン注入を行い、この部分のコレクタ層１０３、サブコレクタ層１０２を電気的に絶縁化する。
この工程は、トランジスタ間の素子分離と、容量膜の下のコレクタ層１０３、サブコレクタ層１０２の分離を兼ねている。
注入条件は、例えば、ＨｅイオンまたはＨイオンをドーズ量６Ｅ１３、加速電圧２００ＫｅＶ以上、例えば２５０ＫｅＶで注入を行う。
注入条件は、例えば、ＨｅイオンまたはＨイオンをドーズ量６Ｅ１３、加速電圧２００ＫｅＶ以上、例えば２５０ＫｅＶで注入を行う。
次に、図２（ｄ）において、真性ベース領域と、外部ベース領域以外のベース層１０４、エミッタ層１０５およびコレクタ層１０３をエッチングにより除去する。
次に、図２（ｅ）において、外部ベース領域のうち、真性ベース領域から遠い部分に第１のベース電極２０１、真性ベース領域に近い部分に第２のベース電極２０３を同時に形成する。このとき、ベース電極としてＰｔ／Ｔｉ／Ｐｔ／Ａｕ＝３０／５０／５０／１００ｎｍを形成し、熱拡散によりエミッタ層１０５であるＩｎＧａＰを介して下のベース層１０４とコンタクトをとる方法をとった。材質としては、他に、Ｐｄ系の材料を用いることもできる。
次に、図２（ｅ）において、外部ベース領域のうち、真性ベース領域から遠い部分に第１のベース電極２０１、真性ベース領域に近い部分に第２のベース電極２０３を同時に形成する。このとき、ベース電極としてＰｔ／Ｔｉ／Ｐｔ／Ａｕ＝３０／５０／５０／１００ｎｍを形成し、熱拡散によりエミッタ層１０５であるＩｎＧａＰを介して下のベース層１０４とコンタクトをとる方法をとった。材質としては、他に、Ｐｄ系の材料を用いることもできる。
また、第１のベース電極２０１はサブコレクタ１０２が絶縁化された領域３０１に形成され、第２のベース電極２０３はサブコレクタ層１０２が絶縁化されていない領域３０２に形成した。
次に、図２（ｆ）において、外部ベース領域における、第１のベース電極２０１と第２のベース電極２０３の間に容量膜の上部電極２０２となるＭｏ／Ｔｉ／Ａｕ電極を形成する。
ＭｏはＩｎＧａＰに対してショットキー接触の金属なので、エミッタ層のＩｎＧａＰは容量膜１１０として働く。
今回の実施の形態ではＭｏを用いたが、ＩｎＧａＰに対するショットキー接触金属であればこれに限らず、例えばＷやＷＳｉなどを用いても同様の効果が得られる。
今回の実施の形態ではＭｏを用いたが、ＩｎＧａＰに対するショットキー接触金属であればこれに限らず、例えばＷやＷＳｉなどを用いても同様の効果が得られる。
次に、図２（ｇ）において、さらに詳しい工程の説明は省略するが、サブコレクタ層１０２にコレクタ電極を形成する工程と、層間膜としてｐ−ＳｉＮを形成する工程と、ＨＢＴのエミッタ、ベース、コレクタ、各電極部と容量上部電極の上の絶縁膜を開口する工程と、各電極から配線を引き出す工程を通すことによりＨＢＴが完成する。
以上の工程により、高周波特性に優れ、且つ熱安定性に優れたヘテロ接合バイポーラトランジスタを小面積で製造することが可能である。
イオン注入として、Ｈｅイオンを加速電圧２５０ＫｅＶで注入したが、低加速電圧のＢイオン注入との２段注入を行うことにより、バラスト抵抗として使用する容量膜の下に形成されるベース層のシート抵抗値を調整するためになども可能である。
イオン注入として、Ｈｅイオンを加速電圧２５０ＫｅＶで注入したが、低加速電圧のＢイオン注入との２段注入を行うことにより、バラスト抵抗として使用する容量膜の下に形成されるベース層のシート抵抗値を調整するためになども可能である。
また、外部ベース電極をＩｎＧａＰの上から熱拡散することにより形成したが、ＩｎＧａＰを除去し、ベース層に直接コンタクトを取ることも可能である。
容量膜としてＩｎＧａＰを用いたが、ＩｎＧａＰはＧａＡｓとの選択性に優れるため、容量膜としての膜厚のバラツキがほとんど生じないため、非常に再現性に優れた容量値を得ることが出来る。
容量膜としてＩｎＧａＰを用いたが、ＩｎＧａＰはＧａＡｓとの選択性に優れるため、容量膜としての膜厚のバラツキがほとんど生じないため、非常に再現性に優れた容量値を得ることが出来る。
さらに、多段注入などの技術により、ベースシート抵抗をコントロールすることも可能である。
本発明によれば、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することができ、高周波アナログ素子として用いられる、ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法等に有用である。
１０１ 半絶縁性ＧａＡｓ基板
１０２ サブコレクタ層
１０３ コレクタ層
１０４ ベース層
１０５ エミッタ層
１０６ エミッタキャップ層
１０７ エミッタコンタクト層
１１０ 容量膜
２０１ 第１のベース電極
２０２ 容量膜の上部電極
２０３ 第２のベース電極
２０４ ＷＳｉ
２０５ コレクタ電極
３０１ 領域
３０２ 領域
３０３ 領域
３０４ 領域
１０２ サブコレクタ層
１０３ コレクタ層
１０４ ベース層
１０５ エミッタ層
１０６ エミッタキャップ層
１０７ エミッタコンタクト層
１１０ 容量膜
２０１ 第１のベース電極
２０２ 容量膜の上部電極
２０３ 第２のベース電極
２０４ ＷＳｉ
２０５ コレクタ電極
３０１ 領域
３０２ 領域
３０３ 領域
３０４ 領域
Claims (16)
- 基板に半導体層を積層して成るヘテロ接合バイポーラトランジスタであって、
前記基板に形成された第１の導電型のサブコレクタ層と、
前記サブコレクタ層上に形成された第１の導電型のコレクタ層と、
前記コレクタ層上に形成され真性ベース領域と外部ベース領域とで構成される第２の導電型のベース層と、
前記真性ベース領域上に形成された第１の導電型のエミッタ層と、
前記外部ベース領域上に形成された容量膜と、
前記容量膜上に形成された上部電極と、
前記外部ベース領域に形成された第１のベース電極と
で構成され、前記容量膜の下層の前記サブコレクタ層と前記コレクタ層がイオン注入されていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 前記容量膜の下層のサブコレクタ層およびコレクタ層がイオン注入により電気的に絶縁化されていることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
- 前記第１のベース電極が前記外部ベース領域の前記真性ベース領域との境界から一定以上の距離離れた領域に形成されることを特徴とする請求項１または請求項２いずれかに記載のヘテロ接合バイポーラトランジスタ。
- 前記外部ベース領域の真性ベース領域との境界近傍に第二のベース領域が形成され、かつ前記第１のベース電極と前記第２のベース電極の間に前記容量膜が形成されることを特徴とする請求項１または請求項２または請求項３いずれかに記載のヘテロ接合バイポーラトランジスタ。
- 前記第２のベース電極の下層が非イオン注入領域であることを特徴とする請求項４記載のヘテロ接合バイポーラトランジスタ。
- 前記容量膜が第１の導電型の半導体材料であることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５いずれかに記載のヘテロ接合バイポーラトランジスタ。
- 前記容量膜が前記エミッタ層を前記外部ベース領域まで形成したものであることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６いずれかに記載のヘテロ接合バイポーラトランジスタ。
- 前記容量膜がＩｎＧａＰ、ＡｌＧａＡｓであることを特徴とする請求項７記載のヘテロ接合バイポーラトランジスタ。
- 前記上部電極が前記エミッタ層に対するショットキー接触となる金属であることを特徴とする請求項７記載のヘテロ接合バイポーラトランジスタ。
- 基板に半導体層を積層して成るヘテロ接合バイポーラトランジスタの製造方法であって、
前記基板に第１の導電型のサブコレクタ層を形成する工程と、
前記サブコレクタ層上に第１の導電型のコレクタ層を形成する工程と、
前記コレクタ層上に真性ベース領域と外部ベース領域とで構成される第２の導電型のベース層を形成する工程と、
前記真性ベース領域上に第１の導電型のエミッタ層を形成する工程と、
前記外部ベース領域上に容量膜を形成する工程と、
前記容量膜の下層の前記サブコレクタ層と前記コレクタ層にイオンを注入する工程と、
前記容量膜上に上部電極を形成する工程と、
前記外部ベース領域に第１のベース電極を形成する工程と
を有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 - 注入イオン種がＨｅまたはＨイオンで、加速電圧が２００ｋｅＶ以上のイオン注入を少なくとも含むことを特徴とする請求項１０記載のヘテロ接合バイポーラトランジスタの製造方法。
- 前記外部ベース領域の真性ベース領域との境界近傍に第二のベース領域を形成する工程を含むことを特徴とする請求項１０または請求項１１いずれかに記載のヘテロ接合バイポーラトランジスタの製造方法。
- 第二のベース電極はイオン注入されていないベース領域に形成されることを特徴とする請求項１２記載のヘテロ接合バイポーラトランジスタの製造方法。
- 前記エミッタ層がＩｎＧａＰまたはＡｌＧａＡｓであり、前記エミッタ層を形成する工程を選択性エッチングで行うことを特徴とする請求項１０または請求項１１または請求項１２または請求項１３いずれかに記載のヘテロ接合バイポーラトランジスタの製造方法。
- 前記第１のベース電極および第２のベース電極をＰｔまたはＰｄを用いて形成し、前記容量膜の上から熱拡散によりベース層まで拡散させることを特徴とする請求項１４記載のヘテロ接合バイポーラトランジスタの製造方法。
- 前記上部電極として前記エミッタ層に対するショットキー接触となる金属を用いることを特徴とする請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５いずれかに記載のヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005153206A JP2006332295A (ja) | 2005-05-26 | 2005-05-26 | ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法 |
| CNA200610074156XA CN1870291A (zh) | 2005-05-26 | 2006-03-27 | 异质结双极晶体管及其制造方法 |
| US11/406,581 US20060267047A1 (en) | 2005-05-26 | 2006-04-17 | Hetero-junction bipolar transistor and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005153206A JP2006332295A (ja) | 2005-05-26 | 2005-05-26 | ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006332295A true JP2006332295A (ja) | 2006-12-07 |
Family
ID=37443885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005153206A Withdrawn JP2006332295A (ja) | 2005-05-26 | 2005-05-26 | ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060267047A1 (ja) |
| JP (1) | JP2006332295A (ja) |
| CN (1) | CN1870291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120796A1 (ja) * | 2011-03-08 | 2012-09-13 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| WO2007112066A2 (en) | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US7799592B2 (en) | 2006-09-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tri-gate field-effect transistors formed by aspect ratio trapping |
| WO2008051503A2 (en) | 2006-10-19 | 2008-05-02 | Amberwave Systems Corporation | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| DE112008002387B4 (de) | 2007-09-07 | 2022-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung, |
| US7919830B2 (en) | 2008-04-03 | 2011-04-05 | International Business Machines Corporation | Method and structure for ballast resistor |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| WO2010033813A2 (en) | 2008-09-19 | 2010-03-25 | Amberwave System Corporation | Formation of devices by epitaxial layer overgrowth |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US20100244105A1 (en) * | 2009-03-31 | 2010-09-30 | Kiuchul Hwang | Transistors having temperature stable schottky contact metals |
| CN102379046B (zh) | 2009-04-02 | 2015-06-17 | 台湾积体电路制造股份有限公司 | 从晶体材料的非极性平面形成的器件及其制作方法 |
| US9847407B2 (en) | 2011-11-16 | 2017-12-19 | Skyworks Solutions, Inc. | Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage |
| US9461153B2 (en) * | 2011-11-16 | 2016-10-04 | Skyworks Solutions, Inc. | Devices and methods related to a barrier for metallization of a gallium based semiconductor |
| CN107611034A (zh) * | 2017-09-07 | 2018-01-19 | 复旦大学 | 基于二维半导体材料的双极性晶体管的制备方法 |
| US10680077B2 (en) * | 2018-06-28 | 2020-06-09 | Xg Microelectronics Inc. | Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3528756B2 (ja) * | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| CN1495909A (zh) * | 2002-08-29 | 2004-05-12 | ���µ�����ҵ��ʽ���� | 双极晶体管及其制造方法 |
| US7091099B2 (en) * | 2003-03-25 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US20060054932A1 (en) * | 2004-09-13 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, high-frequency amplifier and personal digital assistant |
-
2005
- 2005-05-26 JP JP2005153206A patent/JP2006332295A/ja not_active Withdrawn
-
2006
- 2006-03-27 CN CNA200610074156XA patent/CN1870291A/zh active Pending
- 2006-04-17 US US11/406,581 patent/US20060267047A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120796A1 (ja) * | 2011-03-08 | 2012-09-13 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060267047A1 (en) | 2006-11-30 |
| CN1870291A (zh) | 2006-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006332295A (ja) | ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4524298B2 (ja) | 半導体装置の製造方法 | |
| US20070096151A1 (en) | Bipolar transistor and method for fabricating the same | |
| JP4056226B2 (ja) | 半導体装置 | |
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20060128998A (ko) | 양극성 접합 트랜지스터의 구조 | |
| TWI752598B (zh) | 放大電路之單位單元及功率放大器模組 | |
| JP5613474B2 (ja) | 半導体装置 | |
| JP2001127071A (ja) | 半導体装置及びその製造方法 | |
| JP2018101652A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2007027269A (ja) | バイポーラトランジスタ及び電力増幅器 | |
| US7732896B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US20170317197A1 (en) | Bipolar junction transistor layout structure | |
| US7352051B2 (en) | Cascode, cascode circuit and method for vertical integration of two bipolar transistors into a cascode arrangement | |
| JP3905929B2 (ja) | 半導体装置 | |
| US6483170B2 (en) | RF power transistor | |
| JP2007012644A (ja) | 半導体装置及びその製造方法 | |
| TWI744839B (zh) | 半導體裝置 | |
| JP4494739B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US20130256756A1 (en) | Integrated circuit having a staggered heterojunction bipolar transistor array | |
| US8581339B2 (en) | Structure of NPN-BJT for improving punch through between collector and emitter | |
| US20200287027A1 (en) | Semiconductor device | |
| WO2012120796A1 (ja) | 半導体装置及びその製造方法 | |
| JP2007036138A (ja) | バイポーラトランジスタ及び電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090414 |