TWI752598B - 放大電路之單位單元及功率放大器模組 - Google Patents

放大電路之單位單元及功率放大器模組 Download PDF

Info

Publication number
TWI752598B
TWI752598B TW109128394A TW109128394A TWI752598B TW I752598 B TWI752598 B TW I752598B TW 109128394 A TW109128394 A TW 109128394A TW 109128394 A TW109128394 A TW 109128394A TW I752598 B TWI752598 B TW I752598B
Authority
TW
Taiwan
Prior art keywords
layer
base
emitter
plan
collector
Prior art date
Application number
TW109128394A
Other languages
English (en)
Other versions
TW202113982A (zh
Inventor
梅本康成
馬少駿
小屋茂樹
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202113982A publication Critical patent/TW202113982A/zh
Application granted granted Critical
Publication of TWI752598B publication Critical patent/TWI752598B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H10D62/138—Pedestal collectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components
    • H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本發明提供關於電流的流動難以產生非對稱性的擴大，且能夠擴大SOA的單位單元。集極層配置在基板之上，在俯視時劃定一個連續的區域。基極層配置在集極層之上，射極層配置在基極層之上，射極檯面層配置在射極層之上。在俯視時在射極檯面層的外側且在基極層的內側，兩個基極電極與基極層電連接。配置在基板之上的兩個電容器被連接在兩個基極電極的各個與配置在基板之上的第一佈線之間。配置在基板之上的兩個電阻元件被連接在兩個基極電極的各個與配置在基板之上的第二佈線之間。

Description

放大電路之單位單元及功率放大器模組
本發明係關於單位單元以及功率放大器模組。
在便攜式終端、移動體終端等的高頻信號用的功率放大電路中使用異質接面雙極電晶體(HBT)(專利文獻1、專利文獻2)。在專利文獻1中公開了具有在一個集極層之上設置兩個射極區域，並在兩個射極區域之間配置基極電極的結構的異質接面雙極電晶體。在專利文獻2中公開了具有在一個集極層之上設置一個射極區域，並在其兩側配置基極電極的結構的異質接面雙極電晶體。
專利文獻1：日本特開2019-33199號公報
專利文獻2：日本特開2007-27269號公報
作為構成便攜式終端、移動體終端的功率放大電路的異質接面雙極電晶體所要求的期望的特性，能夠列舉高效率、高增益、高輸出、高耐壓等諸項目。在近年注目的包絡追蹤系統中，以較高的集極電壓進行動作的異質接面雙極電晶體的必要性提高。
為了實現異質接面雙極電晶體的高電壓動作，需要使安全動作區 域(SOA)擴大。在以往的異質接面雙極電晶體中，由於遷移電壓的存在，而阻礙SOA的擴大。此處遷移電壓在表示集極電壓與集極電流的關係的圖表中，被定義為在使集極電壓增加時作為SOA的邊界的SOA線急劇地降低時的集極電壓。
在如專利文獻1所公開的異質接面雙極電晶體所述，在一個集極層之上設置兩個射極區域以及一個基極電極的情況下，在一個射極區域與基極電極之間的位置關係同另一個射極區域與基極電極之間的位置關係相等的情況下，能夠確保結構的對稱性。若產生基極電極與射極區域的相對的允許範圍內的微量位置偏移等，則結構的對稱性崩潰。其結果是，在兩個射極區域之間，電流的流動的對稱性崩潰。
在如專利文獻2所公開的異質接面雙極電晶體所述，在一個集極層之上設置一個射極區域以及兩個基極電極的情況下，也同樣地有結構的對稱性崩潰的情況。因此，射極區域中的接近一個基極電極的一部分與接近另一個基極電極的剩餘的部分中的電流的流動的對稱性崩潰。
無論在哪個異質接面雙極電晶體中，若在電流的流動的對稱性崩潰的狀態下，集極電流以及集極電壓的大小接近SOA的邊界，則電流的非對稱性擴大，動作的不穩定性增加。其結果是SOA變窄。由此，產生動作電壓範圍變小，並且負荷變動耐壓降低這樣的弊病。
本發明的目的在於提供能夠抑制電流的非對稱性的擴大，並且能夠擴大SOA的單位單元。本發明的其它的目的在於提供具有該單位單元的功率放大器模組。
根據本發明的一觀點，提供一種單位單元，具有：集極層，配置在基板之上，在俯視時劃定一個連續的區域；基極層，配置在上述集極層之上； 射極層，配置在上述基極層之上；射極檯面層，配置在上述射極層之上，並且成為流過上述射極層的射極電流的路徑；兩個基極電極，在俯視時在上述射極檯面層的外側並且在上述基極層的內側與上述基極層電連接；兩個電容器，配置在上述基板之上，並且被連接在上述兩個基極電極的各個與輸入高頻信號的佈線之間；以及兩個電阻元件，配置在上述基板之上，並且被連接在上述兩個基極電極的各個與輸入基極偏置的佈線之間。
根據本發明的其它的觀點，提供一種功率放大器模組，具有：功率級放大電路，包括至少一個上述單位單元；驅動級放大電路，包括至少一個雙極電晶體，上述雙極電晶體具備依次積層在上述基板之上的集極層、基極層、射極層以及射極檯面層；以及級間阻抗匹配電路，使由上述驅動級放大電路放大後的信號輸入到上述功率級放大電路。
在從兩個基極電極流向射極層的基極偏置電流的對稱性崩潰的情況下，基於流過兩個電阻元件的基極偏置電流的電壓下降產生差。換句話說，基於電流相對較多地流過的電阻元件的電壓下降相對增大，抑制基極電極的電位差的擴大。因此，基於兩個電阻元件的電壓下降之差在抑制基極偏置電流的非對稱性的擴大的方向起作用。其結果是SOA擴大。
20:基板
21:子集極層
22:元件分離區域
30:異質接面雙極電晶體
31:集極層
32:基極層
33:射極層
33A:本質射極層
33B:凸緣層
34:射極檯面層
34A:蓋層
34B:接觸層
35:合金層
40B:基極電極
40Ba:基極電極主部
40Bb:基極電極焊盤部
40C:集極電極
40E:射極電極
41:切口部
42:槽
43B:設置於基極電極之下的絕緣膜的開口
50B:第一層的基極佈線
50C:第一層的集極佈線
50CC:第一層的集極共用佈線
50E:第一層的射極佈線
51B:基極接觸孔
51C:集極接觸孔
51E:射極接觸孔
52:下部電極
55:電阻元件
56:基極偏置輸入用的第二佈線
60C:第二層的集極佈線
60E:第二層的射極佈線
61A:電容器用開口
61C:集極接觸孔
61E:射極接觸孔
62:高頻信號輸入用的第一佈線
65:電容器
70C:集極凸塊
70E:射極凸塊
71C:集極接觸孔
71E:射極接觸孔
74:下凸塊金屬層
75:金屬柱
76:焊料層
80、81、82、83:絕緣膜
100:單位單元
110:功率放大器單片微波集成電路(功率放大器MMIC)
111:驅動級放大電路
112:級間阻抗匹配電路
113:功率級放大電路
114、115:偏置電路
121:輸入側阻抗匹配電路
122:輸出側阻抗匹配電路
130:構成驅動級的單位單元
[圖1]是表示第一實施例的單位單元所包括的複數個構成要素的平面位置關係的圖。
[圖2]是圖1的一點鏈線2-2處的剖視圖。
[圖3]是表示具備四個第一實施例的單位單元的放大電路的各構成要素的平面位置關係的圖。
[圖4]是圖3的一點鏈線4-4處的剖視圖。
[圖5]是具備複數個第一實施例的單位單元的功率放大器模組的方塊圖。
[圖6]是表示構成驅動級放大電路的單位單元所包括的複數個構成要素的平面位置關係的圖。
[圖7]是表示第一實施例的變形例的功率級放大電路的各構成要素的平面位置關係的圖。
[圖8]是表示第二實施例的單位單元所包括的複數個構成要素的平面位置關係的圖。
[圖9]是圖8的一點鏈線9-9處的剖視圖。
[圖10]是表示第三實施例的單位單元所包括的複數個構成要素的平面位置關係的圖。
[圖11]是圖10的一點鏈線11-11處的剖視圖。
[圖12]是表示第四實施例的單位單元所包括的複數個構成要素的平面位置關係的圖。
[圖13]是圖12的一點鏈線13-13處的剖視圖。
[圖14]是表示第五實施例的單位單元所包括的複數個構成要素的平面位置關係的圖。
〔第一實施例〕
參照圖1~圖6的圖式，對第一實施例的單位單元以及具備該單位單元的功率放大器模組進行說明。
圖1是表示第一實施例的單位單元100所包括的複數個構成要素的平面位置關係的圖。一個單位單元100包括一個異質接面雙極電晶體30、兩個電容器65以及兩個電阻元件55。
在基板的面內的一部分配置具有n型導電性的子集極層21。子集極層21的俯視時的形狀例如為長方形。在俯視時在子集極層21的內側配置有集極層31、基極層32以及射極層33。集極層31在俯視時劃定一個連續的區域。換句話說，集極層31在俯視時，並不分離為複數個區域來構成，而是一體化地構成。基極層32以及射極層33的外周線與集極層31的外周線一致。
在俯視時在射極層33的內側配置有射極檯面層34。射極層33中的與射極檯面層34重疊的區域實際作為異質接面雙極電晶體30的射極區域進行動作。射極檯面層34在俯視時在基極層32的內側劃定一個連續的區域。換句話說，射極檯面層34在俯視時，並不分離為複數個區域來構成，而是一體化地構成。射極層33中的不與射極檯面層34重疊的區域耗盡，射極電流不流過該區域。
射極檯面層34具有在俯視時在一個方向上較長的形狀。射極檯面層34的俯視時的形狀例如為長方形。將與射極檯面層34的長度方向平行的方向稱為第一方向D1。將與第一方向D1垂直的方向稱為第二方向D2。在俯視時在基極層32的內側並且在射極檯面層34的外側配置有兩個基極電極40B。將射極電極40E配置成與射極檯面層34大致重疊。
在俯視時在子集極層21的內側並且在集極層31的外側配置有兩個集極電極40C。在圖1中，對集極電極40C、基極電極40B、射極電極40E附加相對高密度的向右上傾斜的影線。兩個集極電極40C被配置於在俯視時在第二方向 上夾著集極層31的位置。
兩個基極電極40B的各個由沿第一方向D1延伸的基極電極主部40Ba、和第二方向D2的尺寸比基極電極主部40Ba的第二方向的尺寸(寬度)大的基極電極焊盤部40Bb構成。兩個基極電極主部40Ba被配置於在俯視時在第二方向D2上夾著射極檯面層34的位置。另外，兩個基極電極焊盤部40Bb分別與基極電極主部40Ba的一個端部(在圖1中為左端)連續。基極電極40B與基極層32電連接。
射極電極40E與射極檯面層34歐姆接觸，並經由射極檯面層34與射極層33電連接。射極電極40E在俯視時從射極檯面層34的邊緣稍微向外側擴展。換句話說，射極電極40E在俯視時超越射極檯面層34的邊緣而擴展。通過集極層31、基極層32、射極層33、射極檯面層34、集極電極40C、基極電極40B以及射極電極40E構成異質接面雙極電晶體30。
在基板的整個區域形成絕緣膜以覆蓋異質接面雙極電晶體30。在該絕緣膜之上配置有第一層的兩個集極佈線50C、兩個基極佈線50B以及射極佈線50E。在圖1中，對集極佈線50C、基極佈線50B、射極佈線50E、以及與該等佈線配置在同一佈線層的導體圖案附加相對低密度的向右下傾斜的影線。
集極佈線50C通過設置於絕緣膜的集極接觸孔51C與集極電極40C電連接。集極接觸孔51C在俯視時配置在集極電極40C的內側。集極佈線50C從配置了集極接觸孔51C的位置朝向第一方向D1的一側(關於第一方向D1，是與配置了基極電極焊盤部40Bb的一側相反側，在圖1中是右側)，引出到子集極層21的外側。
射極佈線50E通過射極接觸孔51E與射極電極40E電連接。射極接觸孔51E在俯視時配置在射極電極40E的內側。射極佈線50E在俯視時收斂在集極層31的內側。
兩個基極佈線50B分別通過設置於絕緣膜的兩個基極接觸孔51B與兩個基極電極焊盤部40Bb電連接。基極接觸孔51B在俯視時配置在基極電極焊盤部40Bb的內側。基極佈線50B從配置了基極接觸孔51B的位置朝向第一方向D1的一側(與引出集極佈線50C的一側相反側，在圖1中為左側)，引出到子集極層21的外側。
兩個電容器65的下部電極52分別與兩個基極佈線50B連續。兩個電容器65的下部電極52分別經由電阻元件55與一個基極偏置輸入用的第二佈線56連接。在圖1中對電阻元件55附加相對中密度的向右上傾斜的影線。
兩個下部電極52在俯視時在第二方向D2上隔開間隔地配置，並且與沿第一方向D1延伸的高頻信號輸入用的第一佈線62重疊。第一佈線62兼為電容器65的上部電極。即，兩個基極電極40B分別經由基極佈線50B和電容器65與一個第一佈線62連接。從第一佈線62經由電容器65向基極電極40B輸入高頻輸入信號。
第二佈線56經由電阻元件55以及電容器65的下部電極52以及基極佈線50B與基極電極40B連接。從第二佈線56向基極電極40B供給基極偏置電流。
圖2是圖1的一點鏈線2-2處的剖視圖。在基板20的一部分區域上配置子集極層21。作為基板20例如使用半絕緣性的GaAs基板。子集極層21例如由在基板20之上外延生長的厚度400nm以上1000nm以下的n型GaAs層形成。在n型GaAs層中摻雜有矽(Si)作為n型摻雜劑，其濃度在2×1018cm-3以上4×1018cm-3以下。此外，也可以代替Si而使用碲(Te)作為n型摻雜劑。n型GaAs層中的子集極層21以外的區域為例如通過注入硼(B)、氧(O)或者氦(He)等而絕緣化的元件分離區域22。
在子集極層21的一部分區域上配置有集極層31。在集極層31之上 配置有基極層32，並且在基極層32之上配置有射極層33。在射極層33的一部分區域上配置有射極檯面層34。射極檯面層34包括與射極層33接觸的蓋層34A、和配置在蓋層34A之上的接觸層34B。
集極層31例如由摻雜了Si的n型GaAs形成，其厚度在500nm以上2000nm以下。Si的摻雜濃度沿厚度方向變化。
基極層32例如由摻雜了碳(C)的p型的GaAs、InGaAs或者GaAsSb等形成，其厚度在50nm以上150nm以下。C的摻雜濃度在1×1019cm-3以上5×1019cm-3以下。基極層32的片材電阻在130Ω/□以上300Ω/□以下。
射極層33例如由摻雜了Si的n型InGaP形成，其厚度在20nm以上50nm以下。Si的摻雜濃度在2×1017cm-3以上5×1017cm-3以下。
蓋層34A由摻雜了Si的n型GaAs形成，其厚度在50nm以上200nm以下。Si的摻雜濃度在2×1018cm-3以上4×1018cm-3以下。接觸層34B由摻雜了Si的n型InGaAs形成，其厚度在100nm以上200nm以下。Si的摻雜濃度在1×1019cm-3以上3×1019cm-3以下。
在子集極層21的上表面中的未配置集極層31的區域之上配置有兩個集極電極40C。兩個集極電極40C被配置於在俯視時在第二方向D2上夾著集極層31的位置。集極電極40C與子集極層21歐姆接觸，經由子集極層21與集極層31電連接。
在射極層33的上表面中的未配置射極檯面層34的區域之上配置有兩個基極電極主部40Ba。兩個基極電極主部40Ba被配置於在俯視時在第二方向D2上夾著射極檯面層34的位置。基極電極主部40Ba以及基極電極焊盤部40Bb(圖1)經由在厚度方向上貫穿射極層33並到達基極層32的合金層35與基極層32電連接。通過利用熱處理製程使基極電極40B的材料擴散到射極層33內並合金化來形成合金層35。此外，也可以除去配置基極電極40B的區域的射極層33，使基 極電極40B與基極層32直接歐姆接觸。
有時將射極層33中的在俯視時與射極檯面層34重疊的區域稱為本質射極層33A，將其它的區域稱為凸緣層33B。凸緣層33B耗盡，在凸緣層33B中不流過射極電流。射極電流實際流過本質射極層33A。本質射極層33A作為異質接面雙極電晶體的射極區域發揮作用。射極檯面層34成為流過射極層33的射極電流的路徑。
在射極檯面層34之上配置有射極電極40E。射極電極40E與射極檯面層34歐姆接觸，經由射極檯面層34與射極層33電連接。例如，對射極檯面層34的圖案化採用將射極電極40E利用為蝕刻光罩的自對準製程。在自對準製程時產生側面蝕刻，因此在俯視時射極檯面層34的側面與射極電極40E的邊緣相比配置在稍靠內側。換句話說，從側面觀察時，射極電極40E具有從射極檯面層34的側面朝向外側突出為房檐狀的形狀。此外，也可以採用在俯視時在射極檯面層34的內側配置射極電極40E的結構。
在基板20的整個區域配置有絕緣膜80以覆蓋集極電極40C、基極電極40B以及射極電極40E。在絕緣膜80之上配置有第一層的集極佈線50C以及射極佈線50E。集極佈線50C通過設置於絕緣膜80的集極接觸孔51C與集極電極40C連接。射極佈線50E通過設置於絕緣膜80的射極接觸孔51E與射極電極40E連接。
雖然在圖2所示的剖面中未表現，但在絕緣膜80之上配置有第一層的基極佈線50B(圖1)。基極佈線50B通過設置於絕緣膜80的基極接觸孔51B(圖1)與基極電極焊盤部40Bb(圖1)連接。
在本實施例中，由單一的半導體層形成集極層31、基極層32以及射極層33，但也可以根據作用由複數個半導體層形成各個層。同樣地，也可以根據需要利用由不同的材料構成的複數個層形成集極電極40C、基極電極40B、射 極電極40E、集極佈線50C、基極佈線50B、射極佈線50E、絕緣膜80等。
圖3是表示具備複數個第一實施例的單位單元100的放大電路的各構成要素的平面位置關係的圖。圖3所示的放大電路具備四個單位單元100，但單位單元100的個數並不限定於四個。在圖3中，對第一層的集極佈線50C、射極佈線50E、基極佈線50B、以及與該等佈線配置在同一佈線層的佈線附加相對高密度的向右上傾斜的影線。對電阻元件55附加相對低密度的向右下傾斜的影線。對第一層的集極電極40C附加相對高密度的向右下傾斜的影線。此外，在圖3中，省略基極電極40B(圖1)、射極電極40E(圖1)、集極接觸孔51C(圖1)、基極接觸孔51B(圖1)、射極接觸孔51E(圖1)、設置於配置在第一層的佈線之上的絕緣層的開口的記載。
在圖3中，利用虛線包圍與一個單位單元100對應的複數個構成要素。複數個單位單元100在第二方向D2上並排地配置，並且相互並聯連接。
在俯視時，將第二層的射極佈線60E配置成包含與複數個單位單元100分別對應的複數個射極佈線50E。第二層的射極佈線60E與複數個單位單元100的第一層的複數個射極佈線50E連接。即，複數個單位單元100所包括的複數個異質接面雙極電晶體30的本質射極層33A(圖2)與共用的射極佈線60E連接。
在第一方向D1上，在第二層的射極佈線60E的一側配置高頻信號輸入用的第一佈線62，在另一側配置第二層的集極佈線60C。即，在第一方向D1上，在第一佈線62與第二層的集極佈線60C之間配置第二層的射極佈線60E。
將複數個下部電極52配置成與一個第一佈線62重疊。第一佈線62作為電容器65的上部電極發揮作用。即，複數個單位單元100所包括的複數個電容器65的上部電極與共用的第一佈線62連接。
在第一方向D1上，在從第一佈線62觀察而與第二層的射極佈線60E相反側配置一個基極偏置輸入用的第二佈線56。一個第二佈線56沿第二方向 D2延伸，經由複數個電阻元件55與下部電極52連接。即，複數個單位單元100的各個所包括的基極電極40B(圖1)經由基極佈線50B、下部電極52以及電阻元件55與共用的第二佈線56連接。
將第一層的集極共用佈線50CC配置成與第二層的集極佈線60C部分重疊。集極共用佈線50CC與複數個集極佈線50C連接。即，複數個單位單元100所包括的複數個異質接面雙極電晶體30的集極層31(圖2)與共用的集極共用佈線50CC連接。在第二方向D2上相鄰的兩個單位單元100的相互接近的兩個集極電極40C與一個第一層的集極佈線50C連接，一個第一層的集極佈線50C被兩個單位單元100共享。
將射極凸塊70E配置成在俯視時包括於第二層的射極佈線60E。射極凸塊70E與第二層的射極佈線60E連接。將集極凸塊70C配置成在俯視時包括於第二層的集極佈線60C。集極凸塊70C與第二層的集極佈線60C連接。
圖4是圖3的一點鏈線4-4處的剖視圖。以下，對與圖2所示的剖面結構重複的部分省略說明。
在基板20的整個區域配置絕緣膜80以覆蓋射極電極40E、基極電極40B。在絕緣膜80之上配置第一層的集極共用佈線50CC、射極佈線50E、基極佈線50B、下部電極52、電阻元件55、基極偏置輸入用的第二佈線56。電阻元件55由金屬的薄層形成。基極佈線50B通過設置於絕緣膜80的基極接觸孔51B與基極電極40B連接。基極佈線50B與下部電極52連續，下部電極52與電阻元件55的一端連接。電阻元件55的另一端與第二佈線56連接。下部電極52、電阻元件55以及第二佈線56配置在元件分離區域22上的絕緣膜80之上。第一層的集極共用佈線50CC也配置在元件分離區域22上的絕緣膜80之上。
在基板20的整個區域配置絕緣膜81、82以覆蓋第一層的集極共用佈線50CC、射極佈線50E、基極佈線50B、下部電極52、電阻元件55以及第二佈 線56。在絕緣膜82之上配置第二層的集極佈線60C、射極佈線60E以及高頻信號輸入用的第一佈線62。
第二層的集極佈線60C通過設置於絕緣膜81、82的集極接觸孔61C與第一層的集極共用佈線50CC連接。第二層的射極佈線60E通過設置於絕緣膜81、82的射極接觸孔61E與第一層的射極佈線50E連接。第一佈線62通過設置於絕緣膜82的電容器用開口61A與下側的絕緣膜81接觸。絕緣膜81作為電容器介電膜發揮作用，由第一佈線62和下部電極52構成電容器65。圖1所示的電容器65的俯視時的形狀與電容器用開口61A的俯視時的形狀一致。作為電容器介電膜利用的絕緣膜81例如使用SiN。
在基板20的整個區域配置絕緣膜83以覆蓋第二層的集極佈線60C、射極佈線60E以及第一佈線62。在絕緣膜83之上配置集極凸塊70C以及射極凸塊70E。集極凸塊70C通過設置於絕緣膜83的集極接觸孔71C與第二層的集極佈線60C連接。射極凸塊70E通過設置於絕緣膜83的射極接觸孔71E與第二層的射極佈線60E連接。
集極凸塊70C以及射極凸塊70E分別包括依次積層有下凸塊金屬層74、金屬柱75以及焊料層76的三層。
圖5是包括具備複數個第一實施例的單位單元100的功率放大器單片微波集成電路(功率放大器MMIC)110的功率放大器模組的方塊圖。該功率放大器MMIC110包括輸入側阻抗匹配電路121、驅動級放大電路111、級間阻抗匹配電路112、功率級放大電路113、偏置電路114、115。在功率級放大電路113的輸出端子連接有輸出側阻抗匹配電路122。分別從偏置電路114、115向驅動級放大電路111以及功率級放大電路113供給偏置電流。
高頻信號經由輸入側阻抗匹配電路121輸入到驅動級放大電路111。由驅動級放大電路111放大後的高頻信號經由級間阻抗匹配電路112輸入到 功率級放大電路113。由功率級放大電路113放大後的高頻信號經由輸出側阻抗匹配電路122輸出到外部設備、例如天線。
功率級放大電路113使用圖3以及圖4所示的放大電路。高頻信號輸入用的第一佈線62(圖3、圖4)相當於功率級放大電路113的輸入端子，集極凸塊70C(圖3、圖4)相當於功率級放大電路113的輸出端子。基極偏置輸入用的第二佈線56(圖3、圖4)與偏置電路115連接。
驅動級放大電路111也與功率級放大電路113相同地由相互並聯連接的複數個單位單元構成。但是，構成驅動級放大電路111的各個單位單元的構成與功率級放大電路113的單位單元100的構成不同。構成功率級放大電路113的單位單元100的個數比構成驅動級放大電路111的單位單元的個數多。此外，驅動級放大電路111與功率級放大電路113形成在共用的基板20(圖2、圖4)之上，作為一個半導體晶片提供功率放大器MMIC110。
圖6是表示構成驅動級放大電路111的複數個單位單元130的各個所包括的複數個構成要素的平面位置關係的圖。以下，對與圖1所示的單位單元100相同的構成省略說明。對圖1所示的單位單元100與圖6所示的單位單元130的相互對應的構成要素附加相同的參照圖式標記。
在構成驅動級放大電路111的單位單元130中，兩個射極檯面層34配置成在其寬度方向上隔開間隔。在兩個射極檯面層34之間以及在寬度方向上兩個射極檯面層34的外側分別配置有基極電極主部40Ba。三個基極電極主部40Ba在其端部與一個基極電極焊盤部40Bb連接。即，基極電極40B在俯視時由一個連續的導體圖案構成。與基極電極40的構成對應地，一個單位單元130包括一個電容器65以及一個電阻元件55。
驅動級放大電路111的高頻信號輸入用的第一佈線62(圖6)相當於驅動級放大電路111的輸入端子。第一層的集極佈線50C相當於驅動級放大電 路111的輸出端。功率級放大電路113的高頻信號輸入用的第一佈線62(圖1、圖3、圖4)與驅動級放大電路111的輸出端連接。集極佈線50C經由級間阻抗匹配電路112與功率級放大電路113(圖5)的輸入端子連接。驅動級放大電路111的第二佈線56(圖6)與偏置電路114(圖5)連接。
分別將驅動級放大電路111的兩個射極檯面層34的寬度記為Wed1、Wed2。將兩個射極檯面層34的合計的寬度Wed1+Wed2記為Wed。構成功率級放大電路113(圖5)的單位單元100的射極檯面層34的寬度(第二方向D2的尺寸)Wep(圖1)比構成驅動級放大電路111(圖5)的單位單元130的射極檯面層34的合計的寬度(第二方向D2的尺寸)Wed(圖6)寬。例如，寬度Wep在合計的寬度Wed的1.5倍以上2.5倍以下。
其次，對第一實施例的優異的效果進行說明。
在第一實施例的單位單元100中，基極偏置電流分別從兩個基極電極主部40Ba(圖2)通過基極層32、本質射極層33A流至射極檯面層34。
在圖1中，對產生了從一個基極電極主部40Ba流向射極檯面層34的基極偏置電流比從另一個基極電極主部40Ba流向射極檯面層34的基極偏置電流稍大的狀況(電流的對稱性的崩潰)的情況下的動作進行說明。能夠由於射極檯面層34與兩個基極電極40B的位置關係的對稱性的微量崩潰而產生這樣的狀況。例如能夠在由於製造製程中的允許範圍內的位置偏移，而一個基極電極主部40Ba與射極檯面層34的間隔比另一個基極電極主部40Ba與射極檯面層34的間隔稍窄的情況下產生。
在產生了基極偏置電流的對稱性的崩潰時，相對較大的射極電流流過電流相對增大的一側的射極檯面層34的邊緣的附近。將流過射極檯面層34的與第一方向D1平行的兩個邊緣的附近的射極電流的大小不同的狀態稱為射極電流的對稱性崩潰。由於射極電流的對稱性的崩潰，而基於射極電流的發熱分佈 產生非對稱性。在即使在射極電流的對稱性崩潰之後也將兩個基極電極主部40Ba的電位維持為同一狀態的情況下，射極電流的對稱性的崩潰擴大。即，射極電流的非對稱性擴大。
與此相對，在第一實施例中，若經由一個基極電極主部40Ba流過的基極偏置電流相對增大，則基於與該基極電極主部40Ba連接的電阻元件55(圖1)的電壓下降相對地增大。其結果是，基極偏置電流相對增大的一個基極電極主部40Ba的電位更大地降低。由於基極電極主部40Ba的電位的降低，基極偏置電流減少。由此，抑制基極偏置電流的非對稱性的擴大，也能夠抑制射極電流的非對稱性的擴大。
如此，在第一實施例中，即使產生射極電流的對稱性的崩潰，也能夠抑制非對稱性的擴大。由此，能夠得到異質接面雙極電晶體30的動作穩定，SOA擴大這樣的優異的效果。由於SOA擴大，能夠進行異質接面雙極電晶體30的高電壓動作。
另外，在第一實施例中，與僅有一個基極電極主部40Ba的結構相比，基極寄生電阻大約為一半。由於基極寄生電阻減少，因此也能夠得到異質接面雙極電晶體的增益提高這樣的優異的效果。
並且，在第一實施例中，即使在驅動級放大電路111所包括的異質接面雙極電晶體的射極檯面層34的寬度Wed(圖6)與功率級放大電路113所包括的異質接面雙極電晶體30的射極檯面層34的寬度Wep(圖1)相同的情況下，在驅動級放大電路111中也將射極檯面層34分為兩個，配置三個基極電極主部40Ba。因此，在驅動級放大電路111中基極電阻減少，能夠得到電路增益增大這樣的效果。
另一方面，在功率級放大電路113中，各配置兩個基極電極主部40Ba和基極電極焊盤部40Bb，並且分別逐一地連接電阻元件55，由此能夠實現 高耐壓化。其結果是，能夠得到負荷變動耐性提高這樣的優異的效果。並且，通過使單位單元100各自的射極檯面層34的寬度Wep進一步變寬，從而能夠在一個單位單元100中實現高輸出化。換句話說，能夠在較高地維持功率級放大電路113的輸出的狀態下，減少單位單元100的個數。其結果是，能夠減小功率級放大電路113的尺寸。
如上所述，在第一實施例的功率放大器模組中，實現驅動級放大電路111的增益的提高以及功率級放大電路113的負荷變動耐性的提高。其結果是，能夠實現具有高增益且高負荷變動耐性的功率放大器模組。為了滿足驅動級放大電路111的異質接面雙極電晶體所要求的特性、以及功率級放大電路113的異質接面雙極電晶體30所要求的特性，優選使功率級放大電路113的射極檯面層34的寬度(Wep)在驅動級放大電路111的異質接面雙極電晶體的射極檯面層34的合計的寬度Wed(圖6)的1.5倍以上2.5倍以下。
已知有為了兼得驅動級放大電路111的異質接面雙極電晶體所要求的特性與功率級放大電路113的異質接面雙極電晶體30所要求的特性，而使兩者的積層結構不同的功率放大器模組。然而，為了在一個基板之上形成積層結構不同的兩種異質接面雙極電晶體，需要複雜的製造製程。
與此相對，在第一實施例中，驅動級放大電路111的異質接面雙極電晶體(圖6)與功率級放大電路113的異質接面雙極電晶體30(圖1、圖2)的積層結構相同。在第一實施例中，通過使異質接面雙極電晶體的各構成要素的平面形狀以及位置關係不同，來實現特性不同的兩種異質接面雙極電晶體。因此，能夠避免製造製程的複雜化。其結果是，能夠實現功率放大器模組的低成本化。
其次，參照圖7，對第一實施例的變形例的功率級放大電路進行說明。
圖7是表示第一實施例的變形例的功率級放大電路113(圖5)的各構成要素 的平面位置關係的圖。在圖7中與圖3相同，對第一層的集極佈線50C、射極佈線50E、基極佈線50B、以及與該等佈線配置在同一佈線層的佈線附加相對高密度的向右上傾斜的影線。對電阻元件55附加相對低密度的向右下傾斜的影線。對集極電極40C附加相對高密度的向右下傾斜的影線。在圖7中，省略射極電極以及基極電極的記載。
在第一實施例中，按照每個單位單元100配置子集極層21(圖3)。與此相對，在圖7所示的變形例中，橫跨複數個單位單元100配置沿第二方向D2延長的子集極層21。並且，在第二方向D2上相鄰的兩個單位單元100中的一個單位單元100的一個集極電極40C與另一個單位單元100的一個集極電極40C由一個連續的導體圖案構成。
其次，對圖7所示的第一實施例的變形例的優異的效果進行說明。在第一實施例中，需要在第二方向D2上相鄰的兩個子集極層21(圖3)之間、以及兩個集極電極40C之間確保基於製造製程上的限制的最小間隔以上的間隔。與此相對，在圖7所示的第一實施例的變形例中，不需要確保該間隔。因此，能夠使複數個單位單元100的排列間距變窄。其結果是，能夠減小功率級放大電路113的第二方向D2的尺寸。由此，能夠減小功率放大器模組的晶片尺寸。
其次，對第一實施例的其它的變形例進行說明。
在第一實施例中，在構成功率級放大電路113的全部的單位單元100中，將基極電極40B(圖1)分割為兩個，但也可以採用僅在複數個單位單元100中的一部分單位單元100中，將基極電極40B分割為兩個的構成。在其它的單位單元100中，也可以如圖6所示，採用配置三個基極電極主部40Ba和兩個射極檯面層34的構成。
有固定複數個單位單元100中的在負荷變動時損傷的單位單元100的情況。例如，有單位單元100的損傷的容易度取決於從驅動級放大電路111 的輸出端子到功率級放大電路113的複數個單位單元100的電容器65(圖3)為止的高頻信號輸入用的第一佈線62的長度的情況。該情況下，對容易損傷的單位單元100採用將基極電極40B分割為兩個的構成(圖1)，對不容易損傷的單位單元100採用利用基極電極焊盤部40Bb連接三個基極電極主部40Ba的構成(圖6)即可。
〔第二實施例〕
其次，參照圖8以及圖9對第二實施例的單位單元100進行說明。以下，對與第一實施例的單位單元100(圖1、圖2)相同的構成省略說明。
圖8是表示第二實施例的單位單元100所包括的複數個構成要素的平面位置關係的圖。圖9是圖8的一點鏈線9-9處的剖視圖。在第一實施例中，俯視時的基極層32、射極層33(圖1)的形狀為長方形。因此，在俯視時兩個基極電極焊盤部40Bb之間的整個區域配置基極層32以及射極層33。與此相對，在第二實施例中，在俯視時兩個基極電極焊盤部40Bb之間的區域中，除去基極層32以及射極層33。在俯視時，基極層32以及射極層33具有設置了從長方形的一個邊的中央部延伸以通過兩個基極電極焊盤部40Bb之間的區域的切口部41的形狀。
其次，對第二實施例的優異的效果進行說明。
在第一實施例中，兩個基極電極焊盤部40Bb經由配置在兩者之間的基極層32相互電連接。與此相對，在第二實施例中，不在兩個基極電極焊盤部40Bb之間的區域配置基極層32，因此兩個基極電極40B的電獨立性提高。其結果是，抑制射極檯面層34的與第一方向D1平行的兩個邊緣的附近的射極電流的非對稱性的擴大的效果提高。由此，進一步擴大SOA，能夠進一步提高負荷變動耐性。
其次，對第二實施例的變形例的單位單元100進行說明。
在第二實施例中，如圖9所示，在兩個基極電極焊盤部40Bb之間的區域，除 去基極層32以及射極層33，但也可以在該區域也一同除去集極層31的表層部分。
〔第三實施例〕
其次，參照圖10以及圖11對第三實施例的單位單元100進行說明。以下，對與第一實施例的單位單元100(圖1、圖2)相同的構成省略說明。
圖10是表示第三實施例的單位單元100所包括的複數個構成要素的平面位置關係的圖。圖11是圖10的一點鏈線11-11處的剖視圖。
在第一實施例中，第一層的基極佈線50B與基極電極焊盤部40Bb連接。與此相對，在第三實施例中，基極電極40B不具備基極電極焊盤部40Bb，兩個基極電極40B的各自的俯視時的形狀是在第一方向D1上較長的長方形。基極接觸孔51B具有在基極電極40B的長度方向上較長的形狀，從基極電極40B的一端的附近到達另一端的附近。第一層的基極佈線50B從基極電極40B的一端延伸至另一端，通過基極接觸孔51B與基極電極40B連接。
如圖11所示，將從基極接觸孔51B到基極電極40B的射極檯面層34側的邊緣的距離記為LB1，將從基極接觸孔51B到基極電極40B的與射極檯面層34相反側的邊緣的距離記為LB2。在第三實施例中，距離LB1比距離LB2長。即，基極接觸孔51B在俯視時，在基極電極40B的內側配置在向遠離射極檯面層34的方向偏置的位置。
如圖10所示，將從射極接觸孔51E到射極檯面層34的沿第一方向D1延伸的邊緣為止的第二方向D2的距離記為LE2。將從射極接觸孔51E到射極檯面層34的第一方向D1的端部為止的第一方向D1的距離記為LE1。在第三實施例中，距離LE2比距離LE1長。
其次，對第三實施例的優異的效果進行說明。在第三實施例中，未設置第一實施例的基極電極焊盤部40Bb(圖1)，因此兩個基極電極40B的電獨立性提高。因此，與第二實施例(圖8、圖9)的情況相同，抑制射極檯面層34的 與第一方向D1平行的兩個邊緣的附近的射極電流的非對稱性的擴大的效果提高。由此，進一步擴大SOA，能夠進一步提高負荷變動耐性。
在從基極接觸孔51B到基極電極40B的射極檯面層34側的邊緣為止的基極電極40B中，基極偏置電流大致與第二方向D2平行地流動。因此，該部分的基極電極40B具有的電阻相對於電阻元件55串聯插入(圖10)。若使距離LB1比距離LB2長，則相對於電阻元件55(圖10)串聯插入的電阻的值變大。因此，能夠得到與增大電阻元件55的電阻值相同的效果。
其次，對採用使距離LE2(圖10、圖11)增長的構成的效果進行說明。在射極接觸孔51E的正下方的區域，射極電流大致沿厚度方向流過射極電極40E。在射極電極40E中的位於射極接觸孔51E的外側的部分流過的射極電流具有沿第二方向D2流動的成分。對於具有沿第二方向D2流動的成分的射極電流來說，與僅大致沿厚度方向流過射極電極40E的射極電流相比，射極電極40E的電阻增大。
射極電極40E的電阻相對於射極檯面層34的電阻(射極電阻)串聯插入。若使距離LE2比距離LE1長，則相對於射極電阻串聯插入的電阻的值增大。因此，能夠得到與增大射極電阻的電阻值相同的效果。即，進一步擴大SOA，能夠進一步提高負荷變動耐性。
〔第四實施例〕
其次，參照圖12以及圖13對第四實施例的單位單元100進行說明。以下，對與第一實施例的單位單元100(圖1、圖2)相同的構成省略說明。
圖12是表示第四實施例的單位單元100所包括的複數個構成要素的平面位置關係的圖。圖13是圖12的一點鏈線13-13處的剖視圖。在第一實施例，在俯視時，集極層31、基極層32以及射極層33(圖1)的外周線一致。與此相對，在第四實施例中，在俯視時，基極層32以及射極層33劃定在第二方向D2 上分離的兩個區域。即，從射極層33的上表面到達集極層31的表層部的槽42(圖13)在俯視時從集極層31的與第二方向D2平行的一個邊緣沿第一方向D1延伸至另一個邊緣。因此，基極層32的兩個區域之間的集極層31的上表面比基極層32與集極層31的界面低。
兩個射極檯面層34在俯視時配置在基極層32的分離的兩個區域各自的內側。在兩個射極檯面層34各自之上配置射極電極40E。第一層的射極佈線50E將兩個射極電極40E連接。將一個射極檯面層34的寬度記為Wep1，將另一個射極檯面層34的寬度記為Wep2。寬度Wep1與寬度Wep2的合計與第一實施例的射極檯面層34的寬度Wep(圖1、圖2)相等。即，寬度Wep1與寬度Wep2的合計在驅動級放大電路111的異質接面雙極電晶體的射極檯面層34的合計的寬度Wed(圖6)的1.5倍以上2.5倍以下。
兩個基極電極40B在俯視時分別配置在基極層32的分離的兩個區域的內側。
其次，對第四實施例的優異的效果進行說明。
在第四實施例中，一個基極電極40B所連接的基極層32與另一個基極電極40B所連接的基極層32分離。因此，兩個基極電極40B的電獨立性提高。其結果是，對於兩個射極檯面層34，抑制射極電流的非對稱性的擴大的效果提高。由此，進一步擴大SOA，能夠進一步提高負荷變動耐性。
〔第五實施例〕
其次，參照圖14對第五實施例的單位單元100進行說明。以下，對與第一實施例的單位單元100(圖1、圖2)相同的構成省略說明。
圖14是表示第五實施例的單位單元100所包括的複數個構成要素的平面位置關係的圖。在第一實施例中，基極電極焊盤部40Bb在俯視時配置在基極層32的內側。與此相對，在第五實施例中，基極電極焊盤部40Bb在俯視時配 置在基極層32的外側。並且，基極電極焊盤部40Bb在俯視時配置在子集極層21的外側，即元件分離區域22(圖2)的內側。基極電極主部40Ba從基極電極焊盤部40Bb與子集極層21的邊緣以及基極層32的邊緣交叉地延伸至基極層32的內側。
在基極電極40B之下配置絕緣膜，以使基極電極40B不與除了基極層32之外的半導體層直接接觸。但是，在絕緣膜設置開口43B，以沿著基極電極主部40Ba確保基極電極主部40Ba與基極層32的導通。
其次，對第五實施例的優異的效果進行說明。
在第五實施例中，由於兩個基極電極焊盤部40Bb配置在元件分離區域22(圖2)之上，在兩者之間不流過電流。因此，兩個基極電極40B的電獨立性提高。其結果是，抑制射極檯面層34的與第一方向D1平行的兩個邊緣的附近的射極電流的非對稱性的擴大的效果提高。由此，進一步擴大SOA，能夠進一步提高負荷變動耐性。
上述的各實施例為例示，當然能夠進行不同的實施例所示的構成的部分的置換或者組合。並不在每個實施例依次提及複數個實施例的相同的構成所帶來的相同的作用效果。並且，本發明並不限定於上述的實施例。例如，本領域技術人員明確能夠進行各種變更、改進、組合等。
21:子集極層
30:異質接面雙極電晶體
31:集極層
32:基極層
33:射極層
34:射極檯面層
40B:基極電極
40Ba:基極電極主部
40Bb:基極電極焊盤部
40C:集極電極
40E:射極電極
50B:第一層的基極佈線
50C:第一層的集極佈線
50E:第一層的射極佈線
51B:基極接觸孔
51C:集極接觸孔
51E:射極接觸孔
52:下部電極
55:電阻元件
56:基極偏置輸入用的第二佈線
62:高頻信號輸入用的第一佈線
65:電容器
100:單位單元

Claims (15)

  1. 一種放大電路之單位單元，具有：集極層，配置在基板之上，在俯視時劃定一個連續的區域；基極層，配置在上述集極層之上；射極層，配置在上述基極層之上；射極檯面層，配置在上述射極層之上，而成為流過上述射極層的射極電流的路徑；兩個基極電極，在俯視時在上述射極檯面層的外側並且在上述基極層的內側與上述基極層電連接；兩個電容器，配置在上述基板之上，且被連接在上述兩個基極電極的各個與配置在上述基板之上的第一佈線之間；以及兩個電阻元件，配置在上述基板之上，且被連接在上述兩個基極電極的各個與配置在上述基板之上的第二佈線之間。
  2. 如請求項1所述的放大電路之單位單元，其中，上述射極檯面層具有在俯視時在第一方向上較長的形狀，上述兩個基極電極的各個，包括基極電極主部和基極電極焊盤部，上述基極電極主部沿上述第一方向延伸，上述基極電極焊盤部的與上述第一方向正交的第二方向的尺寸比兩個上述基極電極主部的各自的上述第二方向的尺寸大，上述兩個基極電極主部被配置於在俯視時在上述第二方向上夾著上述射極檯面層的位置，上述兩個基極電極焊盤部分別與兩個上述基極電極主部的端部連續。
  3. 如請求項2所述的放大電路之單位單元，其中，上述放大電路之單位單元還具有絕緣膜，上述絕緣膜配置在上述兩個基極電極之上，且在上述絕緣膜中設置有在俯視時配置在兩個上述基極電極焊盤部 的內側的基極接觸孔，上述兩個電容器分別通過上述兩個基極接觸孔與上述兩個基極電極焊盤部連接。
  4. 如請求項2或3所述的放大電路之單位單元，其中，上述射極檯面層在俯視時在上述基極層的內側劃定一個連續的區域。
  5. 如請求項2或3所述的放大電路之單位單元，其中，上述基極層在俯視時劃定在上述第二方向上分離的兩個區域，上述射極檯面層在俯視時劃定分別被配置在上述基極層的兩個區域的內側的兩個區域。
  6. 如請求項5所述的放大電路之單位單元，其中，上述基極層的兩個區域之間的上述集極層的上表面比上述基極層與上述集極層的界面低。
  7. 如請求項2或3所述的放大電路之單位單元，其還具有：射極電極，配置在上述射極檯面層之上，與上述射極檯面層歐姆接觸；以及射極佈線，通過設置於配置在上述射極電極之上的絕緣膜的射極接觸孔與上述射極電極連接，從上述射極接觸孔到上述射極檯面層的沿上述第一方向延伸的邊緣為止的上述第二方向的距離比從上述射極接觸孔到上述射極檯面層的上述第一方向的端部為止的上述第一方向的距離長。
  8. 如請求項1所述的放大電路之單位單元，其中，上述射極檯面層具有在俯視時在第一方向上較長的形狀，上述兩個基極電極的各個，具有在俯視時在上述第一方向上較長的形狀，上述兩個基極電極被配置於在俯視時在與上述第一方向正交的第二方向上夾著上述射極檯面層的位置， 上述放大電路之單位單元還具有絕緣膜，上述絕緣膜配置在上述兩個基極電極之上，且在上述絕緣膜中設置有在俯視時分別配置在上述兩個基極電極的內側的兩個基極接觸孔，上述兩個基極接觸孔的各個，具有在俯視時在上述第一方向上較長的形狀，上述兩個電容器分別通過上述兩個基極接觸孔與上述兩個基極電極連接。
  9. 如請求項8所述的放大電路之單位單元，其中，上述兩個基極接觸孔的各個，在俯視時在上述基極電極的內側配置在向遠離上述射極檯面層的方向偏置的位置。
  10. 一種半導體元件，其具備請求項4所述的放大電路之單位單元，在上述放大電路之單位單元中，上述兩個基極電極在俯視時配置在上述集極層以及上述基極層的內側，上述兩個基極電極焊盤部在上述第二方向上隔開間隔地配置，在上述兩個基極電極焊盤部之間的區域未配置上述基極層。
  11. 一種功率放大器模組，具有：功率級放大電路，包括至少一個請求項1至9中的任意一項所述的放大電路之單位單元；以及驅動級放大電路，包括至少一個雙極電晶體，上述雙極電晶體具備依次積層在上述基板之上的集極層、基極層、射極層以及射極檯面層。
  12. 如請求項11所述的功率放大器模組，其還具有級間阻抗匹配電路，上述級間阻抗匹配電路使由上述驅動級放大電路放大後的信號輸入到上述功率級放大電路。
  13. 如請求項11所述的功率放大器模組，其中，上述驅動級放大電路的雙極電晶體的射極檯面層具有在俯視時在一個方向上較長的形狀，上述功率級放大電路的上述放大電路之單位單元的各自的射極檯面層的合 計的寬度為上述驅動級放大電路的雙極電晶體的射極檯面層的合計的寬度的1.5倍以上2.5倍以下。
  14. 如請求項11至13中的任意一項所述的功率放大器模組，其中，上述第一佈線與上述驅動級放大電路的輸出端連接。
  15. 如請求項11至13中的任意一項所述的功率放大器模組，其中，上述功率放大器模組還具有偏置電路，上述偏置電路配置在上述基板之上，上述第二佈線與上述偏置電路連接。
TW109128394A 2019-09-26 2020-08-20 放大電路之單位單元及功率放大器模組 TWI752598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019175792A JP2021052150A (ja) 2019-09-26 2019-09-26 パワーアンプ単位セル及びパワーアンプモジュール
JPJP2019-175792 2019-09-26

Publications (2)

Publication Number Publication Date
TW202113982A TW202113982A (zh) 2021-04-01
TWI752598B true TWI752598B (zh) 2022-01-11

Family

ID=75041184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128394A TWI752598B (zh) 2019-09-26 2020-08-20 放大電路之單位單元及功率放大器模組

Country Status (4)

Country Link
US (1) US11830917B2 (zh)
JP (1) JP2021052150A (zh)
CN (1) CN112564646B (zh)
TW (1) TWI752598B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158641A (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電力増幅素子
US20230163193A1 (en) * 2020-04-21 2023-05-25 Nippon Telegraph And Telephone Corporation Heterojunction Bipolar Transistor and Method of Manufacturing the Same
KR20220036128A (ko) * 2020-09-15 2022-03-22 삼성전기주식회사 전력 증폭기 시스템
JPWO2022239138A1 (zh) * 2021-05-12 2022-11-17
TW202347540A (zh) * 2022-04-27 2023-12-01 日商村田製作所股份有限公司 半導體裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190172933A1 (en) * 2017-12-01 2019-06-06 Murata Manufacturing Co., Ltd. Semiconductor device
US20190214382A1 (en) * 2018-01-10 2019-07-11 Murata Manufacturing Co., Ltd. Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114551A (ja) * 1998-10-01 2000-04-21 Sharp Corp 半導体トンネル素子とその製造方法、及び、集積回路
JP4077617B2 (ja) 2001-09-11 2008-04-16 シャープ株式会社 半導体装置およびそれを備えた高周波増幅器
JP2007027269A (ja) 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及び電力増幅器
JP2008034826A (ja) * 2006-06-26 2008-02-14 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置、ラテラルバイポーラ薄膜トランジスタ、ハイブリッド薄膜トランジスタ、ｍｏｓ薄膜トランジス、及び薄膜トランジスタの製造方法
US8030151B2 (en) * 2009-03-27 2011-10-04 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
WO2014148194A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2018026406A (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2019033199A (ja) 2017-08-09 2019-02-28 株式会社村田製作所 半導体装置
JP2019054120A (ja) * 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール
JP2019220501A (ja) * 2018-06-15 2019-12-26 株式会社村田製作所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190172933A1 (en) * 2017-12-01 2019-06-06 Murata Manufacturing Co., Ltd. Semiconductor device
US20190214382A1 (en) * 2018-01-10 2019-07-11 Murata Manufacturing Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20210098585A1 (en) 2021-04-01
TW202113982A (zh) 2021-04-01
JP2021052150A (ja) 2021-04-01
CN112564646A (zh) 2021-03-26
CN112564646B (zh) 2024-06-21
US11830917B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
JP5011549B2 (ja) 半導体装置
US11329146B2 (en) Semiconductor device
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
TWI754492B (zh) 高頻功率放大元件
US11276689B2 (en) Semiconductor device and amplifier module
TWI744839B (zh) 半導體裝置
CN111668300B (zh) 半导体装置
TWI757801B (zh) 半導體裝置
TWI763363B (zh) 功率放大元件
CN117099211A (zh) 半导体装置以及半导体模块
JP2020150250A (ja) 半導体装置
TW202209491A (zh) 半導體裝置
JP5783241B2 (ja) 半導体装置
JP5527313B2 (ja) 半導体装置およびそれを用いた無線通信機器
JP2007035809A (ja) 半導体装置及びその製造方法