WO2014148194A1 - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
WO2014148194A1
WO2014148194A1 PCT/JP2014/054085 JP2014054085W WO2014148194A1 WO 2014148194 A1 WO2014148194 A1 WO 2014148194A1 JP 2014054085 W JP2014054085 W JP 2014054085W WO 2014148194 A1 WO2014148194 A1 WO 2014148194A1
Authority
WO
WIPO (PCT)
Prior art keywords
base layer
layer
dhbt
energy
collector
Prior art date
Application number
PCT/JP2014/054085
Other languages
English (en)
French (fr)
Inventor
大部　功
梅本　康成
黒川　敦
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2015506663A priority Critical patent/JP6233724B2/ja
Priority to CN201480016575.0A priority patent/CN105051873B/zh
Publication of WO2014148194A1 publication Critical patent/WO2014148194A1/ja
Priority to US14/848,090 priority patent/US9397204B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Definitions

  • the present invention relates to a heterojunction bipolar transistor.
  • DHBT Double Heterojunction Bipolar Transistor
  • Patent Document 1 discloses a base layer having a two-layer structure including a first base layer of GaAsSb heterojunctioned with an InP collector layer and an InGaAs second base layer heterojunctioned with an InP emitter layer. Having a DHBT is disclosed.
  • the DHBT of Patent Document 1 has a problem that it is difficult to reduce the cost of the DHBT because InP, which is more expensive than GaAs, is used as the material for the collector layer.
  • the first base layer formed on the collector layer is lattice-mismatched due to the difference in material between the collector layer and the crystal of the first base layer. Will be distorted.
  • the second base layer formed on the collector layer via the first base layer is lattice-mismatched with the collector layer, and the crystal of the second base layer is also distorted.
  • the thickness of the base layer in order to reduce the sheet resistance value of the base layer from the viewpoint of suppressing high frequency noise.
  • the thickness of the first base layer or the second base layer that is lattice-mismatched with the collector layer is greater than or equal to the critical thickness, the crystal distortion of each layer is alleviated. There is a problem in that misfit transition is introduced into the crystal and the electrical characteristics and reliability are extremely deteriorated.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to achieve both cost reduction and suppression of deterioration of electrical characteristics and reliability in a DHBT.
  • a heterojunction bipolar transistor mainly includes a collector layer made of a semiconductor containing GaAs as a main component, and a material heterojunctioned with the collector layer and lattice-mismatched with the main component of the collector layer.
  • a second base layer formed of a semiconductor containing a material as a main component; and an emitter layer heterojunction with the second base layer.
  • DHBT in DHBT, it is possible to achieve both cost reduction and suppression of deterioration of electrical characteristics and reliability.
  • FIG. 5 is a graph showing the dependence of the lattice constant difference (%) of GaSb x As 1-x on GaAs on the Sb composition ratio, with the horizontal axis representing the Sb composition ratio x and the vertical axis representing the lattice constant difference (%). .
  • FIG. 5 is a graph showing the dependence of the lattice constant difference (%) of GaSb x As 1-x on GaAs on the Sb composition ratio, with the horizontal axis representing the Sb composition ratio x and the vertical axis representing the lattice constant difference (%). .
  • FIG. 8A It is an expansion explanatory view of the energy band structure schematic diagram in the base layer shown in FIG. 8A. It is an energy band structure schematic diagram of each layer in the thermal equilibrium state before junction of each layer of the collector layer of the DHBT concerning a 3rd embodiment, the 1st base layer, the 2nd base layer, and the emitter layer. It is an energy band structure schematic diagram of each layer in the state after junction of each layer of the collector layer of the DHBT concerning a 3rd embodiment, the 1st base layer, the 2nd base layer, and the emitter layer. It is an expansion explanatory view of the energy band structure schematic diagram in the base layer shown in FIG. 10A.
  • the change in the composition ratio x of Sb in the collector layer, the first base layer, the second base layer, and the emitter layer is represented by the distance on the horizontal axis and the composition ratio x on Sb by the vertical axis.
  • FIG. In DHBT which concerns on 4th Embodiment it is a schematic diagram of the energy band structure in a base layer. In DHBT which concerns on 4th Embodiment, it is the graph showing an example of the change of the composition ratio x different from the change of the composition ratio x shown to FIG. 13A.
  • DHBT which concerns on 4th Embodiment
  • DHBT which concerns on 5th Embodiment
  • it is a schematic diagram of the energy band structure in a base layer.
  • it is the graph showing an example of the change of C doping concentration different from the change of C doping concentration shown to FIG. 15A.
  • it is the graph showing the other example of the change of C doping concentration different from the change of C doping concentration shown to FIG. 15A.
  • FIG. 15D is a graph showing still another example of a change in C doping concentration different from the change in C doping concentration shown in FIG. 15A in the DHBT according to the fifth embodiment.
  • FIG. 15D is a graph showing still another example of a change in C doping concentration different from the change in C doping concentration shown in FIG. 15A in the DHBT according to the fifth embodiment.
  • FIG. 15D is a graph showing still another example of a change in C doping concentration different from the change in C doping concentration shown in FIG. 15A in the DHBT according to the fifth embodiment. It is a top view of DHBT which concerns on 6th Embodiment of this invention. It is II-II sectional drawing of FIG. 17A. It is a figure which shows the manufacturing-process figure of DHBT demonstrated in 6th Embodiment. It is a figure which shows the manufacturing-process figure of DHBT demonstrated in 6th Embodiment following FIG. 18A. It is a figure which shows the manufacturing process figure of DHBT demonstrated in 6th Embodiment which continues from FIG. 18B.
  • FIG. 18C It is a figure which shows the manufacturing process figure of DHBT demonstrated in 6th Embodiment following FIG. 18C. It is a figure which shows the manufacturing-process figure of DHBT demonstrated in 6th Embodiment following FIG. 18D. It is a figure which shows the manufacturing-process figure of DHBT demonstrated in 6th Embodiment following FIG. 19A. It is a figure which shows the manufacturing process figure of DHBT demonstrated in 6th Embodiment following FIG. 19B. It is a figure which shows the manufacturing-process figure of DHBT demonstrated in 6th Embodiment following FIG. 19C. It is a figure which shows the block configuration of the power amplifier which concerns on 8th Embodiment.
  • FIG. 22 is a cross-sectional view taken along the line III-III in FIG. 21.
  • DHBT of a prior art the said patent document 1
  • it is an energy band schematic diagram in the base layer comprised by the 1st base layer which consists of GaSbAs, and the 2nd base layer which consists of InGaAs.
  • the double heterojunction bipolar transistor (DHBT) mainly includes a collector layer, a base layer, and an emitter layer on a substrate, and the collector layer, the base layer, and the base layer and the emitter layer are provided. Each is composed of heterojunction.
  • This DHBT has a reduced offset voltage compared to a single heterojunction bipolar transistor (hereinafter referred to as SHBT).
  • FIG. 1 is a plan view of a DHBT 10A according to the first embodiment
  • FIG. 2 is a cross-sectional view taken along the line II in FIG.
  • a subcollector layer 14 is formed on a substrate 12.
  • a collector layer 16 On the subcollector layer 14, a collector layer 16, a base layer 18 composed of a single first base layer 18A and a single second base layer 18B, and an emitter layer 20 are formed.
  • the junction between the collector layer 16 and the first base layer 18 ⁇ / b> A is a heterojunction 17.
  • the junction between the second base layer 18B and the emitter layer 20 is also a heterojunction 19.
  • a base electrode 22 is disposed through the emitter layer 20.
  • a contact layer 24 having a two-layer structure is provided.
  • the emitter electrode 26 is disposed on the contact layer 24, and the collector electrode 28 is disposed on the subcollector layer 14.
  • the collector electrode 28 is connected to the metal pad 32 via the collector wiring 30 (see FIG. 1).
  • the base electrode 22 is connected to a metal pad 36 via a base wiring 34 (see FIG. 1).
  • the emitter electrode 26 is connected to the metal pad 40 via the emitter wiring 38.
  • An isolation groove 42 is formed between the metal pad 40 and the collector electrode 28. Further, the metal pads 32, 36, and 40 are used for electrical connection with the outside of the HBT 10.
  • DHBT10A demonstrated above is an example, and is not limited.
  • a single-layer or multilayer buffer layer may be provided between the substrate 12 and the subcollector layer 14.
  • a first buffer layer 50A, a second buffer layer 50B, and a third buffer layer 50C are sequentially formed from the substrate 12 side.
  • a buffer layer 50 may be provided.
  • first base layer 18A and the second base layer 18B may be configured not as a single layer but at least one of them as a multilayer.
  • the second base layer 18B may be composed of two layers of the first layer 18C and the second layer 18D in order from the collector layer 16 side.
  • ballast resistor layer (not shown) may be provided between the emitter layer 20 and the contact layer 24 .
  • the substrate 12 is not particularly limited, but preferably contains a semi-insulating material or a semiconductor material as a main component.
  • semi-insulating materials include GaAs, InP, SiC, and GaN
  • semiconductor materials include Si.
  • GaAs or Si which is cheaper and easier to increase in diameter than InP or the like, is preferably contained as a main component.
  • Si is preferably contained as a main component which is cheaper than GaAs and easy to increase in diameter.
  • the “main component” means that the ratio of the material that is the main component in a certain substrate or the whole layer is 80% by mass or more. Therefore, the substrate 12 may contain impurities in addition to the main component as long as it is less than 20% by mass. However, from the viewpoint of maintaining the characteristic of semi-insulating properties and cost reduction, it is preferable that the amount of impurities is small.
  • the collector layer 16 (to be described later) and the material (GaAs) are different, and the lattice constant is also different. Therefore, for example, as shown in FIG. 3, between the substrate 12 and the collector layer 16, a first buffer layer 50A (for example, a film thickness of 20 nm) and a second buffer layer 50B (for example, a film thickness of 20 nm) made of undoped GaAs are used. A film thickness of 0.7 ⁇ m) and a third buffer layer 50C (for example, a film thickness of 1 ⁇ m) are preferably provided.
  • a first buffer layer 50A for example, a film thickness of 20 nm
  • a second buffer layer 50B for example, a film thickness of 20 nm
  • a third buffer layer 50C for example, a film thickness of 1 ⁇ m
  • the material of the subcollector layer 14 is not particularly limited, but is, for example, n-type GaAs (Si concentration 5 ⁇ 10 18 cm ⁇ 3 ).
  • the thickness of the subcollector layer 14 is not particularly limited, but is, for example, 0.6 ⁇ m.
  • the collector layer 16 is made of a semiconductor containing GaAs as a main component, which is cheaper and lower in cost than InP conventionally used as a material for the collector layer 16.
  • the semiconductor of the collector layer 16 may contain impurities (including dopants described later) in addition to GaAs as long as it is less than 20% by mass. Further, the composition ratio of GaAs does not have to be completely 1: 1, but may deviate from 1: 1 if it is about 0.01.
  • the collector layer 16 is made of a semiconductor containing GaAs as a main component, and does not require an advanced control technique for epitaxial growth as compared with using InGaP as a main component. Therefore, the cost can be reduced as compared with InGaP. Further, GaAs, which is the main component of the collector layer 16, has a better thermal conductivity than the conventionally used ordered InGaP, so that heat dissipation to the collector layer 16 side is improved, and high temperature operation or high output is achieved. There is also an effect that transistor characteristics in operation are improved.
  • the entire collector layer 16 containing GaAs may be an n-type semiconductor or a p-type semiconductor.
  • the DHBT 10 is an npn junction.
  • the collector layer 16 is a p-type semiconductor, the DHBT 10 becomes a pnp junction.
  • GaAs has a hole mobility much lower than the electron mobility (the electron mobility is about 0.85 m 2 / (V s), and the hole mobility is about 0.04 m 2 / (V s). .) From the viewpoint of better frequency characteristics than a pnp junction, an n-type semiconductor is preferred.
  • the collector layer 16 is doped with a dopant such as Si, S, Se, Te, or Sn.
  • a dopant such as Si, S, Se, Te, or Sn.
  • the collector layer 16 is doped with a dopant such as C, Mg, Be, Zn, or Cd.
  • the type of the heterojunction 17 between the collector layer 16 and the first base layer 18A may be any of so-called “type I”, “type II”, and “type III”.
  • the determination of the bonding type can be performed by a CV (Capacitance-Voltage) method or a PL (photoluminescence) method.
  • This junction type is preferably so-called “type II” from the viewpoint of suppressing an energy barrier against electrons between the collector layer 16 and the first base layer 18A (see, for example, energy Ec at the lower end of the conduction band in FIG. 8A). What is called is good.
  • the type of the heterojunction 19 between the emitter layer 20 and the second base layer 18B may be any of so-called “type I”, “type II”, and “type III”.
  • This junction type is preferably a so-called “type I” from the viewpoint of faster electron travel (see, for example, energy Ec at the lower end of the conduction band in FIG. 8A).
  • the base layer 18 preferably has a sheet resistance value of 200 ⁇ / square or less from the viewpoint of suppressing high frequency noise.
  • the base layer 18 may be thickened to a thickness at which the sheet resistance value is 200 ⁇ / square or less.
  • the first base layer 18A of the base layer 18 is made of a semiconductor whose main component is a material that is lattice-mismatched with the main component (GaAs) of the collector layer 16.
  • the “lattice matching” in the present embodiment is not only in the case where the lattice constants of the two materials are completely matched, but within ⁇ 0.13%, at which distortion that can neglect the lattice constant difference between the two materials can occur. This shall also be included. That is, the semiconductor of the base layer 18 has a lattice constant (less than 5.645 ⁇ ⁇ or less than 5.660 ⁇ ), which is different from ⁇ 5.63%, which is the lattice constant of GaAs, by the definition of “lattice matching” described above.
  • the material having (super) is the main component of the first base layer 18A.
  • the main component that satisfies the above conditions is not particularly limited, and examples thereof include GaSb x As 1-x (x is a composition ratio of Sb, x> 0).
  • x is a composition ratio of Sb, x> 0.
  • the main component is GaSb x As 1-x , as shown in FIG. 5, except for the case where the composition ratio x of Sb is very small (for example, when x is 0.01 or less), the lattice constant with GaAs. This is because the difference exceeds + 0.13%.
  • the film thickness of the first base layer 18A is less than the critical film thickness at which misfit transition is introduced in the crystal of the first base layer 18A, particularly at the interface between the first base layer 18A and the collector layer 16.
  • the thickness of the first base layer 18A is less than the critical thickness T1, no misfit transition is introduced into the crystal of the first base layer 18A.
  • the critical film thickness T1 or more of the first base layer 18A may be required.
  • a DHBT base layer is formed only with a GaSb 0.1 As 0.9 layer (C concentration 4 ⁇ 10 19 cm ⁇ 3 ) as a reference example
  • a sheet resistance value of 200 ⁇ / square or less is realized.
  • a film thickness of 140 nm or more is required.
  • the introduction of misfit dislocations is suppressed (avoided) by setting the film thickness of the first base layer 18A to less than the critical film thickness T1, and electrical characteristics and reliability are improved. Deterioration can be suppressed.
  • the said cost reduction and electrical property and reliability degradation suppression can be made to make compatible.
  • the film thickness of the base layer 18 having a sheet resistance value of 200 ⁇ / square or less is secured, the film thickness of the first base layer 18A is less than the critical film thickness T1, and the second base layer 18B described later is This can be handled by increasing the film thickness.
  • transduction of a misfit transition can be suppressed and sheet resistance below 200 ohm / square can be implement
  • the second base layer 18B of the base layer 18 is bonded to the first base layer 18A, and contains a material lattice-matched with the main component (GaAs) of the collector layer 16 as a main component, contrary to the first base layer 18A. ing.
  • a material having a lattice constant (differing from 5.645 ⁇ to 5.660 ⁇ ) having a difference within about ⁇ 5.33% from the lattice constant of GaAs of about 5.653 ⁇ . 2 as a main component of the base layer 18B.
  • the main component that satisfies the above conditions is not particularly limited, and examples thereof include GaAs that is the same as the main component of the collector layer 16 and Al y Ga 1-y As having a lattice constant of about 5.653 or more and less than 5.660. (Where y is the composition ratio of Al and y> 0).
  • the main component of the second base layer 18B is a binary mixed crystal material (for example, GaAs) rather than a ternary mixed crystal material (for example, AlGaAs) from the viewpoint that the variation in turn-on voltage is improved and the yield can be improved. Preferably there is. This is because the turn-on voltage of the DHBT 10A is determined by the band gap energy of the second base layer 18B in contact with the emitter layer 20.
  • the band gap energy changes depending on the concentration ratio of the group III elements Al and Ga, and the variation depends on the controllability of the epitaxial growth technology.
  • the main component is, for example, a binary mixed crystal material of GaAs
  • the group III element is only Ga, and there is basically no variation in band gap energy.
  • InP having a lattice constant of about 5.869 ⁇ is used as the material of the collector layer, and the first base layer of GaSb 0.6 As 0.4 having a lattice constant of about 5.9189 ⁇ . Is used.
  • InP is more expensive than GaAs used as a material for the collector layer, and there is a problem that it is difficult to reduce the cost of DHBT.
  • the lattice constant difference between the collector layer and the first base layer is about 4.7% because the lattice constant of GaAs is about 5.653 ⁇ . It becomes larger than the above 0.13%.
  • the first base layer formed on the collector layer is lattice-mismatched with the collector layer, and the crystal of the first base layer is distorted.
  • the difference in lattice constant between the collector layer and the second base layer of InGaAs having a lattice constant of about 5.86 ⁇ is about 3.6%, and the above-mentioned 0.13% Bigger than.
  • the second base layer formed on the collector layer via the first base layer is lattice-mismatched with the collector layer, and the crystals of the second base layer are also distorted.
  • the second base layer 18B includes the first base layer 18A lattice-matched with the collector layer 16 and the second base layer 18B lattice-matched with the collector layer 16.
  • the film thickness of the first base layer 18 is defined as the critical film thickness T1.
  • the thickness of the second base layer 18B described later can be increased.
  • FIG. 7 is a schematic diagram of the energy band structure of each layer in a thermal equilibrium state before bonding of the collector layer 16, the first base layer 18A, the second base layer 18B, and the emitter layer 20 of the DHBT 10A according to the present embodiment.
  • 8A is an energy band structure schematic diagram of each layer in a state after bonding of the collector layer 16, the first base layer 18A, the second base layer 18B, and the emitter layer 20 of the DHBT 10A according to the present embodiment.
  • 8B is an enlarged explanatory view of an energy band structure schematic diagram in the base layer 18 shown in FIG. 8A.
  • FIG. 23 is an energy band schematic diagram of a base layer composed of a first base layer made of GaSbAs and a second base layer made of InGaAs in the DHBT of the prior art (Patent Document 1).
  • the band structure of each layer is not particularly limited.
  • the second base layer 18B has a thermal equilibrium before the junction with the first base layer 18A.
  • the energy Ecb2 at the lower end of the conduction band of the second base layer 18B is higher than the energy Ecb1 at the lower end of the conduction band of the first base layer 18A.
  • the material for the second base layer 18B may be selected as appropriate. As an example satisfying such a condition, another embodiment will be described. For example, as shown in FIGS. 9, 10A, and 12B, as the material (main component) of the first base layer 18A, GaSb x As 1-x And Al y Ga 1-y As may be selected as the material (main component) of the second base layer 18B.
  • the energy Ecb2 at the bottom of the conduction band of the second base layer 18B is changed from the energy Ecb1 at the bottom of the conduction band of the first base layer 18A to room temperature.
  • the first base layer 18A and the first base layer 18A have a value higher than the value E0 obtained by subtracting the thermal energy (0.026 eV) of the free electrons and lower than the energy Ecb1 at the lower end of the conduction band of the first base layer 18A.
  • E0 the thermal energy
  • GaSb x As 1-x And GaAs may be selected as the material (main component) of the second base layer 18B.
  • the energy barrier 60 at the interface 62 is eliminated or the energy barrier 60 has no problem with respect to electron traveling, electrons can travel at high speed, and the speed of the DHBT 10A can be increased.
  • the first base layer 18A and the second base layer 18B are in a thermal equilibrium state before joining the first base layer 18B.
  • the energy Ecb1 at the lower end of the conductor of the first base layer 18A The materials of the first base layer 18A and the second base layer 18B may be appropriately selected so that a value ⁇ Ev2 ⁇ Ec2 obtained by subtracting the energy Ecb2 obtained by subtracting the energy Ecb2 at the lower end of the conductor exhibits a positive value.
  • an energy step 66 exists at the interface 62 between the first base layer and the second base layer at the conduction band lower end energy Ec.
  • This energy step 66 accelerates the electrons to generate an internal electric field for the electrons, and can further increase the speed of the DHBT 10A.
  • the carrier concentration of the base layer 18 shows a distribution that decreases in the direction in which electrons or holes flow.
  • the carrier concentration of at least one of the first base layer 18A and the second base layer 18B decreases from the emitter layer 20 side, which is the direction of electron flow, toward the collector layer 16 side.
  • the carrier concentration of at least one of the first base layer 18A and the second base layer 18B is decreased from the collector layer 16 side, which is the direction in which holes flow, toward the emitter layer 20 side. To show the distribution.
  • the material of the emitter layer 20 is not particularly limited as long as it is a semiconductor.
  • the emitter layer 20 is heterojunction with the second base layer 18B, the emitter layer 20 is preferably composed of a semiconductor whose main component is a material lattice-matched with the main component of the second base layer 18B.
  • the semiconductor of the second base layer 18B is mainly composed of Al y Ga 1-y As or GaAs
  • the semiconductor is composed of a semiconductor mainly composed of InGaP or Al y Ga 1-y As. Is preferred.
  • the main components of both are not the same.
  • the materials of the base electrode 22, the emitter electrode 26, and the collector electrode 28 are not particularly limited, and are, for example, Ti / Pt / Au, WSi, AuGe / Ni / Au, or the like.
  • the cost of the DHBT 10A can be reduced by using GaAs as the main component of the collector layer 16. Further, according to the DHBT 10A, the deterioration of electrical characteristics and reliability can be suppressed by setting the thickness of the first base layer 18A to be less than the critical thickness T1. Thereby, in the DHBT 10A, it is possible to achieve both cost reduction and suppression of deterioration of electrical characteristics and reliability.
  • DHBT according to the second embodiment of the present invention is a specific example of DHBT 10A shown in FIG. 2 described in the first embodiment.
  • the DHBT 10A according to the second embodiment is an npn junction transistor using a rectangular emitter having an emitter size of 3 ⁇ m ⁇ 20 ⁇ m.
  • the substrate 12 is made of GaAs.
  • the subcollector layer 14 is composed of n-type GaAs (Si doping concentration 5 ⁇ 10 18 cm ⁇ 3 , film thickness 0.6 ⁇ m).
  • a buffer layer (thickness 1 ⁇ m) made of undoped GaAs is provided between the substrate 12 and the subcollector layer 14.
  • the collector layer 16 is made of n-type GaAs (Si doping concentration 1 ⁇ 10 16 cm ⁇ 3 , film thickness 1.0 ⁇ m).
  • the first base layer 18A is composed of p-type GaSb 0.1 As 0.9 (C doping concentration 4 ⁇ 10 19 cm ⁇ 3 , film thickness 50 nm).
  • the second base layer 18B is composed of p-type GaAs (C doping concentration 4 ⁇ 10 19 cm ⁇ 3 , film thickness 100 nm).
  • the emitter layer 20 is composed of n-type In 0.5 Ga 0.5 P (Si concentration 3 ⁇ 10 17 cm ⁇ 3 , film thickness 30 nm).
  • the contact layer 24A is composed of an n-type GaAs contact layer (Si concentration 1 ⁇ 10 19 cm ⁇ 3 , film thickness 50 nm).
  • the contact layer 24B is composed of n-type InGa 0.5 As 0.5 (Si concentration 1 ⁇ 10 19 cm ⁇ 3 , film thickness 50 nm).
  • the collector electrode 28 is configured by stacking AuGe (film thickness 60 nm) / Ni (film thickness 10 nm) / Au (film thickness 200 nm).
  • the base electrode 22 is configured by stacking Ti (film thickness 50 nm) / Pt (film thickness 50 nm) / Au (film thickness 200 nm).
  • the collector layer 16 is made of n-type GaAs, the cost of the DHBT 10A can be reduced as compared with the case of being made of InP or ordered InGaP. it can.
  • the DHBT 10A according to the second embodiment can achieve both cost reduction and suppression of deterioration of electrical characteristics and reliability.
  • the second base layer 18B in contact with the emitter layer 20 is made of GaAs, the variation in turn-on voltage is improved and the yield can be improved as compared with a ternary mixed crystal material (for example, AlGaAs).
  • the first base layer 18A is made of p-type GaAs lattice-matched with GaAs of the collector layer 16 while the thickness of the first base layer 18A is not more than the critical thickness T1.
  • the film thickness is increased to 100 nm.
  • the energy Ecb2 at the lower end of the conduction band of the second base layer 18B is equal to the thermal energy (0.026 eV) of free electrons at room temperature from the energy Ecb1 at the lower end of the conduction band of the first base layer 18A.
  • the upper end of the valence band of the first base layer 18A is in a thermal equilibrium state before the first base layer 18A and the second base layer 18B are joined.
  • Evb2 (0.18 eV) obtained by subtracting the energy Evb2 at the upper end of the valence band of the second base layer 18B from the energy Evb1
  • an energy step 66 of about 0.16 eV exists at the interface 62 between the first base layer 18A and the second base layer 18B at the conduction band lower end energy Ec. .
  • the energy step 66 generates an internal electric field with respect to the electrons 64, thereby accelerating the electrons 64, and can further increase the speed of the DHBT 10A.
  • DHBT which concerns on 3rd Embodiment of this invention is another specific example different from 2nd Embodiment of DHBT10A shown in FIG. 2 demonstrated in 1st Embodiment.
  • Each configuration of the DHBT 10A according to the third embodiment is the same as each configuration of the second embodiment except for the material of the second base layer 18B.
  • the second base layer 18B is composed of p-type Al 0.05 Ga 0.95 As (C doping concentration 4 ⁇ 10 19 cm ⁇ 3 , film thickness 100 nm).
  • the collector layer 16 is composed of n-type GaAs
  • the cost of the DHBT 10A can be reduced as in the second embodiment.
  • the first base layer 18A is made of p-type GaSb 0.1 As 0.9 that is lattice-mismatched with GaAs of the collector layer 16, as in the second embodiment, electrical characteristics and reliability are improved. Deterioration can be suppressed. As a result, in the DHBT 10A according to the third embodiment, it is possible to achieve both cost reduction and suppression of deterioration of electrical characteristics and reliability.
  • a sheet resistance of 200 ⁇ / square or less, specifically 197 ⁇ / square, which is desired from the viewpoint of suppressing high-frequency noise can be realized.
  • GaSb x As 1-x is selected as the material of the first base layer 18A, and p-type Al 0.05 Ga 0.95 As is used as the material of the second base layer 18B. Selected. Therefore, as shown in FIG. 9, the energy Ecb2 at the lower end of the conduction band of the second base layer 18B is higher than the value E0 and higher than the energy Ecb1 at the lower end of the conduction band of the first base layer 18A.
  • the interface 62 between the first base layer 18A and the second base layer 18B at the energy Ec at the bottom of the conduction band is present in the second DHBT 10A.
  • the energy barrier 60 does not exist.
  • the upper end of the valence band of the first base layer 18A is in a thermal equilibrium state before the first base layer 18A and the second base layer 18B are joined.
  • a value ⁇ Ev2 (0.20 eV) obtained by subtracting the energy Evb2 at the upper end of the valence band of the second base layer 18B from the energy Evb1 from the energy Ecb1 at the lower end of the conduction band of the first base layer 18A to the lower end of the conduction band of the second base layer 18B.
  • an energy step 66 of about 0.22 eV exists at the interface 62 between the first base layer 18A and the second base layer 18B at the conduction band lower end energy Ec. .
  • the energy step 66 generates an internal electric field with respect to the electrons 64, thereby accelerating the electrons 64, and can further increase the speed of the DHBT 10A.
  • DHBT according to the fourth embodiment of the present invention is another specific example different from the second and third embodiments of the DHBT 10A shown in FIG. 2 described in the first embodiment.
  • Each configuration of the DHBT 10A according to the fourth embodiment is the same as each configuration of the second embodiment except for the composition ratio of the first base layer 18A.
  • the first base layer 18A of the fourth embodiment is made of GaSb x As 1- x. As shown in FIG. 13A, the first base layer 18A has a ratio of electrons to the composition ratio x of Sb in the first base layer 18A. The distribution increases from the emitter layer 20 side, which is the flowing direction, toward the collector layer 16 side. More specifically, x is 0.1 at a portion where the first base layer 18A is in contact with the collector layer 16, x is 0 at a portion where the first base layer 18A is in contact with the second base layer 18B, and x is between them. It is changing linearly.
  • the energy Ec at the lower end of the conduction band is generated in the first base layer 18A.
  • the structure has an inclination 70A that gradually decreases from the layer 20 side (second base layer 18B side) toward the collector layer 16 side. Since the slope 70A in the energy Ec at the lower end of the conduction band acts as an internal electric field for the electrons 64, the electrons 64 are further accelerated in the first base layer 18A, and the speed of the DHBT 10A can be increased.
  • the composition ratio x of Sb in the first base layer 18 is linearly changed.
  • the composition ratio x increases from the emitter layer 20 side toward the collector layer 16 side. Any change may be used as long as the distribution increases.
  • the composition ratio x may be changed stepwise as shown in FIG. 14A.
  • the composition ratio x may be changed in a curved line like an arc as shown in FIG. 14B.
  • the composition ratio x may be changed in a curve like a quadratic function as shown in FIG. 14C.
  • x is 0.1 at a portion where the first base layer 18A is in contact with the collector layer 16, and x is 0 at a portion where the first base layer 18A is in contact with the second base layer 18B. Not as long.
  • DHBT according to the fifth embodiment of the present invention is another specific example different from the second and third embodiments of the DHBT 10A shown in FIG. 2 described in the first embodiment.
  • Each configuration of the DHBT 10A according to the fifth embodiment is the same as each configuration of the second embodiment except for the C doping concentration (carrier concentration) of the first base layer 18A and the second base layer 18B.
  • the C doping concentration is 4 ⁇ 10 19 cm ⁇ 3 at the portion where the first base layer 18 A is in contact with the collector layer 16, and the C doping concentration is 5 at the portion where the second base layer 18 B is in contact with the emitter layer 20. ⁇ 10 19 cm ⁇ 3, and the C doping concentration therebetween is changed linearly.
  • the conduction band is formed in the first base layer 18A and the second base layer 18B.
  • the energy Ec at the lower end has a structure having an inclination 70B that gradually decreases from the emitter layer 20 side toward the collector layer 16 side. Since the slope 70B in the energy Ec at the lower end of the conduction band acts as an internal electric field for the electrons 64, the electrons 64 are further accelerated in the second base layer 18B and the first base layer 18A, and the speed of the DHBT 10A can be increased.
  • the C doping concentration in the first base layer 18A and the second base layer 18B is linearly changed.
  • the C doping concentration is changed from the emitter layer 20 side to the collector layer 16. Any change may be used as long as it shows a distribution that decreases toward the side.
  • the C doping concentration is constant in the first base layer 18A and the second base layer 18B, and is changed stepwise between the first base layer 18A and the second base layer 18B. Also good.
  • the C doping concentration may be constant in the first base layer 18A and may be changed stepwise in the second base layer 18B.
  • FIG. 16A the C doping concentration in the first base layer 18A and the second base layer 18B is linearly changed.
  • the C doping concentration is changed from the emitter layer 20 side to the collector layer 16. Any change may be used as long as it shows a distribution that decreases toward the side.
  • the C doping concentration is constant in the first base layer 18A and the second base layer 18B, and is changed stepwise between the first base layer 18A and the second base
  • the C doping concentration may be constant in the first base layer 18A and may be inclined in the second base layer 18B. Furthermore, as shown in FIG. 16D, the C doping concentration may be constant in the second base layer 18B and may be inclined in the first base layer 18A.
  • the C doping concentration is 4 ⁇ 10 19 cm ⁇ 3 at the portion where the first base layer 18A is in contact with the collector layer 16, and the C doping concentration is 5 ⁇ 10 19 cm at the portion where the second base layer 18B is in contact with the emitter layer 20.
  • the value of the C doping concentration is not limited to this.
  • This sixth embodiment is different from the second embodiment in that the DHBT 10A (unit HBT) described in the second embodiment is connected in parallel.
  • FIG. 17A is a plan view of the DHBT 100 according to the sixth embodiment of the present invention
  • FIG. 17B is a cross-sectional view taken along the line II-II of FIG. 17A.
  • the DHBT 10A described in the third to fifth embodiments can also handle high power by connecting the DHBT 10A in parallel.
  • a buffer layer 50 (thickness 1 ⁇ m) made of undoped GaAs and a subcollector layer 14 made of n-type GaAs (Si doping concentration 5 ⁇ 10 18 cm ⁇ 3 and a film thickness of 0.6 ⁇ m) are deposited by metal organic vapor phase epitaxy.
  • a collector layer 16 (Si doping concentration 5 ⁇ 10 16 cm ⁇ 3 , film thickness 1.0 ⁇ m) made of n-type GaAs and p-type GaSb 0.1 As 0.9 is formed on the subcollector layer 14.
  • a first base layer 18A (C doping concentration 4 ⁇ 10 19 cm ⁇ 3 , film thickness 50 nm)
  • a second base layer 18B made of p-type GaAs (C doping concentration 4 ⁇ 10 19 cm ⁇ 3 , film thickness 100 nm)
  • an emitter layer 20 Si concentration 3 ⁇ 10 17 cm ⁇ 3 , film thickness 30 nm
  • n-type In 0.5 Ga 0.5 P is laminated by a metal organic vapor phase epitaxy method.
  • Layer 24B Si doping concentration 1 ⁇ 10 16 cm ⁇ 3 , film thickness 50 nm is deposited by metal organic vapor phase epitaxy.
  • a W 0.7 Si 0.3 layer 25 (film thickness: 0.3 ⁇ m) is deposited on the entire surface of the wafer by using a high frequency sputtering method.
  • the W 0.7 Si 0.3 layer 25 is processed by photolithography and dry etching using CF 4 to form the emitter electrode 26.
  • the contact layer 24B and the contact layer 24A are processed into a desired shape to form an emitter region.
  • Ti film thickness: 50 nm
  • Pt film thickness: 50 nm
  • Au through the emitter layer 20 and at least on the second base layer 18B, using vapor deposition / lift-off method.
  • a base electrode 22 having a thickness of 200 nm is formed.
  • unnecessary regions of the emitter layer 20, the second base layer 18B, the first base layer 18A, and the collector layer 16 are removed by photolithography and wet etching, and the subcollector layer 14 is removed. Is exposed to form a base region.
  • the etching solution is as follows. Hydrochloric acid is used as an etchant for etching the emitter layer 20.
  • the collector electrode 28 is formed by vapor deposition / lift-off method, and alloyed at 350 ° C. for 30 minutes.
  • the collector electrode 28 is a laminated body made of AuGe (film thickness 60 nm) / Ni (film thickness 10 nm) / Au (film thickness 200 nm).
  • an isolation groove 42 is formed by wet etching.
  • wiring for connecting the emitter electrodes 26 between the unit HBTs, the base electrodes 22 and the collector electrodes 28 is formed.
  • the DHBT 100 shown in FIGS. 17A and 17B can be manufactured. According to DHBT100 manufactured in this way, the same effect as the above-mentioned 6th embodiment can be produced.
  • the method of manufacturing the DHBT 100 has been described.
  • the DHBT 10A of the first to fifth embodiments described above can also be manufactured by using a conventional technique in the technique described in the seventh embodiment. it can.
  • FIG. 20 is a diagram showing a block configuration of the power amplifier 200.
  • the power amplifier 200 includes a high frequency input terminal 210 that is a high frequency input terminal, an input matching circuit 220 that matches inputs from the high frequency input terminal 210, and a first that amplifies the output from the input matching circuit 220.
  • Output matching circuit 260 and a high frequency output terminal 270 for outputting the output from the output matching circuit 260 as a high frequency.
  • FIG. 21 is a plan view showing a mounting form of the power amplifier module 300 constituting the power amplifier 200
  • FIG. 22 is a cross-sectional view taken along the line III-III of FIG.
  • the power amplifier module is configured by alternately stacking 300, three mounting boards 311 to 313 and four conductor layers 321 to 324, and the DHBT 10A is connected on the conductor layer 322.
  • the DHBT 10A connected on the conductor layer 322 of the power amplifier module 300 is connected to the surrounding conductor layer 321 by wiring.
  • the plurality of passive elements 301 are arranged so as to connect predetermined conductor layers 321 respectively.
  • the DHBT 10A since the DHBT 10A is provided, it is possible to achieve a power amplifier module that can achieve both cost reduction and suppression of deterioration of electrical characteristics and reliability.
  • the present invention is not limited to this, and the DHBT 10A and the DHBT 100 described in the third to sixth embodiments also apply. It can be implemented similarly.
  • the first to eighth embodiments are intended to facilitate understanding of the present invention, and are not intended to limit the present invention.
  • the present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof.

Abstract

　低コスト化と、電気的特性及び信頼性の劣化抑制を両立させる。ヘテロ接合バイポーラトランジスタ（１０Ａ）は、ＧａＡｓを主成分とした半導体で構成されたコレクタ層（１６）と、コレクタ層（１６）とヘテロ接合され、コレクタ層（１６）の主成分と格子不整合する材料が主成分とした半導体で構成され、且つミスフィット転移が導入される臨界膜厚未満の膜厚である第１ベース層（１８Ａ）と、第１ベース層（１８Ａ）と接合され、コレクタ層（１６）の主成分と格子整合する材料を主成分とした半導体で構成された第２ベース層（１８Ｂ）と、を含むベース層（１８Ａ）と、第２ベース層（１８Ｂ）とヘテロ接合されたエミッタ層（２０）と、を有する。

Description

ヘテロ接合バイポーラトランジスタ
　本発明は、ヘテロ接合バイポーラトランジスタに関する。
　従来から、トランジスタのオフセット電圧を低減するため、ダブルヘテロ接合バイポーラトランジスタ（以下、ＤＨＢＴ：Double Heterojunction Bipolar Transistorと称す。）の開発が試みられている。
　例えば特許文献１には、ＩｎＰのコレクタ層とヘテロ接合されたＧａＡｓＳｂの第１ベース層と、ＩｎＰのエミッタ層とヘテロ接合されたＩｎＧａＡｓの第２ベース層と、からなる２層構造のベース層を有するＤＨＢＴが開示されている。
特開２００３－２９７８４９号公報
　しかしながら、特許文献１のＤＨＢＴでは、コレクタ層の材料にＧａＡｓに比べて高価なＩｎＰを使用しているため、ＤＨＢＴの低コスト化が困難であるという問題がある。
　仮に特許文献１のＤＨＢＴにおいてコレクタ層の材料として安価なＧａＡｓを使用すると、コレクタ層上に形成される第１ベース層がコレクタ層と材料の違いにより格子不整合して、第１ベース層の結晶が歪んでしまう。同様に、コレクタ層上に第１ベース層を介して形成される第２ベース層がコレクタ層と格子不整合して、第２ベース層の結晶も歪んでしまう。
　また、移動体通信用のパワーアンプに用いられるＤＨＢＴでは高周波ノイズ抑制の観点からベース層のシート抵抗値を下げるために、ベース層の膜厚を厚くすることが望まれる。しかしながら、ベース層の膜厚を厚くする際に、コレクタ層と格子不整合した第１ベース層や第２ベース層の膜厚がそれぞれ臨界膜厚以上となると、各層の結晶の歪みを緩和するため当該結晶中にミスフィット転移が導入され、電気的特性及び信頼性を極端に劣化させてしまうという問題がある。
　本発明はこのような事情に鑑みてなされたものであり、ＤＨＢＴにおいて、低コスト化と、電気的特性及び信頼性の劣化抑制を両立させることを目的とする。
　本発明の一側面に係るヘテロ接合バイポーラトランジスタは、ＧａＡｓを主成分とした半導体で構成されたコレクタ層と、前記コレクタ層とヘテロ接合され、前記コレクタ層の主成分と格子不整合する材料を主成分とした半導体で構成され、且つミスフィット転移が導入される臨界膜厚未満の膜厚である第１ベース層と、前記第１ベース層と接合され、前記コレクタ層の主成分と格子整合する材料を主成分とした半導体で構成された第２ベース層と、前記第２ベース層とヘテロ接合されたエミッタ層と、を有する。
　本発明によれば、ＤＨＢＴにおいて、低コスト化と、電気的特性及び信頼性の劣化抑制を両立させることが可能となる。
第１実施形態に係るＤＨＢＴの平面図である。 図１のＩ－Ｉ断面図である。 図２に示すＤＨＢＴの変形例を示す図である。 図２に示すＤＨＢＴの他の変形例を示す図である。 ＧａＡｓに対するＧａＳｂｘＡｓ１－ｘの格子定数差（％）のＳｂの組成比依存性を、横軸をＳｂの組成比ｘとし、縦軸を格子定数差（％）として表したグラフ図である。 ＧａＳｂｘＡｓ１－ｘの臨界膜厚のＳｂの組成比依存性を、横軸をＳｂの組成比ｘとし、縦軸を臨界膜厚（ｎｍ）として表したグラフ図である。 第１実施形態に係るＤＨＢＴのコレクタ層、第１ベース層、第２ベース層及びエミッタ層の各層の接合前の熱平衡状態における各層のエネルギーバンド構造模式図である。 第１実施形態に係るＤＨＢＴのコレクタ層、第１ベース層、第２ベース層及びエミッタ層の各層の接合後の状態における各層のエネルギーバンド構造模式図である。 図８Ａに示すベース層におけるエネルギーバンド構造模式図の拡大説明図である。 第３実施形態に係るＤＨＢＴのコレクタ層、第１ベース層、第２ベース層及びエミッタ層の各層の接合前の熱平衡状態における各層のエネルギーバンド構造模式図である。 第３実施形態に係るＤＨＢＴのコレクタ層、第１ベース層、第２ベース層及びエミッタ層の各層の接合後の状態における各層のエネルギーバンド構造模式図である。 図１０Ａに示すベース層におけるエネルギーバンド構造模式図の拡大説明図である。 第２実施形態に係るＤＨＢＴのコレクタ層、第１ベース層、第２ベース層及びエミッタ層の各層の接合前の熱平衡状態における各層のエネルギーバンド構造模式図である。 第２実施形態に係るＤＨＢＴのコレクタ層、第１ベース層、第２ベース層及びエミッタ層の各層の接合後の状態における各層のエネルギーバンド構造模式図である。 図１２Ａに示すベース層におけるエネルギーバンド構造模式図の拡大説明図である。 第４実施形態に係るＤＨＢＴにおいて、コレクタ層、第１ベース層、第２ベース層及びエミッタ層内のＳｂの組成比ｘの変化を、横軸を距離とし、縦軸をＳｂの組成比ｘとして表したグラフ図である。 第４実施形態に係るＤＨＢＴにおいて、ベース層におけるエネルギーバンド構造の模式図である。 第４実施形態に係るＤＨＢＴにおいて、図１３Ａに示す組成比ｘの変化と異なる組成比ｘの変化の一例を表したグラフ図である。 第４実施形態に係るＤＨＢＴにおいて、図１３Ａに示す組成比ｘの変化と異なる組成比ｘの変化の他の例を表したグラフ図である。 第４実施形態に係るＤＨＢＴにおいて、図１３Ａに示す組成比ｘの変化と異なる組成比ｘの変化のさらに他の例を表したグラフ図である。 第５実施形態に係るＤＨＢＴにおいて、コレクタ層、第１ベース層、第２ベース層及びエミッタ層内のＣドーピング濃度の変化を、横軸を距離とし、縦軸をＣドーピング濃度として表したグラフ図である。 第５実施形態に係るＤＨＢＴにおいて、ベース層におけるエネルギーバンド構造の模式図である。 第５実施形態に係るＤＨＢＴにおいて、図１５Ａに示すＣドーピング濃度の変化と異なるＣドーピング濃度の変化の一例を表したグラフ図である。 第５実施形態に係るＤＨＢＴにおいて、図１５Ａに示すＣドーピング濃度の変化と異なるＣドーピング濃度の変化の他の例を表したグラフ図である。 第５実施形態に係るＤＨＢＴにおいて、図１５Ａに示すＣドーピング濃度の変化と異なるＣドーピング濃度の変化のさらに他の例を表したグラフ図である。 第５実施形態に係るＤＨＢＴにおいて、図１５Ａに示すＣドーピング濃度の変化と異なるＣドーピング濃度の変化のさらにまた他の例を表したグラフ図である。 本発明の第６実施形態に係るＤＨＢＴの平面図である。 図１７ＡのＩＩ－ＩＩ断面図である。 第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１８Ａから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１８Ｂから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１８Ｃから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１８Ｄから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１９Ａから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１９Ｂから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 図１９Ｃから続く、第６実施形態で説明したＤＨＢＴの製造工程図を示す図である。 第８実施形態に係る電力増幅器のブロック構成を示す図である。 第８実施形態に係る電力増幅器を構成する電力増幅器モジュールの実装形態を示す平面図である。 図２１のＩＩＩ－ＩＩＩ断面図である。 従来技術（上記特許文献１）のＤＨＢＴにおいて、ＧａＳｂＡｓからなる第１ベース層とＩｎＧａＡｓからなる第２ベース層で構成されたベース層におけるエネルギーバンド模式図である。
　以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。即ち、本発明は、その趣旨を逸脱しない範囲で種々変形（各実施例を組み合わせる等）して実施することができる。また、以下の図面の記載において、同一または類似の部分には同一または類似の符号を付して表している。図面は模式的なものであり、必ずしも実際の寸法や比率等とは一致しない。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。
（第１実施形態）
　本発明の第１実施形態に係るダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）は、主として、基板上にコレクタ層、ベース層、及びエミッタ層を備え、コレクタ層とベース層、及び、ベース層とエミッタ層がそれぞれへテロ接合されて構成されている。このＤＨＢＴは、シングルヘテロ接合バイポーラトランジスタ（以下、ＳＨＢＴと称す。）に比べてオフセット電圧の低減が図られている。
＜構造＞
　まず、第１実施形態に係るＤＨＢＴの構造について説明する。図１は第１実施形態に係るＤＨＢＴ１０Ａの平面図であり、図２は図１のＩ－Ｉ断面図である。
　図１及び図２に示すように、第１実施形態に係るＤＨＢＴ１０Ａでは、基板１２上に、サブコレクタ層１４が形成される。このサブコレクタ層１４上に、コレクタ層１６、単層の第１ベース層１８Ａと単層の第２ベース層１８Ｂで構成されるベース層１８、エミッタ層２０の各層が形成される。これらコレクタ層１６と第１ベース層１８Ａの接合は、ヘテロ接合１７とされている。また、第２ベース層１８Ｂとエミッタ層２０の接合も、ヘテロ接合１９とされている。このエミッタ層２０を介して、ベース電極２２が配置される。また、エミッタ層２０上には、例えば２層構造のコンタクト層２４が設けられている。
　コンタクト層２４上にはエミッタ電極２６が、サブコレクタ層１４上にはコレクタ電極２８がそれぞれ配置される。コレクタ電極２８は、コレクタ配線３０を介して金属パッド３２と接続されている（図１参照）。ベース電極２２は、ベース配線３４を介して金属パッド３６と接続されている（図１参照）。エミッタ電極２６は、エミッタ配線３８を介して金属パッド４０と接続している。この金属パッド４０とコレクタ電極２８の間には、アイソレーション溝４２が形成されている。また、金属パッド３２，３６，４０は、ＨＢＴ１０の外部と電気的接続のために用いられる。
　なお、以上に説明したＤＨＢＴ１０Ａの構造は、一例であって限定されるものではない。
　例えば、ＤＨＢＴ１０Ａにおいて、後述するように基板１２とサブコレクタ層１４の材料が異なる場合、基板１２とサブコレクタ層１４の間には、単層又は多層のバッファー層が設けられてもよい。例えば、図３に示すＤＨＢＴ１０Ｂのように、基板１２とサブコレクタ層１４の間には、基板１２側から順に第１バッファー層５０Ａ、第２バッファー層５０Ｂ、及び第３バッファー層５０Ｃの３層のバッファー層５０が設けられてもよい。
　また、第１ベース層１８Ａと第２ベース層１８Ｂは、単層でなく少なくとも一方が多層で構成されてもよい。例えば、図４に示すＤＨＢＴ１０Ｃのように、第２ベース層１８Ｂがコレクタ層１６側から順に第１層１８Ｃと第２層１８Ｄの２層で構成されてもよい。
　また、エミッタ層２０とコンタクト層２４の間には、図示しない単層又は多層の所謂バラスト抵抗層が設けられてもよい。
＜各構成の説明＞
　次に、以上の構造を備えたＤＨＢＴ１０Ａの各構成の材料やバンド構造等について説明する。
　基板１２は、特に限定されないが、半絶縁性材料や半導体材料を主成分として含有していることが好ましい。半絶縁性としては例えばＧａＡｓやＩｎＰ、ＳｉＣ、ＧａＮ等が挙げられ、半導体材料としては例えばＳｉが挙げられる。そして、これらの中でも、ＩｎＰ等に比べて安価で大口径化が容易なＧａＡｓ又はＳｉを主成分として含有していることが好ましい。さらに、ＧａＡｓよりも安価で大口径化が容易なＳｉを主成分として含有していることが好ましい。なお、「主成分」とは、ある基板又はある層全体に占める主成分となる材料の割合が８０質量％以上であることをいう。したがって、基板１２は、主成分以外にも不純物を２０質量％未満ならば含有してもよい。ただし、半絶縁性という特性を保つという観点や低コスト化という観点からは、不純物が少ない方が好ましい。
　仮に基板１２の材料としてＳｉを用いる場合は、後述するコレクタ層１６と材料（ＧａＡｓ）が異なり格子定数も異なる。したがって、例えば図３に示すように、基板１２とコレクタ層１６との間に、それぞれアンドープのＧａＡｓを構成材料とした、第１バッファー層５０Ａ（例えば膜厚２０ｎｍ）、第２バッファー層５０Ｂ（例えば膜厚０．７μｍ）、及び第３バッファー層５０Ｃ（例えば膜厚１μｍ）を設けることが好ましい。
　サブコレクタ層１４の材料は、特に限定されないが、例えばｎ型ＧａＡｓ（Ｓｉ濃度５×１０１８ｃｍ－３）である。サブコレクタ層１４の膜厚も、特に限定されないが、例えば０．６μｍである。
　コレクタ層１６は、コレクタ層１６の材料として従来から使用されているＩｎＰよりも安価で低コスト化できるＧａＡｓを主成分とした半導体で構成されている。また、コレクタ層１６の半導体は、ＧａＡｓ以外にも不純物（後述するドーパントを含む）を２０質量％未満ならば含有してもよい。また、ＧａＡｓの組成比は完全に１：１でなくてもよく、０．０１程度ならば１：１からずれてもよい。
　なお、従来のコレクタ層の主成分として使用されている材料には、ＩｎＰ以外にも秩序化ＩｎＧａＰがある。しかし、この秩序化ＩｎＧａＰは、秩序化させるためにエピタキシャル成長において特定の結晶成長温度範囲に制御する必要があり、高度な制御技術を必要とするため工業的な観点でコストダウンが難しい。
　これに対し、コレクタ層１６はＧａＡｓを主成分とした半導体で構成されており、ＩｎＧａＰを主成分とするよりも、エピタキシャル成長する際の高度な制御技術を必要としない。したがって、ＩｎＧａＰよりも低コスト化できる。
また、コレクタ層１６の主成分とされるＧａＡｓは、従来から使用されている秩序化ＩｎＧａＰに比べて熱伝導率が良いため、コレクタ層１６側への放熱性が向上し、高温動作或いは高出力動作でのトランジスタ特性が改善するという効果もある。
　なお、ＧａＡｓを含有するコレクタ層１６全体は、ｎ型半導体であっても、ｐ型半導体であってもよい。コレクタ層１６がｎ型半導体である場合は、ＤＨＢＴ１０はｎｐｎ接合となる。また、コレクタ層１６がｐ型半導体である場合は、ＤＨＢＴ１０はｐｎｐ接合となる。ただし、ＧａＡｓは、電子移動度よりもホール移動度が非常に低いため（電子移動度は約０．８５ｍ２／(Ｖ ｓ)、ホール移動度は約０．０４ｍ２／(Ｖ ｓ)である。）ｐｎｐ接合より周波数特性が良いという観点から、ｎ型半導体である方が好ましい。なお、コレクタ層１６をｎ型にするためには、コレクタ層１６にＳｉやＳ，Ｓｅ，Ｔｅ、Ｓｎ等のドーパントをドープする。また、コレクタ層１６をｐ型にするためには、コレクタ層１６にＣやＭｇ，Ｂｅ，Ｚｎ，Ｃｄ等のドーパントをドープする。
　このコレクタ層１６と第１ベース層１８Ａとのヘテロ接合１７のタイプは、所謂「タイプI」、「タイプII」及び「タイプIII」と呼ばれるもののうち、いずれであってもよい。この接合タイプの判定は、ＣＶ（Capacitance-Voltage）法やＰＬ（photoluminescence）法により行うことができる。この接合タイプは、好ましくは、コレクタ層１６と第１ベース層１８Ａとの間の電子に対するエネルギー障壁を抑制するという観点（例えば図８Ａの伝導帯下端のエネルギーＥｃ参照）から、所謂「タイプII」と呼ばれるものがよい。
一方で、エミッタ層２０と第２ベース層１８Ｂとのヘテロ接合１９のタイプは、所謂「タイプI」、「タイプII」及び「タイプIII」と呼ばれるもののうち、いずれであってもよい。この接合タイプは、好ましくは、電子の走行が速くなるという観点（例えば図８Ａの伝導帯下端のエネルギーＥｃ参照）から、所謂「タイプI」と呼ばれるものがよい。
　ベース層１８は、ＤＨＢＴ１０Ａを例えば移動体通信用のパワーアンプに用いる場合、そのシート抵抗値が、高周波ノイズ抑制の観点から、２００Ω／ｓｑｕａｒｅ以下であることが好ましい。このシート抵抗値を２００Ω／ｓｑｕａｒｅ以下とするには、ベース層１８の膜厚をシート抵抗値が２００Ω／ｓｑｕａｒｅ以下となる膜厚まで厚くすればよい。
　ベース層１８の第１ベース層１８Ａは、コレクタ層１６の主成分（ＧａＡｓ）と格子不整合する材料を主成分とした半導体で構成されている。なお、本実施形態の「格子整合」とは、２つの材料の格子定数が完全一致する場合だけでなく、２つの材料の格子定数差が無視できる程度の歪みが生じ得る±０．１３％以内の場合も含むものとする。すなわち、ベース層１８の半導体は、上述した「格子整合」の定義により、ＧａＡｓの格子定数である約５．６５３Åと±０．１３％以外の差の格子定数（５．６４５Å未満又は５．６６０Å超）を有した材料が第１ベース層１８Ａの主成分としている。
　上記条件を満たす主成分としては、特に限定されないが、例えばＧａＳｂｘＡｓ１－ｘ（ｘはＳｂの組成比で、ｘ＞０）が挙げられる。主成分がＧａＳｂｘＡｓ１－ｘであるときは、図５に示すように、Ｓｂの組成比ｘがごく僅かな場合（例えばｘが０．０１以下の場合）を除き、ＧａＡｓとの格子定数差が＋０．１３％超となるからである。
　第１ベース層１８Ａの膜厚は、第１ベース層１８Ａの結晶中、特に第１ベース層１８Ａとコレクタ層１６との界面に、ミスフィット転移が導入される臨界膜厚未満とされている。
　例えば、第１ベース層１８Ａの主成分がＧａＳｂｘＡｓ１－ｘの場合、図６に示すように、臨界膜厚Ｔ１は、Ｔ１＝４．２６ｘ－１．２１（ｎｍ）で表される。したがって、この場合、第１ベース層１８Ａの膜厚は、Ｔ１＝４．２６ｘ－１．２１（ｎｍ）未満とされる。
　このように、本実施形態では、第１ベース層１８Ａの膜厚が臨界膜厚Ｔ１未満なので、第１ベース層１８Ａの結晶中にミスフィット転移が導入されない。
　ここで、上述したようにシート抵抗値が２００Ω／ｓｑｕａｒｅ以下となるベース層１８の膜厚を確保するためには、第１ベース層１８Ａの臨界膜厚Ｔ１以上必要となる場合がある。例えば参考例として、ＧａＳｂ０．１Ａｓ０．９の層（Ｃ濃度４×１０１９ｃｍ－３）のみでＤＨＢＴのベース層を形成しようとした場合、２００Ω／ｓｑｕａｒｅ以下のシート抵抗値を実現するためには１４０ｎｍ以上の膜厚が必要となる。しかしながら、参考例ではＧａＡｓのコレクタ層とＧａＳｂ０．１Ａｓ０．９のベース層との格子定数差が約１％存在するため、ベース層の膜厚が７０ｎｍを超えると結晶中にミスフィット転位が導入されて電気的特性及び信頼性を極端に悪化させる。
　これに対し、本実施形態に係るＤＨＢＴ１０Ａでは、第１ベース層１８Ａの膜厚を臨界膜厚Ｔ１未満とすることで、ミスフィット転位の導入を抑制（回避）し、電気的特性及び信頼性の劣化抑制ができる。これにより、本実施形態に係るＤＨＢＴ１０Ａでは、上記低コスト化と、電気的特性及び信頼性の劣化抑制を両立させることができる。
　また、シート抵抗値が２００Ω／ｓｑｕａｒｅ以下となるベース層１８の膜厚を確保する場合には、第１ベース層１８Ａの膜厚を臨界膜厚Ｔ１未満としつつ、後述する第２ベース層１８Ｂの膜厚を厚くすることで対応が可能となる。これにより、本実施形態に係るＤＨＢＴ１０Ａでは、ミスフィット転移の導入を抑制し、且つ、２００Ω／ｓｑｕａｒｅ以下のシート抵抗を実現することができる。
　ベース層１８の第２ベース層１８Ｂは、第１ベース層１８Ａと接合され、第１ベース層１８Ａとは逆に、コレクタ層１６の主成分（ＧａＡｓ）と格子整合する材料を主成分として含有している。すなわち、上述した「格子整合」の定義により、ＧａＡｓの格子定数である約５．６５３Åと±０．１３％以内の差の格子定数（５．６４５Å以上５．６６０Å以下）を有した材料が第２ベース層１８Ｂの主成分とされている。
　上記条件を満たす主成分としては、特に限定されないが、例えばコレクタ層１６の主成分と同じＧａＡｓや格子定数が約５．６５３以上５．６６０未満であるＡｌｙＧａ１－ｙＡｓ等が挙げられる（ただし、ｙはＡｌの組成比であり、ｙ＞０）。また、第２ベース層１８Ｂの主成分は、ターンオン電圧のバラツキが改善され歩留まりが向上できるという観点から、３元混晶の材料（例えばＡｌＧａＡｓ）よりも２元混晶の材料（例えばＧａＡｓ）であることが好ましい。なぜなら、ＤＨＢＴ１０Ａのターンオン電圧はエミッタ層２０と接する第２ベース層１８Ｂのバンドギャップエネルギーにより決まるからである。より具体的に、主成分が例えばＡｌＧａＡｓの３元混晶の材料だと、III族元素であるＡｌとＧａの濃度比によりバンドギャップエネルギーが変化し、そのバラツキはエピタキシャル成長技術の制御性に依存してしまうが、主成分が例えばＧａＡｓの２元混晶の材料だと、III族元素はＧａのみでありバンドギャップエネルギーのバラツキが基本的に無いからである。
　なお、特許文献１のＤＨＢＴでは、コレクタ層の材料に格子定数が約５．８６９ÅであるＩｎＰを使用し、格子定数が約５．９１８９ÅであるＧａＳｂ０．６Ａｓ０．４の第１ベース層を使用している。
　しかしながら、ＩｎＰは、コレクタ層の材料として使われるＧａＡｓに比べて高価であり、ＤＨＢＴの低コスト化が困難であるという問題がある。
　仮に特許文献１のＤＨＢＴにおいてコレクタ層の材料として安価なＧａＡｓを使用すると、ＧａＡｓの格子定数が約５．６５３Åなので、コレクタ層と第１ベース層との格子定数差が約４．７％となり、上記０．１３％よりも大きくなる。この結果、コレクタ層上に形成される第１ベース層がコレクタ層と格子不整合して、第１ベース層の結晶が歪んでしまう。同様に、コレクタ層の材料としてＧａＡｓを使用すると、コレクタ層と、格子定数が約５．８６ÅであるＩｎＧａＡｓの第２ベース層との格子定数差が約３．６％となり、上記０．１３％よりも大きくなる。この結果、コレクタ層上に第１ベース層を介して形成される第２ベース層がコレクタ層と格子不整合して、第２ベース層の結晶も歪んでしまう。
　一方で、本実施形態では、コレクタ層１６と格子不整合する第１ベース層１８Ａと、コレクタ層１６と格子整合する第２ベース層１８Ｂとを有しているため、第２ベース層１８Ｂには臨界膜厚Ｔ１がなく、上述したように、シート抵抗値が例えば２００Ω／ｓｑｕａｒｅ以下となるベース層１８の膜厚を確保する場合には、第１ベース層１８の膜厚を臨界膜厚Ｔ１としつつ、後述する第２ベース層１８Ｂの膜厚を厚くすることができるようになる。
　次に、コレクタ層１６、第１ベース層１８Ａ、第２ベース層１８Ｂ及びエミッタ層２０の各層のバンド構造について説明する。図７は、本実施形態に係るＤＨＢＴ１０Ａのコレクタ層１６、第１ベース層１８Ａ、第２ベース層１８Ｂ及びエミッタ層２０の各層の接合前の熱平衡状態における各層のエネルギーバンド構造模式図である。また図８Ａは、本実施形態に係るＤＨＢＴ１０Ａのコレクタ層１６、第１ベース層１８Ａ、第２ベース層１８Ｂ及びエミッタ層２０の各層の接合後の状態における各層のエネルギーバンド構造模式図である。また図８Ｂは、図８Ａに示すベース層１８におけるエネルギーバンド構造模式図の拡大説明図である。また図２３は、従来技術（上記特許文献１）のＤＨＢＴにおいて、ＧａＳｂＡｓからなる第１ベース層とＩｎＧａＡｓからなる第２ベース層で構成されたベース層におけるエネルギーバンド模式図である。
　なお、図７及び図８中の符号は以下の意味を示す。
「Ｅｃ」：ＤＨＢＴのバンド構造における伝導帯下端のエネルギー
「Ｅｖ」：ＤＨＢＴのバンド構造における価電子帯上端のエネルギー
「Ｅｃｃ」：コレクタ層１６の伝導帯下端のエネルギー
「Ｅｃｂ１」：第１ベース層１８Ａの伝導帯下端のエネルギー
「Ｅｃｂ２」：第２ベース層１８Ｂの伝導帯下端のエネルギー
「Ｅｃｅ」：エミッタ層２０の伝導帯下端のエネルギー
「Ｅｖｃ」：コレクタ層１６の価電子帯上端のエネルギー
「Ｅｖｂ１」：第１ベース層１８Ａの価電子帯上端のエネルギー
「Ｅｖｂ２」：第２ベース層１８Ｂの価電子帯上端のエネルギー
「Ｅｖｅ」：エミッタ層２０の価電子帯上端のエネルギー
　従来技術のｎｐｎ接合のＤＨＢＴでは、図２３に示すように、伝導帯下端エネルギーＥｃにおいて、エミッタ層２０からベース層１８に流れる電子に対して、第１ベース層と第２ベース層の界面には、エネルギー障壁６０が存在している。電子は、トンネリングによりこのエネルギー障壁６０を通過するが、トンネル確率の割合で走行が妨げられる電子が存在する。この結果、エネルギー障壁６０が電子の走行を阻害してしまう。
　本実施形態のＤＨＢＴ１０Ａでは、特に各層のバンド構造に限定はないが、ｎｐｎ接合である場合、図７に示すように、第２ベース層１８Ｂは、第１ベース層１８Ａとの接合の前の熱平衡状態で、第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２が、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１から室温（３００Ｋ）での自由電子の持つ熱エネルギー分（０．０２６ｅＶ）差し引いた値Ｅ０以上に高い値を示すことが好ましい（Ｅｃｂ２≧Ｅ０＝Ｅｃｂ１－０．０２６）。これにより、図８Ａ及び図８Ｂに示すように、伝導帯下端エネルギーＥｃにおいて、第１ベース層１８Ａと第２ベース層１８Ｂの界面６２に、エミッタ層２０からベース層１８に流れる電子６４に対するエネルギー障壁６０を無くす又は電子の走行に問題のない程度のエネルギー障壁６０とすることができるからである。
　なお、エネルギー障壁６０を無くすには、第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２が、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１以上に高い値を示すように、第１ベース層１８Ａと第２ベース層１８Ｂの材料を適宜選択すればよい。
このような条件を満たす一例として、他の実施形態で説明するが例えば、図９、図１０Ａ及び図１２Ｂに示すように、第１ベース層１８Ａの材料（主成分）としてＧａＳｂｘＡｓ１－ｘを選択し、第２ベース層１８Ｂの材料（主成分）としてＡｌｙＧａ１－ｙＡｓを選択すればよい。
　また、電子の走行に問題のない程度のエネルギー障壁６０とするためには、第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２が、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１から室温での自由電子の持つ熱エネルギー分（０．０２６ｅＶ）差し引いた値Ｅ０以上に高く、且つ、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１よりも低い値を示すように、第１ベース層１８Ａと第２ベース層１８Ｂの材料を適宜選択すればよい。第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２が上記Ｅ０以上に高いと、電子６４が室温での熱によって簡単にエネルギー障壁を乗り越えることができるからである。
　このような条件を満たす一例として、他の実施形態で説明するが例えば、図１１、図１２Ａ及び図１２Ｂに示すように、第１ベース層１８Ａの材料（主成分）としてＧａＳｂｘＡｓ１－ｘを選択し、第２ベース層１８Ｂの材料（主成分）としてＧａＡｓを選択すればよい。
　以上のように、界面６２のエネルギー障壁６０を無くす又は電子の走行に問題のない程度のエネルギー障壁６０とすれば、電子の高速走行が可能となり、ＤＨＢＴ１０Ａの高速化を図ることができる。
　このＤＨＢＴ１０Ａの高速化を図る別の手段及び高速化をさらに図る手段としては、図７に示すように、第１ベース層１８Ａと第２ベース層１８Ｂの接合の前の熱平衡状態で、第１ベース層１８Ａの価電子帯上端のエネルギーＥｖｂ１から第２ベース層１８Ｂの価電子帯上端のエネルギーＥｖｂ２を差し引いた値ΔＥｖ２から、第１ベース層１８Ａの伝導体下端のエネルギーＥｃｂ１から第２ベース層１８Ｂの伝導体下端のエネルギーＥｃｂ２を差し引いた値ΔＥｃ２、を差し引いた値ΔＥｖ２－ΔＥｃ２が正の値を示すように、第１ベース層１８Ａと第２ベース層１８Ｂの材料を適宜選択すればよい。
　このようにすれば、図８Ｂに示すように、伝導帯下端エネルギーＥｃにおいて、第１ベース層と第２ベース層の界面６２に、エネルギー段差６６が存在するようになる。このエネルギー段差６６は、電子に対する内部電界を発生させるため電子を加速し、さらなるＤＨＢＴ１０Ａの高速化を実現することができる。
　他にも、ＤＨＢＴ１０Ａの高速化を図る別の手段及び高速化をさらに図る手段としては、ベース層１８のキャリア濃度を電子又は正孔の流れる方向に向かって小さくなる分布を示すようにすることが挙げられる。例えばＤＨＢＴ１０Ａがｎｐｎ接合の場合には、第１ベース層１８Ａ及び第２ベース層１８Ｂの少なくとも一方のキャリア濃度を、電子の流れる方向であるエミッタ層２０側からコレクタ層１６側に向かって小さくなる分布を示すようにする。また例えばＤＨＢＴ１０Ａがｐｎｐ接合の場合には、第１ベース層１８Ａ及び第２ベース層１８Ｂの少なくとも一方のキャリア濃度を、正孔の流れる方向であるコレクタ層１６側からエミッタ層２０側に向かって小さくなる分布を示すようにする。
　なお、具体的なキャリア濃度の分布の仕方については、他の実施形態で例示する。
　図２に戻って、エミッタ層２０の材料は、半導体であれば特に限定されない。ただし、エミッタ層２０は、第２ベース層１８Ｂとヘテロ接合されるため、第２ベース層１８Ｂの主成分と格子整合する材料を主成分とした半導体で構成されることが好ましい。具体的には、第２ベース層１８Ｂの半導体がＡｌｙＧａ１－ｙＡｓ又はＧａＡｓを主成分としている場合、ＩｎＧａＰ又はＡｌｙＧａ１－ｙＡｓを主成分とした半導体で構成されていることが好ましい。ただし、ヘテロ接合を前提としているため、両者の主成分は同一とはならない。
　ベース電極２２、エミッタ電極２６、コレクタ電極２８の材料は、特に限定されないが、例えばＴｉ／Ｐｔ／Ａｕ、ＷＳｉ、又はＡｕＧｅ／Ｎｉ／Ａｕ等である。
＜主な効果＞
　以上、本発明の第１実施形態に係るＤＨＢＴ１０Ａによれば、コレクタ層１６の主成分をＧａＡｓとすることで、ＤＨＢＴ１０Ａの低コスト化を図ることができる。また、ＤＨＢＴ１０Ａによれば、第１ベース層１８Ａの膜厚を臨界膜厚Ｔ１未満とすることで、電気的特性及び信頼性の劣化抑制ができる。これにより、ＤＨＢＴ１０Ａでは、低コスト化と、電気的特性及び信頼性の劣化抑制を両立させることができる。
（第２実施形態）
　次に、本発明の第２実施形態に係るＤＨＢＴについて説明する。
　本発明の第２実施形態に係るＤＨＢＴは、第１実施形態で説明した図２に示すＤＨＢＴ１０Ａの具体例である。
　本第２実施形態に係るＤＨＢＴ１０Ａは、エミッタサイズが３μｍ×２０μｍの矩形エミッタを用いたｎｐｎ接合のトランジスタである。
　本第２実施形態に係るＤＨＢＴ１０Ａでは、基板１２は、ＧａＡｓで構成されている。サブコレクタ層１４は、ｎ型ＧａＡｓ (Ｓｉドーピング濃度５×１０１８ｃｍ－３、膜厚０．６μｍ)で構成されている。なお、図示してないが、本第２実施形態では、基板１２とサブコレクタ層１４との間には、アンドープＧａＡｓで構成されたバッファー層（膜厚１μｍ）が設けられている。
　コレクタ層１６は、ｎ型ＧａＡｓ（Ｓｉドーピング濃度１×１０１６ｃｍ－３、膜厚１．０μｍ）で構成されている。第１ベース層１８Ａは、ｐ型ＧａＳｂ０．１Ａｓ０．９（Ｃドーピング濃度４×１０１９ｃｍ－３、膜厚５０ｎｍ）で構成されている。第２ベース層１８Ｂは、ｐ型ＧａＡｓ（Ｃドーピング濃度４×１０１９ｃｍ－３、膜厚１００ｎｍ）で構成されている。エミッタ層２０は、ｎ型Ｉｎ０．５Ｇａ０．５Ｐ（Ｓｉ濃度３×１０１７ｃｍ－３、膜厚３０ｎｍ）で構成されている。
　コンタクト層２４Ａは、ｎ型ＧａＡｓコンタクト層（Ｓｉ濃度１×１０１９ｃｍ－３、膜厚５０ｎｍ）で構成されている。コンタクト層２４Ｂは、ｎ型ＩｎＧａ０．５Ａｓ０．５（Ｓｉ濃度１×１０１９ｃｍ－３、膜厚５０ｎｍ）で構成されている。コレクタ電極２８は、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚２００ｎｍ）を積層して構成されている。ベース電極２２は、Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ(膜厚２００ｎｍ)を積層して構成されている。
　以上、本第２実施形態に係るＤＨＢＴ１０Ａによれば、コレクタ層１６がｎ型ＧａＡｓで構成されているため、ＩｎＰや秩序化ＩｎＧａＰで構成する場合に比べて、ＤＨＢＴ１０Ａの低コスト化を図ることができる。
　また、第１ベース層１８Ａがコレクタ層１６のＧａＡｓと格子不整合するｐ型ＧａＳｂ０．１Ａｓ０．９で構成されている。この臨界膜厚Ｔ１は、図６に示すように、Ｔ１＝４．２６ｘ－１．２１（ｎｍ）で表されるため、ｘに０．１を代入すると、６９．０８９ｎｍである。第１ベース層１８Ａの膜厚は５０ｎｍとされているため、臨界膜厚Ｔ１＝６９．０８９ｎｍ未満である。したがって、第１ベース層１８Ａがコレクタ層１６のＧａＡｓと格子不整合するｐ型ＧａＳｂ０．１Ａｓ０．９で構成されても、第１ベース層１８Ａの結晶中にはミスフィット転移が導入されず、電気的特性及び信頼性の劣化抑制ができる。
　この結果、本第２実施形態に係るＤＨＢＴ１０Ａでは、低コスト化と、電気的特性及び信頼性の劣化抑制を両立させることができる。また、エミッタ層２０と接する第２ベース層１８BがＧａＡｓで構成されているため、３元混晶の材料（例えばＡｌＧａＡｓ）よりも、ターンオン電圧のバラツキが改善され歩留まりが向上できる。さらに、本第２実施形態に係るＤＨＢＴ１０Ａでは、第１ベース層１８Ａの膜厚を臨界膜厚Ｔ１以下としつつ、コレクタ層１６のＧａＡｓと格子整合するｐ型ＧａＡｓで構成された第２ベース層１８Ｂの膜厚を１００ｎｍと厚くしている。これにより、ミスフィット転移の導入を抑制し、且つ、高周波ノイズ抑制の観点から望まれる２００Ω／ｓｑｕａｒｅ以下、具体的には１８８Ω／ｓｑｕａｒｅのシート抵抗を実現することができる。
　また、本第２実施形態に係るＤＨＢＴ１０Ａでは、ｎｐｎ接合なので、エミッタ層２０側からコレクタ層側１６に向かって電子６４が流れる。ここで、本第２実施形態に係るＤＨＢＴ１０Ａでは、第１ベース層１８Ａの材料としてＧａＳｂｘＡｓ１－ｘを選択し、第２ベース層１８Ｂの材料としてＧａＡｓを選択している。したがって、図１１に示すように、第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２が、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１から室温での自由電子の持つ熱エネルギー分（０．０２６ｅＶ）差し引いた値Ｅ０以上に高く、且つ、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１よりも低い値を示す。
　この結果、本第２実施形態に係るＤＨＢＴ１０Ａでは、図１２Ａ及び図１２Ｂに示すように、伝導帯下端のエネルギーＥｃにおける第１ベース層１８Ａと第２ベース層１８Ｂの界面６２には、電子の走行に問題のない程度のエネルギー障壁６０が存在するようになる。このエネルギー障壁６０は、室温での自由電子の持つ熱エネルギー分よりも低い０．０１６ｅＶなので、エミッタ層２０側から流れる電子６４が室温での熱によって簡単にエネルギー障壁６０を乗り越えることができるからである。これにより、本第２実施形態に係るＤＨＢＴ１０Ａでは、電子６４の高速走行が可能となり、ＤＨＢＴ１０Ａの高速化を図ることができる。
　また、本第２実施形態に係るＤＨＢＴ１０Ａでは、図１１に示すように、第１ベース層１８Ａと第２ベース層１８Ｂの接合の前の熱平衡状態で、第１ベース層１８Ａの価電子帯上端のエネルギーＥｖｂ１から第２ベース層１８Ｂの価電子帯上端のエネルギーＥｖｂ２を差し引いた値ΔＥｖ２（０．１８ｅＶ）から、第１ベース層１８Ａの伝導体下端のエネルギーＥｃｂ１から第２ベース層１８Ｂの伝導体下端のエネルギーＥｃｂ２を差し引いた値ΔＥｃ２（０．０１６ｅＶ）、を差し引いた値ΔＥｖ２－ΔＥｃ２が正の値（０．１８－０．０１６＝０．１６４＞０）を示す。
　このようにすれば、図１２Ｂに示すように、伝導帯下端エネルギーＥｃにおいて、第１ベース層１８Ａと第２ベース層１８Ｂの界面６２に、約０．１６ｅＶのエネルギー段差６６が存在するようになる。このエネルギー段差６６は、電子６４に対する内部電界を発生させるため電子６４を加速し、さらなるＤＨＢＴ１０Ａの高速化を実現することができる。
（第３実施形態）
　次に、本発明の第３実施形態に係るＤＨＢＴについて説明する。
　本発明の第３実施形態に係るＤＨＢＴは、第１実施形態で説明した図２に示すＤＨＢＴ１０Ａの第２実施形態とは異なる他の具体例である。
　本第３実施形態に係るＤＨＢＴ１０Ａの各構成は、第２ベース層１８Ｂの材料を除き、第２実施形態の各構成と同様である。
　本第３実施形態に係るＤＨＢＴ１０Ａでは、第２ベース層１８Ｂは、ｐ型Ａｌ０．０５Ｇａ０．９５Ａｓ（Ｃドーピング濃度４×１０１９ｃｍ－３、膜厚１００ｎｍ）で構成されている。
　以上、本第３実施形態に係るＤＨＢＴ１０Ａによれば、コレクタ層１６がｎ型ＧａＡｓで構成されているため、第２実施形態と同様に、ＤＨＢＴ１０Ａの低コスト化を図ることができる。また、第１ベース層１８Ａがコレクタ層１６のＧａＡｓと格子不整合するｐ型ＧａＳｂ０．１Ａｓ０．９で構成されているため、第２実施形態と同様に、電気的特性及び信頼性の劣化抑制ができる。この結果、本第３実施形態に係るＤＨＢＴ１０Ａでは、低コスト化と、電気的特性及び信頼性の劣化抑制を両立させることができる。
本第３実施形態に係るＤＨＢＴ１０Ａでは、第２実施形態と同様、高周波ノイズ抑制の観点から望まれる２００Ω／ｓｑｕａｒｅ以下、具体的には１９７Ω／ｓｑｕａｒｅのシート抵抗を実現することができる。
　また、本第３実施形態に係るＤＨＢＴ１０Ａでは、第１ベース層１８Ａの材料としてＧａＳｂｘＡｓ１－ｘを選択し、第２ベース層１８Ｂの材料としてｐ型Ａｌ０．０５Ｇａ０．９５Ａｓを選択している。したがって、図９に示すように、第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２が、値Ｅ０以上に高く、且つ、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１よりも高い値を示す。
　この結果、本第３実施形態に係るＤＨＢＴ１０Ａでは、図１０Ａ及び図１０Ｂに示すように、伝導帯下端のエネルギーＥｃにおける第１ベース層１８Ａと第２ベース層１８Ｂの界面６２には、本第２実施形態と異なりエネルギー障壁６０が存在しなくなる。これにより、本第３実施形態に係るＤＨＢＴ１０Ａでは、エミッタ層２０側から流れる電子６４の高速走行が可能となり、ＤＨＢＴ１０Ａの高速化を図ることができる。
　また、本第３実施形態に係るＤＨＢＴ１０Ａでは、図９に示すように、第１ベース層１８Ａと第２ベース層１８Ｂの接合の前の熱平衡状態で、第１ベース層１８Ａの価電子帯上端のエネルギーＥｖｂ１から第２ベース層１８Ｂの価電子帯上端のエネルギーＥｖｂ２を差し引いた値ΔＥｖ２（０．２０ｅＶ）から、第１ベース層１８Ａの伝導帯下端のエネルギーＥｃｂ１から第２ベース層１８Ｂの伝導帯下端のエネルギーＥｃｂ２を差し引いた値ΔＥｃ２（－０．０２４ｅＶ）、を差し引いた値ΔＥｖ２－ΔＥｃ２が正の値（０．２０＋０．０２４＝０．２２４＞０）を示す。
　このようにすれば、図１０Ｂに示すように、伝導帯下端エネルギーＥｃにおいて、第１ベース層１８Ａと第２ベース層１８Ｂの界面６２に、約０．２２ｅＶのエネルギー段差６６が存在するようになる。このエネルギー段差６６は、電子６４に対する内部電界を発生させるため電子６４を加速し、さらなるＤＨＢＴ１０Ａの高速化を実現することができる。
（第４実施形態）
　次に、本発明の第４実施形態に係るＤＨＢＴについて説明する。
　本発明の第４実施形態に係るＤＨＢＴは、第１実施形態で説明した図２に示すＤＨＢＴ１０Ａの第２及び第３実施形態とは異なる他の具体例である。
　本第４実施形態に係るＤＨＢＴ１０Ａの各構成は、第１ベース層１８Ａの組成比を除き、第２実施形態の各構成と同様である。
　本第４実施形態の第１ベース層１８Ａは、ＧａＳｂｘＡｓ１－ｘで構成されており、図１３Ａに示すように、第１ベース層１８Ａ内のＳｂの組成比ｘに対して、電子の流れる方向であるエミッタ層２０側からコレクタ層１６側に向かって大きくなる分布を示すようにする。より具体的には、第１ベース層１８Ａがコレクタ層１６に接する部分でｘを０．１とし、第１ベース層１８Ａが第２ベース層１８Ｂに接する部分でｘを０とし、その間のｘを直線的に変化させている。
　以上、本第４実施形態に係るＤＨＢＴ１０Ａによれば、第２実施形態と同様の効果が得られる他、図１３Ｂに示すように、第１ベース層１８Ａ内では伝導帯下端のエネルギーＥｃが、エミッタ層２０側（第２ベース層１８Ｂ側）からコレクタ層１６側に向かって徐々に低くなる傾斜７０Ａを有した構造となる。この伝導帯下端のエネルギーＥｃにおける傾斜７０Ａは、電子６４に対する内部電界として働くため、電子６４は第１ベース層１８Ａ内でさらに加速され、ＤＨＢＴ１０Ａの高速化が実現できる。
　なお、本第４実施形態では、第１ベース層１８中のＳｂの組成比ｘを直線的に変化させた例を説明したが、組成比ｘがエミッタ層２０側からコレクタ層１６側に向かって大きくなる分布を示すのであれば、どのような変化のさせ方でもよい。例えば、組成比ｘを、図１４Ａに示すようにステップ的に変化させてもよい。他にも、組成比ｘを、図１４Ｂに示すように、円弧状のような曲線的に変化させてもよい。また他にも、組成比ｘを、図１４Ｃに示すように、２次関数のような曲線的に変化させてもよい。
　また、第１ベース層１８Ａがコレクタ層１６に接する部分でｘを０．１とし、第１ベース層１８Ａが第２ベース層１８Ｂに接する部分でｘを０として説明したが、ｘの値はこの限りではない。
（第５実施形態）
　次に、本発明の第５実施形態に係るＤＨＢＴについて説明する。
　本発明の第５実施形態に係るＤＨＢＴは、第１実施形態で説明した図２に示すＤＨＢＴ１０Ａの第２及び第３実施形態とは異なる他の具体例である。
　本第５実施形態に係るＤＨＢＴ１０Ａの各構成は、第１ベース層１８Ａ及び第２ベース層１８ＢのＣドーピング濃度（キャリア濃度）を除き、第２実施形態の各構成と同様である。
　本第５実施形態の第１ベース層１８Ａ及び第２ベース層１８Ｂにおいては、図１５Ａに示すように、Ｃドーピング濃度に対して、電子の流れる方向であるエミッタ層２０側からコレクタ層１６側に向かって小さくなる分布を示すようにする。より具体的には、第１ベース層１８Ａがコレクタ層１６に接する部分でＣドーピング濃度を４×１０１９ｃｍ－３とし、第２ベース層１８Ｂがエミッタ層２０に接する部分でＣドーピング濃度を５×１０１９ｃｍ－３とし、その間のＣドーピング濃度を直線的に変化させている。
　以上、本第４実施形態に係るＤＨＢＴ１０Ａによれば、第２実施形態と同様の効果が得られる他、図１５Ｂに示すように、第１ベース層１８Ａ内及び第２ベース層１８Ｂ内では伝導帯下端のエネルギーＥｃが、エミッタ層２０側からコレクタ層１６側に向かって徐々に低くなる傾斜７０Ｂを有した構造となる。この伝導帯下端のエネルギーＥｃにおける傾斜７０Ｂは、電子６４に対する内部電界として働くため、電子６４は第２ベース層１８Ｂ内及び第１ベース層１８Ａ内でさらに加速され、ＤＨＢＴ１０Ａの高速化が実現できる。
　なお、本第５実施形態では、第１ベース層１８Ａ及び第２ベース層１８Ｂ内のＣドーピング濃度を直線的に変化させた例を説明したが、Ｃドーピング濃度がエミッタ層２０側からコレクタ層１６側に向かって小さくなる分布を示すのであれば、どのような変化のさせ方でもよい。例えば、図１６Ａに示すように、Ｃドーピング濃度を第１ベース層１８Ａ内と第２ベース層１８Ｂ内では一定とし、第１ベース層１８Ａと第２ベース層１８Ｂの間でステップ的に変化させてもよい。他にも、図１６Ｂに示すように、Ｃドーピング濃度を第１ベース層１８Ａ内では一定とし、第２ベース層１８Ｂ内でステップ的に変化させてもよい。また他にも、図１６Ｃに示すように、Ｃドーピング濃度を第１ベース層１８Ａ内では一定とし、第２ベース層１８Ｂ内では傾斜させてもよい。さらに他にも、図１６Ｄに示すように、Ｃドーピング濃度を第２ベース層１８Ｂ内では一定とし、第１ベース層１８Ａ内では傾斜させてもよい。
　また、第１ベース層１８Ａがコレクタ層１６に接する部分でＣドーピング濃度を４×１０１９ｃｍ－３とし、第２ベース層１８Ｂがエミッタ層２０に接する部分でＣドーピング濃度を５×１０１９ｃｍ－３として説明したが、Ｃドーピング濃度の値はこの限りではない。
（第６実施形態）
　次に、本発明の第６実施形態に係るＤＨＢＴについて説明する。
　この第６実施形態は、第２実施形態で説明したＤＨＢＴ１０Ａ（単位ＨＢＴ）を並列接続した点が第２実施形態と異なっている。
　図１７Ａは本発明の第６実施形態に係るＤＨＢＴ１００の平面図であり、図１７Ｂは図１７ＡのＩＩ－ＩＩ断面図である。
　このように単位ＨＢＴを並列接続したＤＨＢＴ１００によると、第２実施形態と同様な効果に加え、大電力を扱うことができる。なお、第３～第５実施形態で説明したＤＨＢＴ１０Ａについても当該ＤＨＢＴ１０Ａを並列接続することにより、同様に、大電力を扱うことが可能になる。
（第７実施形態）
　次に、本発明の第７実施形態に係るＤＨＢＴについて説明する。
　この第７実施形態では、上述の第６実施形態で説明したＤＨＢＴ１００を製造する方法について、図１８及び図１９を参照しながら説明する。
　まず、図１８Ａに示すように、半絶縁性のＧａＡｓからなる基板１２の上に、アンドープＧａＡｓからなるバッファー層５０（膜厚１μｍ）、ｎ型ＧａＡｓからなるサブコレクタ層１４（Ｓｉドーピング濃度５×１０１８ｃｍ－３、膜厚０．６μｍ）を有機金属気相エピタキシー法により積層させる。
　次に、サブコレクタ層１４の上に、n型ＧａＡｓからなるコレクタ層１６（Ｓｉドーピング濃度５×１０１６ｃｍ－３、膜厚１．０μｍ）、ｐ型ＧａＳｂ０．１Ａｓ０．９からなる第１ベース層１８Ａ（Ｃドーピング濃度４×１０１９ｃｍ－３、膜厚５０ｎｍ）、ｐ型ＧａＡｓからなる第２ベース層１８Ｂ（Ｃドーピング濃度４×１０１９ｃｍ－３、膜厚１００ｎｍ）、及び、ｎ型Ｉｎ０．５Ｇａ０．５Ｐからなるエミッタ層２０（Ｓｉ濃度３×１０１７ｃｍ－３、膜厚３０ｎｍ）を有機金属気相エピタキシー法により積層させる。
　さらに、エミッタ層２０の上に、n型ＧａＡｓからなるコンタクト層２４Ａ（Ｓｉドーピング濃度１×１０１９ｃｍ－３、膜厚５０ｎｍ）、及び、n型Ｉｎ０．５Ｇａ０．５Ａｓからなるコンタクト層２４Ｂ（Ｓｉドーピング濃度１×１０１６ｃｍ－３、膜厚５０ｎｍ）を有機金属気相エピタキシー法により積層させる。
　次に、図１８Ｂに示すように、高周波スパッタ法を用いてＷ０．７Ｓｉ０．３層２５（膜厚０．３μｍ）をウエハ全面に堆積する。
　次に、図１８Ｃに示すように、Ｗ０．７Ｓｉ０．３層２５をフォトリソグラフィー及びＣＦ４を用いたドライエッチングにより加工し、エミッタ電極２６を形成する。
　その後、図１８Ｄに示すように、コンタクト層２４Ｂ、コンタクト層２４Ａを所望の形状に加工してエミッタ領域を形成する。
　ここで、エミッタ領域を加工する加工方法は、例えば、以下の通りである。フォトリソグラフィー及びエッチング液（エッチング液の組性例、リン酸：過酸化水素水：水＝１：２：４０）を用いたウェットエッチングによりコンタクト層２４Ｂ及びｎ型ＧａＡｓコンタクト層２４Ａの不要領域を除去する。
　次に、図１９Ａに示すように、蒸着・リフトオフ法を用いて、エミッタ層２０を貫通して少なくとも第２ベース層１８Ｂ上に、Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚２００ｎｍ）からなるベース電極２２を形成する。
　次に、図１９Ｂに示すように、フォトリソグラフィー及びウェットエッチングにより、エミッタ層２０、第２ベース層１８Ｂ、第１ベース層１８Ａ、及びコレクタ層１６の各不要領域を除去して、サブコレクタ層１４を露出させてベース領域を形成する。
　ここで、エッチング液は以下の通りである。エミッタ層２０をエッチングする場合のエッチング液として塩酸を用いる。また、第２ベース層１８Ｂ、第１ベース層１８Ａ、及びコレクタ層１６をエッチングする場合のエッチング液の組性例は、リン酸：過酸化水素水：水＝１：２：４０である。
　その後、図１９Ｃに示すように、蒸着・リフトオフ法を用いて、コレクタ電極２８を形成し、３５０℃にて３０分間アロイを施す。コレクタ電極２８は、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚２００ｎｍ）からなる積層体である。
　次に、図１９Ｄに示すように、ウェットエッチングによりアイソレーション溝４２を形成する。エッチング液の組性例は、リン酸：過酸化水素水：水＝１：２：４０である。
　次に、図１７Ｂに示すように、単位ＨＢＴ間のエミッタ電極２６同士、ベース電極２２同士、コレクタ電極２８同士を接続する配線を形成する。
　以上の工程を経ることにより、図１７Ａ及び図１７Ｂに示すＤＨＢＴ１００を製造することができる。このように製造されたＤＨＢＴ１００によると、上述の第６実施形態と同様な効果を奏することができる。なお、この第７実施形態ではＤＨＢＴ１００の製造方法について説明したが、上述の第１～第５実施形態のＤＨＢＴ１０Ａも第７実施形態で説明した技術に従来からある技術を用いることにより製造することができる。
（第８実施形態）
　次に、本発明の第８実施形態について説明する。
　本第８実施形態では、第２実施形態のＤＨＢＴ１０Ａを実装してなる電力増幅器について説明する。
　図２０は、電力増幅器２００のブロック構成を示す図である。図２０に示すように、電力増幅器２００は、高周波の入力端子である高周波入力端子２１０、高周波入力端子２１０からの入力を整合する入力整合回路２２０、入力整合回路２２０からの出力を増幅する第１の増幅回路２３０、第１の増幅回路２３０からの出力を整合する段間整合回路２４０、段間整合回路２４０からの出力を増幅する第２の増幅回路２５０、第２の増幅回路２５０からの出力を整合する出力整合回路２６０、及び出力整合回路２６０からの出力を高周波として出力する高周波出力端子２７０を有している。
　図２１は電力増幅器２００を構成する電力増幅器モジュール３００の実装形態を示す平面図であり、図２２は図２１のＩＩＩ－ＩＩＩ断面図である。
　図２２に示すように、電力増幅器モジュールは３００、３つの実装基板３１１～３１３と４つの導体層３２１～３２４が交互に積層されて構成され、導体層３２２上にＤＨＢＴ１０Ａが接続されている。また、図２１に示すように、電力増幅器モジュール３００の導体層３２２上に接続されたＤＨＢＴ１０Ａは、周囲の導体層３２１と配線で接続されている。さらに、複数の受動素子３０１はそれぞれ所定の導体層３２１を接続するように配置されている。
　以上、本第８実施形態の電力増幅器２００によれば、ＤＨＢＴ１０Ａを有するため、低コスト化と電気的特性及び信頼性の劣化抑制の両立が可能である電力増幅器モジュールを達成することができる。
　なお、第８実施形態では、第２実施形態で説明したＤＨＢＴ１０Ａを電力増幅器２００に実装する場合で説明したが、これに限られず、第３～第６の実施形態で説明したＤＨＢＴ１０Ａ及びＤＨＢＴ１００についても同様に実装することが可能である。
　なお、上記第１～第８実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
１０Ａ，１０Ｂ，１０Ｃ，１００・・・ダブルヘテロ接合バイポーラトランジスタ（ヘテロ接合バイポーラトランジスタ）、１２・・・基板、１６・・・コレクタ層、１７，１９・・・ヘテロ接合、１８Ａ・・・第１ベース層、１８Ｂ・・・第２ベース層、１８Ｃ・・・第１層（第２ベース層）、１８Ｄ・・・第２層（第２ベース層）、２０・・・エミッタ層

Claims (12)

  1. 　ＧａＡｓを主成分とした半導体で構成されたコレクタ層と、
    　前記コレクタ層とヘテロ接合され、前記コレクタ層の主成分と格子不整合する材料を主成分とした半導体で構成され、且つミスフィット転移が導入される臨界膜厚未満の膜厚である第１ベース層と、
    　前記第１ベース層と接合され、前記コレクタ層の主成分と格子整合する材料を主成分とした半導体で構成された第２ベース層と、
    　前記第２ベース層とヘテロ接合されたエミッタ層と、
    　を有するヘテロ接合バイポーラトランジスタ。
  2. 　前記コレクタ層は、前記ＧａＡｓを含有するｎ型半導体で構成され、
    前記第１ベース層及び前記第２ベース層は、それぞれの前記主成分を含有するｐ型半導体で構成され、
    　前記エミッタ層は、ｎ型半導体で構成され、
    　前記第２ベース層では、前記第１ベース層との接合の前の状態で、伝導帯下端のエネルギーが、前記第１ベース層の伝導帯下端のエネルギーから室温での自由電子の持つ熱エネルギー分差し引いた値以上に高い値を示す、
    　請求項１に記載のヘテロ接合バイポーラトランジスタ。
  3. 　第１ベース層と第２ベース層の接合の前の状態で、第１ベース層の価電子帯上端のエネルギーから第２ベース層の価電子帯上端のエネルギーを差し引いた値から、第１ベース層の伝導帯下端のエネルギーから第２ベース層の伝導帯下端のエネルギーを差し引いた値、を差し引いた値が正の値を示す、
    　請求項２に記載のヘテロ接合バイポーラトランジスタ。
  4. 　前記第１ベース層の主成分は、ＧａＳｂｘＡｓ１－ｘ(ｘ：Ｓｂの組成比、ｘ＞０)である、
    　請求項１～請求項３の何れか１項に記載のヘテロ接合バイポーラトランジスタ。
  5. 　前記第２ベース層の主成分は、ＧａＡｓ又はＡｌｙＧａ１－ｙＡｓ（ｙ：Ａｌの組成比、ｙ＞０）である、
    　請求項１～請求項４の何れか１項に記載のヘテロ接合バイポーラトランジスタ。
  6. 　前記第２ベース層の主成分は、ＧａＡｓである、
    　請求項１～請求項５の何れか１項に記載のヘテロ接合バイポーラトランジスタ。
  7. 　前記ベース層の厚みは、前記ベース層のシート抵抗が２００Ω／ｓｑｕａｒｅ以下となる厚みを有する、
    　請求項１～請求項６の何れか１項に記載のヘテロ接合バイポーラトランジスタ。
  8. 　前記コレクタ層に対して前記ベース層の反対側に設けられ、ＧａＡｓ又はＳｉを主成分とした半導体基板を有する、
    　請求項１～請求項７の何れか１項に記載のヘテロ接合バイポーラトランジスタ。
  9. 　前記エミッタ層は、ＡｌｙＧａ１－ｙＡｓ又はＩｎＧａＰを主成分とした半導体で構成されている、
    　請求項５又は請求項６に記載のヘテロ接合バイポーラトランジスタ。
  10. 　前記第１ベース層及び前記第２ベース層の少なくとも一方のキャリア濃度は、前記エミッタ層側から前記コレクタ層側に向かって小さくなる分布を示す、
    　請求項２又は請求項３に記載のヘテロ接合バイポーラトランジスタ。
  11. 　前記第１ベース層のＳｂ組性は前記エミッタ層側から前記コレクタ層側に向かって大きくなる分布を示す、
    　請求項４に記載のヘテロ接合バイポーラトランシスタ。
  12. 　請求項１～請求項１１の何れか１項に記載のヘテロ接合バイポーラトランジスタを使用した電力増幅器モジュール。
PCT/JP2014/054085 2013-03-19 2014-02-20 ヘテロ接合バイポーラトランジスタ WO2014148194A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015506663A JP6233724B2 (ja) 2013-03-19 2014-02-20 ヘテロ接合バイポーラトランジスタ
CN201480016575.0A CN105051873B (zh) 2013-03-19 2014-02-20 异质结双极晶体管
US14/848,090 US9397204B2 (en) 2013-03-19 2015-09-08 Heterojunction bipolar transistor with two base layers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013056259 2013-03-19
JP2013-056259 2013-03-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/848,090 Continuation US9397204B2 (en) 2013-03-19 2015-09-08 Heterojunction bipolar transistor with two base layers

Publications (1)

Publication Number Publication Date
WO2014148194A1 true WO2014148194A1 (ja) 2014-09-25

Family

ID=51579886

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/054085 WO2014148194A1 (ja) 2013-03-19 2014-02-20 ヘテロ接合バイポーラトランジスタ

Country Status (5)

Country Link
US (1) US9397204B2 (ja)
JP (1) JP6233724B2 (ja)
CN (1) CN105051873B (ja)
TW (1) TWI517381B (ja)
WO (1) WO2014148194A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579138B (zh) * 2015-07-09 2017-04-21 國立臺灣師範大學 強化異質材料接合之結構與方法
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
JP2018137259A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US10134881B1 (en) * 2017-05-18 2018-11-20 Qualcomm Incorporated Quantum well thermal sensing for power amplifier
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637105A (ja) * 1992-05-20 1994-02-10 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
JPH0669220A (ja) * 1991-10-09 1994-03-11 Furukawa Electric Co Ltd:The ヘテロ接合ＧａＡｓ系バイポーラトランジスタ
JPH0669222A (ja) * 1992-08-17 1994-03-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2002246695A (ja) * 2001-02-13 2002-08-30 Canon Inc 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス
WO2003009339A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Graded base gaassb for high speed gaas hbt

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920838B2 (ja) * 1990-08-22 1999-07-19 富士通株式会社 半導体装置
JPH10256154A (ja) * 1997-03-06 1998-09-25 Mitsubishi Electric Corp 半導体ヘテロ構造およびその製造方法並びに半導体装置
US6847060B2 (en) 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
JP2004521485A (ja) 2000-11-27 2004-07-15 コピン コーポレーション 格子整合されたベース層を有するバイポーラトランジスタ
JP2003297849A (ja) 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
CN100448024C (zh) 2002-04-05 2008-12-31 科比恩公司 有分级基极层的双极晶体管
JP2004172582A (ja) 2002-10-30 2004-06-17 Sharp Corp ヘテロ接合バイポーラトランジスタ
CN100459150C (zh) * 2003-04-15 2009-02-04 松下电器产业株式会社 弹道半导体元件
JP2005012170A (ja) * 2003-05-28 2005-01-13 Toshiba Corp 半導体装置
TWM253058U (en) * 2003-09-05 2004-12-11 Visual Photonics Epitaxy Co Lt Heterogeneous junction dipole transistor structure for adjusting on voltage of base and emitter
JP4977313B2 (ja) * 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP2006185990A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 半導体装置およびその製造方法ならびに電子装置
JP2007036138A (ja) * 2005-07-29 2007-02-08 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及び電力増幅器
CN102449785A (zh) 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669220A (ja) * 1991-10-09 1994-03-11 Furukawa Electric Co Ltd:The ヘテロ接合ＧａＡｓ系バイポーラトランジスタ
JPH0637105A (ja) * 1992-05-20 1994-02-10 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
JPH0669222A (ja) * 1992-08-17 1994-03-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2002246695A (ja) * 2001-02-13 2002-08-30 Canon Inc 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス
WO2003009339A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Graded base gaassb for high speed gaas hbt

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOHRU OKA ET AL.: "Low turn-on voltage GaAs heterojunction bipolar transistors with a pseudomorphic GaAsSb base", APPLIED PHYSICS LETTERS, vol. 78, no. 4, 22 January 2001 (2001-01-22), pages 483 - 485 *

Also Published As

Publication number Publication date
TW201501292A (zh) 2015-01-01
CN105051873B (zh) 2017-06-13
CN105051873A (zh) 2015-11-11
US9397204B2 (en) 2016-07-19
US20160005841A1 (en) 2016-01-07
TWI517381B (zh) 2016-01-11
JPWO2014148194A1 (ja) 2017-02-16
JP6233724B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
JP6233724B2 (ja) ヘテロ接合バイポーラトランジスタ
TWI695504B (zh) 異質接面雙極性電晶體
JP2007173624A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
EP1226608A2 (en) Inpsb/inas bjt device and method of making
CN107004600B (zh) 异质结双极晶体管
JPH0669222A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP5160071B2 (ja) ヘテロ接合バイポーラトランジスタ
US20050199909A1 (en) Heterojunction bipolar transistor and manufacturing method thereof
KR100283199B1 (ko) 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치
WO2019220814A1 (ja) ヘテロ接合バイポーラトランジスタ用半導体ウエハおよびヘテロ接合バイポーラトランジスタ
US8101973B2 (en) Transistor
JP2015211182A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP7403201B2 (ja) 化合物半導体ヘテロ接合バイポーラトランジスタ
KR102074320B1 (ko) 헤테로 접합 바이폴라 트랜지스터
JP2004103888A (ja) 共鳴トンネル素子およびこれを用いた半導体集積回路
US20060060132A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
JP2007116007A (ja) 半導体電力増幅器及びその製造方法
WO2016098778A1 (ja) 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP2003347307A (ja) 半導体装置
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2001308102A (ja) 三端子電子素子
JP5739357B2 (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480016575.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14770922

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015506663

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14770922

Country of ref document: EP

Kind code of ref document: A1