JP2004172582A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2004172582A JP2004172582A JP2003318668A JP2003318668A JP2004172582A JP 2004172582 A JP2004172582 A JP 2004172582A JP 2003318668 A JP2003318668 A JP 2003318668A JP 2003318668 A JP2003318668 A JP 2003318668A JP 2004172582 A JP2004172582 A JP 2004172582A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hbt
- emitter
- collector
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 58
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 230000004913 activation Effects 0.000 description 27
- 238000001994 activation Methods 0.000 description 27
- 239000002019 doping agent Substances 0.000 description 27
- 238000012360 testing method Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 7
- 229910052787 antimony Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004871 chemical beam epitaxy Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- ZGNPLWZYVAFUNZ-UHFFFAOYSA-N tert-butylphosphane Chemical compound CC(C)(C)P ZGNPLWZYVAFUNZ-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 241000518994 Conta Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- ALCDAWARCQFJBA-UHFFFAOYSA-N ethylselanylethane Chemical compound CC[Se]CC ALCDAWARCQFJBA-UHFFFAOYSA-N 0.000 description 1
- ILXWFJOFKUNZJA-UHFFFAOYSA-N ethyltellanylethane Chemical compound CC[Te]CC ILXWFJOFKUNZJA-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- CPRPKIMXLHBUGA-UHFFFAOYSA-N triethyltin Chemical compound CC[Sn](CC)CC CPRPKIMXLHBUGA-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】 ＨＢＴを製造するための既存の設備および製造工程を大幅に変更することなく、高信頼性のへテロ接合バイポーラトランジスタ（ＨＢＴ）を提供する。
【解決手段】 コレクタ層１０４、ベース層１０５およびエミッタ層１０６を備えるへテロ接合バイポーラトランジスタ（ＨＢＴ）１００を、コレクタ層１０４、ベース層１０５およびエミッタ層１０６が異なる格子定数ａｃ、ａｂおよびａｅをそれぞれ有し、ａｂがａｃおよびａｅの間の値となるように（換言すれば、ａｃ、ａｂおよびａｅがａｃ＞ａｂ＞ａｅまたはａｃ＜ａｂ＜ａｅの関係を満たすように）構成する。
【選択図】 図１
【解決手段】 コレクタ層１０４、ベース層１０５およびエミッタ層１０６を備えるへテロ接合バイポーラトランジスタ（ＨＢＴ）１００を、コレクタ層１０４、ベース層１０５およびエミッタ層１０６が異なる格子定数ａｃ、ａｂおよびａｅをそれぞれ有し、ａｂがａｃおよびａｅの間の値となるように（換言すれば、ａｃ、ａｂおよびａｅがａｃ＞ａｂ＞ａｅまたはａｃ＜ａｂ＜ａｅの関係を満たすように）構成する。
【選択図】 図１
Description
本発明はヘテロ接合バイポーラトランジスタ（以下、ＨＢＴとも言う）に関する。
III−Ｖ族化合物半導体を用いたヘテロ接合バイポーラトランジスタは、１種の材料系から成るバイポーラトランジスタに比べて優れた高周波特性および高い電流駆動能力を示すことから、光通信、マイクロ波帯およびミリ波帯での通信等に用いられ、例えば移動体通信機器、光通信システムの高周波素子および高出力素子などに実用化され始めている。
ＨＢＴの実用化に際しては、その信頼性の向上を図ることが特に重要である。ＨＢＴの信頼性を向上させるために種々の提案がなされているものの、特に、パワーデバイスで用いるような大電流をＨＢＴに流した場合に、ＨＢＴに起因した素子の劣化が起こることがあり、ＨＢＴの信頼性の向上は未だ十分ではない。
この主な原因としては、ＡｌＧａＡｓ／ＧａＡｓ ＨＢＴのＧａＡｓベース層にｐ型ドーパントとして、近年、Ｂｅに代えて一般的にドーピングされているＣが、ベース層のＧａおよびＡｓよりも原子半径が小さいため、特に高濃度にドーピングした場合にベース層に歪を生じ、そこが再結合中心になって、電流増幅率の低下、ひいては信頼性の低下を招くことが考えられている。
この対策として、ＣがドーピングされたＧａＡｓベース層に、ベース層を構成する原子と異なるIII族またはＶ族の元素を添加することが提案されている（特許文献１を参照のこと）。この方法によれば、ベース層を構成する原子であるＧａおよびＡｓに比べて原子半径が大きい不純物、例えばＩｎまたはＳｂをドーパントとして添加することにより、ベース層の歪を緩和することができ、これによりＨＢＴの信頼性の向上を図っている。
もう１つの対策として、ＧａＡｓベース層のドーパントとして、III族またはＶ族以外の原子から構成される不純物であって、ベース層を構成する原子に比べて原子半径が大きい不純物と、原子半径が小さい不純物とを用いることも提案されている（特許文献２を参照のこと）。この方法によれば、ベース層を構成する原子であるＧａおよびＡｓに比べて、原子半径が大きい不純物、例えばＭｇと、原子半径が小さい不純物、例えばＣとをドーパントとして添加することにより、ＧａまたはＡｓとの化合物を形成することを回避しつつ、ベース層の歪を緩和することができ、これによりＨＢＴの信頼性の向上を図っている。
後者の対策による従来のＨＢＴの例について、以下、図面を参照しながら説明する（特許文献２の図１に関する実施の形態を参照のこと）。図７に示すように、従来のＨＢＴ６００においては、半絶縁性ＧａＡｓ基板６０１の上に、ｉ−ＧａＡｓまたはｉ−ＡｌＧａＡｓバッファ層６０２、Ｓｉをドーピングしたｎ−ＧａＡｓコレクタ層６０３、ＣおよびＭｇをドーピングしたｐ−ＧａＡｓベース層６０４、Ｓｉをドーピングしたｎ−ＡｌＧａＡｓまたはｎ−ＩｎＧａＰエミッタ層６０５、およびＳｉを高濃度にドーピングしたｎ＋−ＧａＡｓエミッタキャップ層６０６が、エピタキシャル成長により順次積層されて形成されている。また、ｎ＋−ＧａＡｓエミッタキャップ層６０６、ｎ−ＡｌＧａＡｓまたはｎ−ＩｎＧａＰエミッタ層６０５およびｐ−ＧａＡｓベース層６０４を適宜ドライエッチングし、ｎ＋−ＧａＡｓエミッタキャップ層６０６の上にはＷＳｉエミッタ電極６０９が、ｎ−ＧａＡｓコレクタ層６０３の上にはＮｉ／ＡｕＧｅ／Ａｕコレクタ電極６０７が、ｐ−ＧａＡｓベース層６０４の上にはＴｉ／Ｐｔ／Ａｕベース電極６０８がそれぞれ形成されている。このＨＢＴ６００は、エミッタ層材料がｎ−ＡｌＧａＡｓである場合にはＡｌＧａＡｓ／ＧａＡｓ ＨＢＴと呼ばれ、エミッタ層材料がｎ−ＩｎＧａＰエミッタ層である場合にはＩｎＧａＰ／ＧａＡｓ ＨＢＴと呼ばれる。ＩｎＧａＰ／ＧａＡｓ ＨＢＴは、ＡｌＧａＡｓ／ＧａＡｓ ＨＢＴに比べて寿命が長く、信頼性が高いことが知られている。
しかしながら、従来からドーパントとして通常用いられているＣに加えてＩｎ、ＳｂまたはＭｇなどの新たな元素をベース層にドーピングするには、エピタキシャル成長技術を利用した既存の設備をそのまま利用することはできず、少なくともこれを大幅に改造するか、新規な設備を構築する必要がある。
また、Ｃに加えてＩｎ、ＳｂまたはＭｇ等の元素をドーピングしたベース層は、Ｉｎ、ＳｂまたはＭｇ等の元素をドーピングしないベース層よりもドライエッチング速度が極端に遅くなる。前者のベース層をエッチングするためには、従来とは異なるガスを導入してドライエッチングを行うか、またはイオンミリングを行う必要がある。特に、イオンミリングを用いる場合には、エッチングマスクとベース層のエッチング量がほぼ同等となるため（換言すれば、高い選択性を得ることが困難であるため）、エッチングマスクの膜厚を厚く形成しなければならない。しかしながら、段差のある層上に厚いエッチングマスクを微細なパターンで形成することは困難である。いずれにしても、エッチング技術を利用した既存の設備および製造工程を大幅に変更する必要がある。
本発明の目的は、ＨＢＴを製造するための既存の製造設備および製造工程を大幅に変更することなく、高信頼性のＨＢＴを提供することにある。
ＨＢＴの信頼性試験においては温度による加速試験が一般的に行われている。このような温度加速信頼性試験（以下、単に信頼性試験と言う）においては、反応速度論モデルの１つである、いわゆるアレニウスモデルが用いられている。このモデルは以下の式（１）により表されることが知られている。
式中、Ｌは寿命時間（ｈ）、Ａは定数（ｈ）、Ｅａは活性化エネルギー（ｅＶ）、ｋはボルツマン定数（約８．６１×１０−５ｅＶ／Ｋ）、Ｔは温度（Ｋ）である。本明細書において、寿命時間Ｌは、ＨＢＴの故障までの平均時間ＭＴＴＦ（Mean Time To Failure）（ｈ）に対応し、温度ＴはＨＢＴの接合温度Ｔｊ（℃）を絶対温度（Ｋ）に換算したものである。尚、接合温度は、一般的にはデバイスにおいて最も高温となる場所の温度を言い、ＨＢＴではコレクタ層の温度を指すと考えられる。本明細書において接合温度Ｔｊ（℃）は、以下の式（２）により求めるものとする。
式中、Ｔｓは環境温度（または周囲温度）（℃）、ＲはＨＢＴの熱抵抗（℃／Ｗ）、ＰはＨＢＴに供給した電力（Ｗ）（即ち、コレクタ−エミッタ間の電圧 Ｖｃｅ（Ｖ）とコレクタ電流 Ｉｃ（Ａ）との積）である。
一般的には、種々の温度条件下にてＨＢＴの信頼性試験を実施してＭＴＴＦを測定し、縦軸にＭＴＴＦの対数をとり、横軸に温度の逆数をとったアレニウスプロットを行うと、単一の故障モードでは、プロットしたデータがほぼ直線上に位置し、この直線の傾きから活性化エネルギーＥａが求められる。
本発明者はＨＢＴの高信頼化を図るため、新たな観点から、信頼性試験における活性化エネルギーに着目した。
本発明者は、ＨＢＴの１つの例として、ベース層にＣのみをドーピングした点を除いて、図７に示す従来のＨＢＴ６００と同様の構造を有するＩｎＧａＰ／ＧａＡｓ ＨＢＴ（ａ）を作製し、接合温度Ｔｊを約２７０〜２９０℃の範囲で種々に変化させて信頼性試験を行った。信頼性試験の通電条件は、エミッタ−コレクタ間の電圧 Ｖｃｅ＝３．０Ｖ、および電流密度 Ｊｃ＝５０ｋＡ／ｃｍ２とした。そして、得られたＭＴＴＦのデータ（サンプル数：Ｎ＝１０）をアレニウスプロットして、最小二乗法により回帰直線（ａ）を得た。この結果を図８に示す。直線（ａ）の傾きから求めた活性化エネルギーは約０．７ｅＶであった。
これに加えて、信頼性試験により得られたＨＢＴの活性化エネルギーの値がこれまで種々報告されている。例えば、ベース層にＣをドーピングしたＩｎＧａＰ／ＧａＡｓ ＨＢＴ（ａ）と同様の構成を有するＩｎＧａＰ／ＧａＡｓ ＨＢＴが、約０．７ｅＶの活性化エネルギーを示すことが報告されている（例えば非特許文献３を参照のこと）。
もう１つのＨＢＴの例として、ベース層にＣおよびＭｇをドーピングした、図７に示すＨＢＴ６００と同様の構造を有するＩｎＧａＰ／ＧａＡｓ ＨＢＴ（ｂ）の信頼性試験の結果を推測して直線（ｂ）を得た（具体的には、非特許文献１および特許文献２の開示内容に基づいて推測した）。この結果も図８に併せて示す。図８を参照して、ベース層にＣのみをドーピングしたＨＢＴ（ａ）の直線（ａ）よりも、ベース層にＣおよびＭｇをドーピングしたＨＢＴ（ｂ）の直線（ｂ）のほうが上方にシフトしており、ある温度におけるＭＴＴＦは増加していた。換言すれば、ベース層にＣのみをドーピングした場合よりも、ベース層にＣに加えてＭｇをドーピングした場合のほうが、ＨＢＴの寿命が延びていることがわかる。しかしながら、ＨＢＴ（ｂ）について、直線（ｂ）の傾きから求められる活性化エネルギーは、ＨＢＴ（ａ）と同様に約０．７ｅＶであり、実質的な相違は見られなかった。
また、ベース層にＣに加えてＩｎまたはＳｂをドーピングしたＨＢＴについての信頼性試験の結果も報告されているが、この場合にも、ベース層にＣおよびＭｇをドーピングしたＨＢＴ（ｂ）と同様の結果が得られている。例えば、ベース層にＣおよびＩｎをドーピングしたＡｌＧａＡｓ／ＧａＡｓ ＨＢＴが、ＨＢＴ（ｂ）の場合とほぼ同様に、ベース層にＣのみをドーピングした場合よりも寿命が延びているものの、活性化エネルギーは０．４５ｅＶであり、小さいことが報告されている（例えば非特許文献１を参照のこと）。
更に、ベース層にＣのみをドーピングしたＩｎＧａＰ／ＧａＡｓ ＨＢＴ（ｃ）の信頼性試験の結果（通電条件：エミッタ−コレクタ間の電圧 Ｖｃｅ＝２．４〜２．５Ｖ、および電流密度 Ｊｃ＝６０ｋＡ／ｃｍ２）も発表されている（非特許文献２の図４を参照のこと）。この結果を直線（ｃ）として図８に併せて示す。ＨＢＴ（ｃ）では、ベース層にＣのみをドーピングしており、歪を低減し得るようなその他の元素はドーピングされていない。しかしながら、ＨＢＴ（ｃ）では、本発明者が比較のために作製したＨＢＴ（ａ）に比べて、ある温度におけるＭＴＴＦが増大しているだけでなく、約２．０ｅＶの大きな活性化エネルギーを示している。活性化エネルギーが大きいことは直線（ｃ）の傾きが大きいことを意味しており、低温側（即ちグラフ右側）での寿命（ＭＴＴＦ）の延びが大きくなる。例えば、接合温度Ｔｊが２４０℃であるときの寿命（ＭＴＴＦ）は、約０．７ｅＶの活性化エネルギーを有するＨＢＴ（ｂ）では約３×１０３時間であるのに対して、約２．０ｅＶの活性化エネルギーを有するＨＢＴ（ｃ）では約４×１０４時間であり、ＨＢＴ（ｂ）の約１０倍の寿命となっている。
本発明者は、ＨＢＴ（ｃ）の信頼性試験の結果を他のＨＢＴ、特にＨＢＴ（ａ）の場合と比較して考察することにより、従来から一般的にベース層のドーパントとして使用されているＣ（またはＢｅ）に加えて、他の元素をドーピングしなくても、活性化エネルギーを増加させることによって、特に実際のＨＢＴ使用温度に近い低温側におけるＨＢＴの寿命を長くでき、ＨＢＴの信頼性を向上させることが可能となるという知見を得た。
しかしながら、ＩｎＧａＰ／ＧａＡｓ ＨＢＴに限って見てみても、その活性化エネルギーの値は様々であり、ＨＢＴ（ｃ）がＨＢＴ（ａ）や、ＨＢＴ（ｂ）およびその他報告されているＨＢＴの活性化エネルギー（特に非特許文献３を参照のこと）に比べて、大きな活性化エネルギー（これは、低温側における寿命の延びをもたらす）を示す原因は明らかでない。
本発明者は、ＨＢＴの高信頼性を向上させるべく、活性化エネルギーに影響を与える要素について鋭意検討した結果、本発明を完成するに至った。
本発明によれば、コレクタ層、ベース層およびエミッタ層を有するへテロ接合バイポーラトランジスタ（ＨＢＴ）であって、コレクタ層、ベース層およびエミッタ層が異なる格子定数ａｃ、ａｂおよびａｅをそれぞれ有し、ａｂはａｃおよびａｅの間の値であるＨＢＴが提供される。ａｃはａｂおよびａｅより大きくても小さくてもよいことに留意されたい。換言すれば、ａｃ、ａｂおよびａｅの大きさがその順番で降順または昇順になっていることを意味する。即ち、ａｃ、ａｂおよびａｅはａｃ＞ａｂ＞ａｅまたはａｃ＜ａｂ＜ａｅの数値的関係を満たす。
尚、本発明において格子定数ａｂ、ａｃおよびａｅは、いずれも、次のようにして測定することができる。まず、ＨＢＴの製造プロセスにおける、ベース層を成長（代表的にはエピタキシャル成長）させるときと同じ条件で、（００１）面の基板上にベース層と実質的に同じ層（以下、単に擬ベース層と言う）を成長させ、擬ベース層を有するサンプルを得る。このとき、擬ベース層の膜厚は３０００Åとする。次に、Ｘ線回折装置を用いて、サンプルの（００４）面のブラッグ反射のロッキングカーブをθ−２θスキャンで測定する。これにより、基板のピーク角度と基板上に成長させた擬ベース層のピーク角度が得られる。これら得られたピーク角度の値は一般的に多少のずれを含んでいるため、擬ベース層について得られたピーク角度の値をそのまま採用することはできないが、これらピーク角度の差の値は信頼でき、また、基板固有のピーク角度の値は既知であることから、擬ベース層のピーク角度の値を補正して求めることができる。次に、このようにして求めた擬ベース層のピーク角度θを用いて、ブラッグの式（２ｄｓｉｎθ＝ｎλ：式中、ｄは格子定数、λは用いたＸ線の波長、ｎは自然数（１、２、３・・・））より擬ベース層の格子定数ｄを求める。得られた擬ベース層の格子定数ｄを、ＨＢＴのベース層の格子定数ａｂと見なして実質的に差し支えない。また、ＨＢＴのコレクタ層の格子定数ａｃおよびエミッタ層の格子定数ａｅについても同様にして測定することができる。尚、Ｘ線装置には、フィリップス製Ｘ線回折装置（４結晶モノクロメータ付き）、型式：ＭＰＤ１８８０ＨＲ（入射Ｘ線 ＣｕＫα線）を用いることができる。
本発明によれば、ａｃ、ａｂおよびａｅを降順または昇順として、歪ませる方向を規定してａｃ、ａｂおよびａｅの関係を適切に選択している。この結果、従来よりも大きな活性化エネルギーを与えるＨＢＴが実現され、これにより、ＨＢＴの寿命（より詳細にはＭＴＴＦ）を従来よりも延ばすことができる。本発明のＨＢＴの寿命は、特に低温側、換言すれば実使用温度に近い温度において延びが著しい。
本発明を拘束するものではないが、本発明によってＨＢＴの寿命が延びるのは以下の理由によるものと考えられる。デバイスが劣化していく１つの原因として、結晶格子中に存在する転位が移動することが考えられる。より詳細には、結晶格子中で発生した歪によって転位に力が働き、従来、その力によって転位が移動し、やがて例えばベース層とエミッタ層の界面まで達して、デバイスが故障していたものと考えられる。ここで、転位が移動するには、転位の移動を妨げるエネルギー障壁を越える大きい力（またはエネルギー）が転位に働く必要があると考えられる。これに対して、本発明のようにａｃ、ａｂ、ａｅの関係を適切に選択し、歪ませる方向を規定することによって、転位に働く力を低く抑えることができ、転位の移動が起こり難くなって、結果的にＨＢＴの寿命が延びるものと考えられる。
また、本発明によれば、図７を参照して説明した従来のＨＢＴのように、ベース層の歪を緩和するための元素を新たにドーピングする必要がないため、エピタキシャル成長技術およびエッチング技術を利用した既存の製造設備および製造方法を大幅に変更する必要がない。
要するに、本発明によれば、エピタキシャル成長技術およびエッチング技術を利用した既存の製造設備および製造工程を大幅に変更することなく、長寿命、換言すれば高信頼性のＨＢＴを提供することができる。
本発明の１つの態様においては、コレクタ層、ベース層およびエミッタ層のうちの隣接する二層間の格子不整合率、より具体的には、エミッタ層−ベース層間の格子不整合率およびベース層−コレクタ層間の格子不整合率の少なくとも一方、好ましくは双方が、０．３％以下、好ましくは約０．１％以下である。用語「格子不整合率」は、二層の各格子定数の差の絶対値を、これら二層のうち相対的に下側に位置する層の格子定数の値で除した値を百分率表記したものを言う。尚、このような格子不整合率の定義により、その理論最小値はゼロであることが容易に理解されよう。
より具体的には、本発明のＨＢＴはいわゆるエミッタアップ型およびコレクタアップ型のいずれであってもよいが、エミッタアップ型ＨＢＴの場合、ベース層に対するエミッタ層の格子不整合率（％）（即ち、｜ａｅ−ａｂ｜／ａｂ×１００）が約０．３％以下、好ましくは約０．１％以下である。換言すれば、ａｅおよびａｂが、｜ａｅ−ａｂ｜／ａｂ×１００≦０．３（％）の関係を満たし、好ましくは｜ａｅ−ａｂ｜／ａｂ×１００≦０．１（％）の関係を満たす。また、エミッタアップ型ＨＢＴの場合、コレクタ層に対するベース層の格子不整合率（％）（即ち、｜ａｂ−ａｃ｜／ａｃ×１００）が約０．３％以下、好ましくは約０．１％以下である。換言すれば、ａｂおよびａｃが、｜ａｂ−ａｃ｜／ａｃ×１００≦０．３（％）の関係を満たし、好ましくは｜ａｂ−ａｃ｜／ａｃ×１００≦０．１（％）の関係を満たす。
また、コレクタアップ型ＨＢＴの場合、ベース層に対するコレクタ層の格子不整合率（％）（即ち、｜ａｃ−ａｂ｜／ａｂ×１００）が約０．３％以下、好ましくは約０．１％以下である。換言すれば、ａｃおよびａｂが、｜ａｃ−ａｂ｜／ａｂ×１００≦０．３（％）の関係を満たし、好ましくは｜ａｃ−ａｂ｜／ａｂ×１００≦０．１（％）の関係を満たす。また、コレクタアップ型ＨＢＴの場合、エミッタ層に対するベース層の格子不整合率（％）（即ち、｜ａｂ−ａｅ｜／ａｅ×１００）が約０．３％以下、好ましくは約０．１％以下である。換言すれば、ａｂおよびａｅが、｜ａｂ−ａｅ｜／ａｅ×１００≦０．３（％）の関係を満たし、好ましくは｜ａｂ−ａｅ｜／ａｅ×１００≦０．１（％）の関係を満たす。
このように、コレクタ層、ベース層およびエミッタ層のうちの隣接する二層間の格子不整合率を約０．３％以下、好ましくは約０．１％以下として、歪ませる程度を適切に選択することによって、より大きな活性化エネルギー、例えば約２．０ｅＶ以上、好ましくは約３．０ｅＶ以上の活性化エネルギーを与えるＨＢＴが実現される。このようなＨＢＴは、実使用温度範囲において寿命の延びが著しく、好ましくは、従来の約１０倍以上の寿命を有する高信頼性のＨＢＴが提供される。
本発明の好ましい態様においては、エミッタアップ型ＨＢＴの場合、ベース層に対するエミッタ層の格子不整合率およびコレクタ層に対するベース層の格子不整合率の双方が約０．３％以下であり、より好ましくは約０．１％以下とされる。また、コレクタアップ型ＨＢＴの場合、ベース層に対するコレクタ層の格子不整合率およびエミッタ層に対するベース層の格子不整合率の双方が約０．３％以下であり、より好ましくは約０．１％以下とされる。これにより、活性化エネルギーの増加、ひいては実使用温度範囲における寿命の延びを更に増大させることができる。
本発明においては、上記のような格子不整合率は、約０．３％以下で０％を超えた範囲において、小さい値であるほど大きな活性化エネルギーが得られるため好ましい。しかしながら、層の材料組成およびドーピング濃度における、エピタキシャル成長時の層厚方向でのばらつきや、ウェハ面内でのばらつき等を考慮すると、上記の格子不整合率はいずれも、現実的には約０．０１％〜０．３％が好ましく、約０．０１％〜０．１％がより好ましい。
コレクタ層の格子定数ａｃ、ベース層の格子定数ａｂおよびエミッタ層の格子定数ａｅは、例えば各層にドーピングするドーパントの濃度を調節することによって可変である。特に、これら層の材料として３元混晶の化合物半導体を用いている場合には、混晶比を調節することによって可変である。ドーパント濃度および／または混晶比の調節は、例えば、ドーピング材料（例えばガス）の流量、原料ガスの流量比等を適宜制御することによって、当業者には容易になされ得るであろう。また、その他の事項について特に説明しないが、エミッタアップ型ＨＢＴおよびコレクタアップ型ＨＢＴのいずれであっても、当該技術分野において既知の製造方法を利用して、本発明のＨＢＴを作製することができるであろう。
このような半導体層の格子定数は一般に温度上昇につれて増加し、具体的には以下の式（３）で近似できることが知られている。
式中、Ｔ０は基準温度（Ｋ）（但し、Ｔ０＝３００Ｋ）、α０は基準温度Ｔ０における格子定数（Å）、Ｔ１は所定温度（Ｋ）、αは所定温度Ｔ１における格子定数（Å）、βは膨張率（Ｋ−１）である。尚、βは半導体層の材料に依存して異なる値である。
本発明において、上述の格子定数ａｃ、ａｂ、ａｅの関係（およびこれらから求められる格子不整合率の範囲）は、全温度において達成される必要はなく、少なくとも接合温度Ｔｊにおいて満たされていればよい。上記関係が接合温度Ｔｊにおいて確保されることにより、ＨＢＴの長寿命化および信頼性の向上の効果を得ることができる。
本発明の１つの態様において、エミッタ層は格子定数ａｅ１およびａｅ２をそれぞれ有する第１エミッタ層および第２エミッタ層の二層（第１エミッタ層はベース層と第２エミッタ層との間に挟まれる）から成っていてよい。この場合、第２エミッタ層の格子定数ａｅ２が上述のａｃ＞ａｂ＞ａｅまたはａｃ＜ａｂ＜ａｅの関係に言う格子定数ａｅとして採用される。即ち、ａｃ、ａｂおよびａｅ２がａｃ＞ａｂ＞ａｅ２またはａｃ＜ａｂ＜ａｅ２の関係を満たす。第２エミッタ層の格子定数ａｅ２はベース層の格子定数ａｂと比較的大きくずれていてよく、ａｅ２およびａｂは、｜ａｅ２−ａｂ｜／ａｂ×１００＞０．３（％）の関係を満たしてよい。他方、第１エミッタ層の格子定数ａｅ１はベース層の格子定数ａｂに近くてよく、第１エミッタ層とベース層との間の格子不整合率は、例えば０．１％以下であり得る。尚、ａｅ１はａｂと実質的に等しく、互いに格子整合していてもよい。
従来の一般的なＨＢＴでは、エミッタ層はベース層と格子整合し、エミッタ層およびベース層の格子定数が実質的に同じになるように設計されている。しかしながら、ａｃ＞ａｂ＞ａｅまたはａｃ＜ａｂ＜ａｅの関係を満たすため、エミッタ層およびベース層の格子定数がずれるようにエミッタ層およびベース層の材料を選択した結果、従来のＨＢＴとバンドギャップが変わり、エミッタ−ベース間において所望のバンド構造が得られず、ＨＢＴの特性変化を招くことがあり得る。特にエミッタ−ベースのバンド構造変化は、ＨＢＴの高周波特性やオン電圧の変化をもたらすため望ましくない場合がある。
このような場合、エミッタ層を一層とせずに、上記のように第１エミッタ層と第２エミッタ層との二層に分けることが好ましい。第１エミッタ層の格子定数ａｅ１を所望のバンド構造（より詳細にはエミッタ−ベース間のバンドギャップ）が得られるように制御し、第２エミッタ層の格子定数ａｅ２をベース層の格子定数ａｂに対して大きく歪ませるように制御する。これにより、ベース層に対する第２エミッタ層の格子不整合による歪の影響が第１エミッタ層とベース層に及び、ベース層とエミッタ層との接合部分での転位に働く力が小さくなるので、ＨＢＴの特性変化を回避しつつ、長寿命で高信頼性のＨＢＴを得ることができる。
本発明のもう１つの態様において、コレクタ層は格子定数ａｃ１およびａｃ２をそれぞれ有する第１コレクタ層および第２コレクタ層の二層（第１コレクタ層はベース層と第２コレクタ層との間に挟まれる）から成っていてもよい。この場合、第２コレクタ層の格子定数ａｃ２が上述のａｃ＞ａｂ＞ａｅまたはａｃ＜ａｂ＜ａｅの関係に言う格子定数ａｃとして採用される。即ち、ａｃ２、ａｂおよびａｅがａｃ２＞ａｂ＞ａｅまたはａｃ２＜ａｂ＜ａｅの関係を満たす。第２コレクタ層の格子定数ａｃ２はベース層の格子定数ａｂと比較的大きくずれていてよく、ａｃ２およびａｂは、｜ａｃ２−ａｂ｜／ａｂ×１００＞０．３（％）の関係を満たしてよい。他方、第１コレクタ層の格子定数ａｃ１はベース層の格子定数ａｂに近くてよく、第１コレクタ層とベース層との間の格子不整合率は、例えば０．１％以下であり得る。尚、ａｃ１はａｂと実質的に等しく、互いに格子整合していてもよい。本態様は、コレクタ−ベース間において所望のバンド構造が得られず、ＨＢＴの特性変化を招く場合に有効である。この態様では、第１コレクタ層の格子定数ａｃ１を所望のバンド構造（より詳細にはコレクタ−ベース間のバンドギャップ）が得られるように制御し、第２コレクタ層の格子定数ａｃ２をベース層の格子定数ａｂに対して大きく歪ませるように制御することによって、上記と同様の効果が得られる。
尚、エミッタ層および／コレクタ層を二層にする場合も、各格子定数の関係は全温度において達成される必要はなく、少なくとも接合温度Ｔｊにおいて満たされていればよい。
また、エミッタ層およびコレクタ層のいずれかのみならず、これらの双方を二層にしてもよい。エミッタ層および／またはコレクタ層を二層にする態様における本発明のＨＢＴは、エミッタアップ型およびコレクタアップ型のいずれであってもよい。
本発明のＨＢＴは、例えばIII−Ｖ族またはII−VI族のＨＢＴであり得る。III−Ｖ族ＨＢＴには、Ｉｎ、ＧａおよびＡｌなどの少なくとも１種のIII族元素と、Ｐ、Ａｓ、ＳｂおよびＮなどの少なくとも１種のＶ族元素とを含む材料層が用いられる。例えば、ＩｎＧａＰ／ＧａＡｓヘテロ接合、ＩｎＰ／ＩｎＧａＡｓヘテロ接合などを利用したIII−Ｖ族ＨＢＴであり得る。II−VI族ＨＢＴには、Ｚｎなどの少なくとも１種のII族元素と、Ｓｅなどの少なくとも１種のVI族元素とを含む材料層が用いられる。例えば、Ｚｎ／Ｓｅヘテロ接合を利用したII−VI族ＨＢＴであり得る。
尚、当該技術分野において知られているように、ＨＢＴにおいて、エミッタ層とベース層とがヘテロ接合されていても、ベース層とコレクタ層とがヘテロ接合されていてもよく、また、エミッタ層とベース層およびベース層とコレクタ層の双方がヘテロ接合されていてもよい。
また、本発明のＨＢＴは、ｎｐｎ型およびｐｎｐ型のいずれであってもよい。
本発明によれば、エピタキシャル成長技術およびエッチング技術を利用した既存の製造設備および製造工程を大幅に変更することなく、高信頼性のＨＢＴを提供することができる。より具体的には、特殊な元素をドーピングしなくても、歪みの方向を規定するようにａｃ、ａｂおよびａｅの関係を適切に選択することにより、より大きな活性化エネルギーを与えるＨＢＴが実現される。これにより、ＨＢＴの寿命（より詳細にはＭＴＴＦ）を従来のＨＢＴに比べて延ばすことができる。
（実施形態１）
本実施形態は、エミッタアップ型のＩｎＧａＰ／ＧａＡｓ ＨＢＴおよびその製造方法に関する。図１（ａ）〜（ｃ）は、本実施形態のＨＢＴ１００の製造方法を、積層方向を含む概略断面を示して説明する工程図である。
本実施形態は、エミッタアップ型のＩｎＧａＰ／ＧａＡｓ ＨＢＴおよびその製造方法に関する。図１（ａ）〜（ｃ）は、本実施形態のＨＢＴ１００の製造方法を、積層方向を含む概略断面を示して説明する工程図である。
図１（ｃ）に示すように、本実施形態のＨＢＴ１００は、基板１０１（半絶縁性ＧａＡｓ基板、厚さ 約６００μｍ）の上に、バッファ層１０２（ｉ−ＧａＡｓ層、厚さ 約２５０ｎｍ）、サブコレクタ層１０３（ｎ−ＧａＡｓ層、Ｓｉドーピング、ドーパント濃度 約５×１０１８ｃｍ−３、厚さ 約５００ｎｍ）、コレクタ層１０４（ｎ−ＧａＡｓ層、Ｓｉドーピング、ドーパント濃度 約２×１０１６ｃｍ−３、厚さ 約７００ｎｍ）、ベース層１０５（ｐ−ＧａＡｓ層、Ｃドーピング、ドーパント濃度（Ｃ濃度）は後述するように選択する、厚さ 約８０ｎｍ）、エミッタ層１０６（ｎ−ＩｎｙＧａ１−ｙＰ層（ｙは後述するように選択する）、Ｓｉドーピング、ドーパント濃度 約５×１０１７ｃｍ−３、厚さ 約２５ｎｍ）、コンタクト層１０７（ｎ−ＧａＡｓ層、Ｓｉドーピング、ドーパント濃度５×１０１７ｃｍ−３、厚さ 約５０ｎｍ）、グレイディッド層１０８（ｎ−ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．５、積層方向に徐々にｘが変化する）、Ｓｉドーピング、ドーパント濃度 約１×１０１９ｃｍ−３、厚さ 約５０ｎｍ）、およびキャップ層１０９（ｎ−ＩｎｚＧａ１−ｚＡｓ層（ｚ＝０．５）、Ｓｉドーピング、ドーパント濃度 約１×１０１９ｃｍ−３、厚さ 約５０ｎｍ）が順次積層された構造を有する。このＨＢＴ１００において、図１（ｃ）に示すように、エミッタ電極１１０（ＷＮ／Ｐｔ／Ｔｉ／Ｐｔ／ＡｕまたはＷＳｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、全体厚さ 約３００ｎｍ）がキャップ層１０９の上に、ベース電極１１１（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、全体厚さ 約２００ｎｍ）がエミッタ層１０６の上に、コレクタ電極１１２（ＡｕＧｅ／Ｎｉ／Ａｕ、全体厚さ 約２１５ｎｍ）がサブコレクタ層１０３の上にそれぞれ形成されている。
尚、本実施形態においてはエミッタ層１０６の厚さを約２５ｎｍとしたが、これは、エミッタ層１０６の厚さが大きくなるにつれて、活性化エネルギーＥａが小さくなることが予測されるため、エミッタ層１０６の厚さを３０ｎｍ未満にすることが好ましいことによる。
以下、このようなＨＢＴ１００を作製する方法を説明する。まず、図１（ａ）を参照して、基板１０１の上に、バッファ層１０２、サブコレクタ層１０３、コレクタ層１０４、ベース層１０５、エミッタ層１０６、コンタクト層１０７、グレイディッド層１０８およびキャップ層１０９を、例えばＭＯＣＶＤ法（有機金属化学気相成長法）、ＭＢＥ法（分子線エピタキシー）およびＣＢＥ法（ケミカルビームエピタキシー）等を用いてエピタキシャル成長により順次積層する。
このようなエピタキシャル成長による層形成は、例えば、ＧａＡｓ層の場合にはＴＥＧ（トリエチルガリウム）とＡｓＨ３（アルシン）を、IｎＧａＰ層の場合にはＴＥＧ、ＴＭＩｎ（トリメチルインジウム）およびＰＨ３（フォスフィン）を、ＩｎＧａＡｓ層の場合にはＴＥＧ、ＴＭＩｎおよびＡｓＨ３をそれぞれ原料ガスに用いて実施できる。尚、ＡｓＨ３のかわりにＴＢＡ（ターシャリー・ブチル・フォスフィン）を用いてもよい。加えて、本実施形態においてｐ型ドーパントとしてＣをドーピングしているが、Ｃドープ層を形成する場合には、例えば、ＴＭＧ（トリメチルガリウム）をドーピング材料として用いることができる。また、本実施形態においてｎ型ドーパントとしてＳｉをドーピングしているが、Ｓｉドープ層を形成する場合には、例えばＳｉＨ４（モノシラン）および／またはＳｉ２Ｈ６（ジシラン）などをドーピング材料として用いることができる。また、Ｓｉの他に、例えばＳｎ、ＳｅまたはＴｅなどをｎ型ドーパントとしてドーピングしてもよく、この場合には、ＴＥＳｎ（トリエチルスズ）、ＤＥＳｅ（ジエチルセレン）、ＤＥＴｅ（ジエチルテルル）などをそれぞれドーピング材料に用いることができる。原料ガスおよびドーピングする場合にはドーピング材料の流量比ならびにエピタキシャル成長装置内の圧力および温度等は、当業者であれば、形成すべき層の組成およびドーピングする場合にはドーパント濃度等に応じて適宜調節することができよう。
その後、以上のようにして得られた積層体のキャップ層１０９の全面に、エミッタ電極下部層となるバリア層１１０ａ（ＷＮ層またはＷＳｉ層、厚さ 約１００ｎｍ）をスパッタリングにより形成する。そして、フォトレジストマスク（図示せず）をバリア層１１０ａの上に形成し、ＲＩＥ等のドライエッチングによりバリア層１１０ａをエッチングし、図１（ａ）に示すように、幅１μｍ×長さ２０μｍの大きさにバリア層１１０ａを成形する。用いたフォトレジストマスクは、その後、除去する。
次に、図１（ｂ）を参照して、上記のように成形されたバリア層１１０ａをマスクとして、キャップ層１０９、グレイディッド層１０８およびコンタクト層１０７をウエットエッチングにより部分的に除去し、エミッタメサを形成する。
そして、エミッタ電極形成領域およびベース電極形成領域を除く露出上面にレジストマスク（図示せず）を形成し、Ｐｔ、Ｔｉ、ＰｔおよびＡｕを蒸着により順次堆積させ、その後、マスクを除去することにより（換言すれば、リフトオフ法により）、図１（ｂ）に示すように、バリア層１１０ａの全面およびエミッタ層１０６の所定の領域上に、エミッタ電極上部層１１０ｂおよびベース電極１１１（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、いずれも厚さ 約５０ｎｍ）をそれぞれ同時に形成する。この結果、バリア層（エミッタ電極下部層）１１０ａとエミッタ電極上部層１１０ｂとが積層されて、エミッタ電極１１０を構成する。
次に、図１（ｃ）を参照して、エミッタ電極１１０およびベース電極１１１を覆ってフォトレジストマスク（図示せず）を形成し、エミッタ層１０６、ベース層１０５およびコレクタ層１０４をサブコレクタ層１０３が露出するまでウエットエッチングにより部分的に除去し、ベースメサを形成する。用いたフォトレジストマスクは、その後、除去する。
そして、同じくリフトオフ法により、図１（ｃ）に示すように、サブコレクタ層１０３の所定の領域上に、コレクタ電極１１２（ＡｕＧｅ／Ｎｉ／Ａｕ、それぞれ厚さ 約１００ｎｍ、約１５ｎｍおよび約１００ｎｍ）を形成する。そして、得られた基板を熱処理に付すことにより、コレクタ電極１１２およびベース電極１１１の合金化処理を行う。これにより、コレクタ電極１１２とサブコレクタ層１０３とのオーミック接触が確保されると共に、ベース電極１１１の合金化層がエミッタ層１０６を突き抜けて、ベース電極１１１とベース層１０５とのオーミック接触が確保される。
次に、コレクタメサエッチング領域を除く露出上面にレジストマスクを形成し、サブコレクタ層１０３からバッファ層１０２が露出するまでウエットエッチングを行い、図１（ｃ）に示すように、コレクタメサを形成する。用いたレジストマスクは、その後、除去する。
これにより、図１（ｃ）に示す本実施形態のＨＢＴ１００が作製される。
このＨＢＴ１００において、ベース層１０５であるｐ−ＧａＡｓ層中のＣ濃度（ドーパント濃度）、およびエミッタ層１０６であるｎ−ＩｎｙＧａ１−ｙＰ層の混晶比ｙは、コレクタ層１０４の格子定数ａｃ、ベース層１０５の格子定数ａｂ、およびエミッタ層１０６の格子定数ａｅが、ａｃ＞ａｂ＞ａｅの関係またはａｃ＜ａｂ＜ａｅの関係を満たすように適切に選択することができる。
本実施形態においては、コレクタ層１０４であるＧａＡｓ層の材料を同一としてａｃを一定にしつつ、表１に示すように、ベース層１０５であるｐ−ＧａＡｓ層中のＣ濃度を約４×１０１９ｃｍ−３または約１×１０２０ｃｍ−３としてａｂの値を変化させ（図２を参照して後述する）、かつ、エミッタ層１０６であるｎ−ＩｎｙＧａ１−ｙＰ層の混晶比ｙを約０．４４〜０．５２の範囲で変化させることによりａｅの値を変化させて、種々のＨＢＴを作製した。
尚、ＧａＡｓ層の格子定数はＣ濃度が高くなるにつれて小さくなることは知られている。本発明者は、本発明の実施に先立ち、ＧａＡｓ層中のＣ濃度を種々変化させ、上述した手順に従って格子定数を室温（約２０〜３０℃）にて測定し、Ｃ濃度と格子不整合率の値との関係を得た。参考までに結果を図２に示す。図２に言う「格子不整合率（ｐｐｍ）」は、ノンドープのＧａＡｓ層の格子定数ａ０と、Ｃをドーピングしたｐ−ＧａＡｓ層の格子定数ａ１とを用いれば、（ａ１−ａ０）／ａ０×１０６として与えられる。ノンドープのＧａＡｓ層の格子定数ａ０は基準温度Ｔ０（３００Ｋ＝約２７℃）にて約５．６５４Åである。よって、当業者であれば、本発明者の得た図２のグラフに基づいて、所望の格子定数を有するＧａＡｓ層を形成することが可能となるであろう。
上記のようにして得られる本実施形態のＨＢＴについて、本明細書の課題を解決するための手段の欄にて上述した手順に従ってＸ線回折装置を用いて予め測定または決定した格子定数ａｃ、ａｂおよびａｅを表２に示す。表２の格子定数は室温（約２０〜３０℃）における値であり、基準温度Ｔ０＝約２７℃における格子定数α０とみなして差し支えない（上述の式（３）を参照のこと）。また、接合温度Ｔｊを９０℃と仮定し、これを式（３）の所定温度Ｔ１に代入して、９０℃の接合温度Ｔｊにおける格子定数αを表２の基準温度Ｔ０における各格子定数α０について算出した。結果を表３に示す。尚、βは、ＧａＡｓ層では約６．８６×１０−６Ｋ−１、ＩｎＧａＰ層では約５．０×１０−６Ｋ−１である。尚、表２および３中、コレクタ層に対するベース層の格子不整合率（即ち、｜ａｂ−ａｃ｜／ａｃ×１００（％））と、ベース層に対するエミッタ層の格子不整合率（即ち、｜ａｅ−ａｂ｜／ａｂ×１００（％））をそれぞれａｂおよびａｅに付記して（ ）内に示す（以下の表６および７も同様である）。
以上により得られた各ＨＢＴについて信頼性試験を行った。信頼性試験の通電条件は、エミッタ−コレクタ間の電圧 Ｖｃｅ＝３．０Ｖ、および電流密度 Ｊｃ＝１００ｋＡ／ｃｍ２とし、環境温度（ひいては接合温度）をパラメータとして種々変化させて、それぞれの温度におけるＭＴＴＦ（故障までの平均時間）を測定した。ＨＢＴの故障の判定については、電流増幅率 ｈｆｅが初期値の８０％以下となった時に故障とみなし、試験開始から故障時までの時間をＭＴＴＦとした。
得られた結果をアレニウスプロットして得た各ＨＢＴについての回帰直線を図３（ａ）および（ｂ）に示す。図３（ａ）は、サンプルＮｏ．１〜４（ＧａＡｓベース層中Ｃ濃度 約４×１０１９ｃｍ−３の場合）についての回帰直線を示すものであり、図３（ｂ）は、サンプルＮｏ．５〜７（ＧａＡｓベース層中Ｃ濃度 約１×１０２０ｃｍ−３の場合）についての回帰直線を示すものである（添付の図面においてサンプルＮｏ．を矢印にて示し、他の図面においても同様とする）。また、これら直線から求めた各ＨＢＴの活性化エネルギーＥａを表４に示す。
表２および３において、サンプルＮｏ．１〜７のＨＢＴのうち、サンプルＮｏ．１、２、５および６のＨＢＴにおいてａｃ＞ａｂ＞ａｅの関係が満たされており、これらは本発明の実施例に該当する。これに対して、サンプルＮｏ．３、４および７のＨＢＴは比較例である。
表２〜４から、ａｃ＞ａｂ＞ａｅの関係を満たすとき（サンプルＮｏ．１、２、５および６の場合）にＥａがより大きいことがわかる。ａｃ＞ａｂ＞ａｅの関係を満たしていても、ａｅがａｂに比べて小さくなりすぎるとＥａが小さくなる傾向が見られる（サンプルＮｏ．１と２および５と６をそれぞれ比較のこと）ものの、好ましくは、ベース層に対するエミッタ層の格子不整合率が約０．３％以下のとき（サンプルＮｏ．１、２、５および６の場合）に、２．０ｅＶ以上のＥａを得ることがき、低温側での寿命（ＭＴＴＦ）が延びることが確認された。特に、サンプルＮｏ．２および６の場合、３．０ｅＶ以上のＥａが得られたことから、ベース層に対するエミッタ層の格子不整合率が約０．１％以下であるときに、更に高いＨＢＴ信頼性が実現された。
また、ａｅの値が同じで、ａｂの値の異なるサンプルＮｏ．１と５および２と６をそれぞれ比較すると、ａｂがａｃにより近いサンプルＮｏ．１および２の方が、サンプルＮｏ．５および６よりもＥａがより大きくなっていた。これは、コレクタ層に対するベース層の格子不整合率がより小さいためであると考えられることから、コレクタ層に対するベース層の格子不整合率もまた約０．３％以下であるのが好ましく、約０．１％以下であるのがより好ましい。
サンプルＮｏ．２および６のＨＢＴにおいては３．０ｅＶ以上の大きな活性化エネルギーＥａが得られた。これらＨＢＴの接合温度Ｔｊ＝２３０℃でのＭＴＴＦはそれぞれ約１５０万時間および約１３０万時間（図示せず）であった。既知のＨＢＴのうち最も高い活性化エネルギーを有するＨＢＴ（ｃ）の接合温度Ｔｊ＝２３０℃でのＭＴＴＦは約１２万時間であり（図８の直線（ｃ）を参照のこと）、信頼性試験における通電条件が本実施形態のものよりも穏やかであることを無視しても、本実施形態のＭＴＴＦはこの約１０倍の大きさであった。また、これより低い接合温度では、例えば、約２００℃以下の接合温度ではＨＢＴ（ｃ）の１００倍以上のＭＴＴＦが得られることが確認された。
以上、室温および接合温度Ｔｊにおける格子定数ａｃ、ａｂ、ａｅの関係（および不整合率の大きさ）に基づいて素子特性の改善について考察したが、更に、格子定数の温度依存性についても検討する。上述の式（３）から理解されるように、格子定数は温度に凡そ比例してほぼ直線的に増加する。一例として、サンプルＮｏ．２のＨＢＴに用いた各層について、格子定数の温度依存性を示す直線を図４に示す。直線（ａ）はＧａＡｓ層（ノンドープ、コレクタ層）の格子定数（ａｃ）、直線（ｂ）はＣドープＧａＡｓ層（Ｃ濃度 ４×１０１９ｃｍ−３、ベース層）の格子定数（ａｂ）、直線（ｃ）はＩｎｙＧａ１−ｙＰ層（ｙ＝０．４６、エミッタ層）の格子定数（ａｅ）である。また、比較のために、直線（ｄ）としてＩｎｙＧａ１−ｙＰ層（ｙ＝０．４８、エミッタ層）の格子定数（ａｅ）を併せて図４に示す。
直線（ａ）〜（ｃ）から理解されるように、本実施形態のサンプルＮｏ．２のＨＢＴでは、図示する全温度範囲においてａｃ＞ａｂ＞ａｅの関係を満たす。よって、長寿命および高信頼性のＨＢＴが確実に実現される。
次に、サンプルＮｏ．２のＨＢＴにおいて直線（ｃ）のＩｎｙＧａ１−ｙＰ層（ｙ＝０．４６）に代えて、直線（ｄ）のＩｎｙＧａ１−ｙＰ層（ｙ＝０．４８）を用いたＨＢＴについて検討する。この場合、１２０℃未満の温度範囲では直線（ｂ）よりも直線（ｄ）の方が上方に位置し、ａｃ＞ａｂ、ａｂ＜ａｅとなり、ａｃ＞ａｂ＞ａｅの関係を満たさない。しかしながら、１２０℃以上の温度範囲では、直線（ｂ）よりも直線（ｄ）の方が下方に位置し、ａｃ＞ａｂ＞ａｅの関係を満たす。従って、接合温度Ｔｊが１２０℃以上であるＨＢＴにおいては、長寿命および高信頼性が得られる。
このように、格子定数への温度の影響を考慮し、少なくともＨＢＴの接合温度Ｔｊにおいてａｃ＞ａｂ＞ａｅの関係を満たすように本発明が実施され得る。例えば、ＨＢＴの熱抵抗Ｒ＝６０℃／Ｗ、コレクタ−エミッタ間の電圧 Ｖｃｅ＝３Ｖ、コレクタ電流 Ｉｃ＝３００ｍＡの場合、接合温度 Ｔｊ＝約８０℃であるので、少なくともこの温度において所定の関係を満たすよう、格子定数ａｂ、ａｅおよびａｃを選ぶことが望ましい。
（実施形態２）
本実施形態は、エミッタアップ型のＩｎＰ／ＩｎＧａＡｓ ＨＢＴおよびその製造方法に関する。図５は、本実施形態のＨＢＴ４００の概略断面図である。
本実施形態は、エミッタアップ型のＩｎＰ／ＩｎＧａＡｓ ＨＢＴおよびその製造方法に関する。図５は、本実施形態のＨＢＴ４００の概略断面図である。
図５に示すように、本実施形態のＨＢＴ４００は、基板４０１（半絶縁性ＩｎＰ基板、厚さ約６２５μｍ）の上に、サブコレクタ層４０２（ｎ−ＩｎｗＧａ１−ｗＡｓ層（ｗ＝０．５３）、Ｓｉドーピング、ドーパント濃度 約５×１０１８ｃｍ−３、厚さ 約４００ｎｍ）、コレクタ層４０３（ｉ−ＩｎｙＧａ１−ｙＡｓ層（ｙは後述するように選択する）、アンドーピング、厚さ 約３００ｎｍ）、ベース層４０４（ｐ−ＩｎｘＧａ１−ｘＡｓ層（ｘは後述するように選択する）、Ｃドーピング、ドーパント濃度 約１×１０１９ｃｍ−３、厚さ 約５０ｎｍ）、エミッタ層４０５（ｎ−ＩｎＰ層、Ｓｉドーピング、ドーパント濃度 約３×１０１７ｃｍ−３、厚さ 約２５ｎｍ）、コンタクト層４０６（ｎ−ＩｎＰ層、Ｓｉドーピング、ドーパント濃度 約２×１０１９ｃｍ−３、厚さ 約２０ｎｍ）、キャップ層４０７（ｎ−ＩｎｚＧａ１−ｚＡｓ層（ｚ＝０．５３）、Ｓｉドーピング、ドーパント濃度 約３×１０１９ｃｍ−３、厚さ 約１００ｎｍ）が順次積層された構造を有する。このＨＢＴ４００において、図５に示すように、エミッタ電極４０８、ベース電極４０９およびコレクタ電極４１０（いずれもＴｉ／Ｐｔ／Ａｕ、それぞれ厚さ 約５０ｎｍ、約５０ｎｍおよび約１００ｎｍならびに全体厚さ 約２００ｎｍ）がそれぞれキャップ層４０７、ベース層４０４およびサブコレクタ層４０２の上に形成されている。
本実施形態のＨＢＴ４００は、当業者であれば、実施形態１にて説明したＨＢＴ１００の作製方法を参照して、作製することができるであろう。
このＨＢＴ４００において、コレクタ層４０３であるＩｎｙＧａ１−ｙＡｓ層の混晶比ｙと、ベース層４０４であるＩｎｘＧａ１−ｘＡｓの混晶比ｘは、コレクタ層４０３の格子定数ａｃ、ベース層４０４の格子定数ａｂ、およびエミッタ層４０５の格子定数ａｅが、ａｃ＞ａｂ＞ａｅの関係またはａｃ＜ａｂ＜ａｅの関係を満たすように適切に選択することができる。
本実施形態においては、エミッタ層４０５であるＩｎＰ層の材料を同一としてａｅと一定としつつ、表５に示すように、ベース層４０４であるＩｎｘＧａ１−ｘＡｓ層の混晶比ｘを約０．５２または約０．５４としてａｂの値を変化させ、かつ、コレクタ層４０３であるＩｎｙＧａ１−ｙＡｓ層の混晶比ｙを約０．４８〜０．５６の範囲で変化させることによりａｃの値を変化させて、種々のＨＢＴを作製した。
上記のようにして得られる本実施形態のＨＢＴについて、実施形態１と同様に、Ｘ線回折装置を用いて予め測定または決定した格子定数ａｃ、ａｂおよびａｅを表６に示す。表６の格子定数は室温（約２０〜３０℃）における値であり、基準温度Ｔ０＝約２７℃における格子定数α０とみなして差し支えない（上述の式（３）を参照のこと）。また、接合温度Ｔｊを１５０℃と仮定し、実施形態１と同様に式（３）により、１５０℃の接合温度Ｔｊにおける格子定数を表６の各格子定数について算出した。結果を表７に示す。尚、βは、ＩｎＧａＡｓ層では約５．６９×１０−６Ｋ−１、ＩｎＰ層では約４．７５×１０−６Ｋ−１である。
以上により得られた各ＨＢＴについて、実施形態１と同様にして信頼性試験を行った。得られた結果をアレニウスプロットして得た各ＨＢＴについての回帰直線を、図６（ａ）および（ｂ）に示す。図６（ａ）は、サンプルＮｏ．８〜１０（ＩｎｘＧａ１−ｘＡｓベース層の混晶比ｘ＝約０．５２の場合）についての回帰直線を示すものであり、図６（ｂ）は、サンプルＮｏ．１１〜１３（ＩｎｘＧａ１−ｘＡｓベース層の混晶比ｘ＝約０．５４の場合）についての回帰直線を示すものである。また、これら直線から求めた各ＨＢＴの活性化エネルギーＥａを表８に示す。
表６および７において、サンプルＮｏ．８〜１３のＨＢＴのうち、サンプルＮｏ．９および１０のＨＢＴにおいてａｃ＜ａｂ＜ａｅの関係が満たされており、また、サンプルＮｏ．１１および１２のＨＢＴにおいてａｃ＞ａｂ＞ａｅの関係が満たされており、これらは本発明の実施例に該当する。これに対して、サンプルＮｏ．８および１３のＨＴＢは比較例である。
表６〜８から、ａｃ＜ａｂ＜ａｅの関係を満たすとき（サンプルＮｏ．９および１０の場合）またはａｃ＞ａｂ＞ａｅの関係を満たすとき（サンプルＮｏ．１１および１２の場合）にＥａがより大きいことがわかる。ａｃ＜ａｂ＜ａｅの関係を満たしていても、ａｃがａｂに比べて小さくなりすぎるとＥａが小さくなる傾向が見られる（サンプルＮｏ．９と１０を比較のこと）。また、ａｃ＞ａｂ＞ａｅの関係を満たしていても、ａｃがａｂに比べて大きくなりすぎるとＥａが小さくなる傾向が見られる（サンプルＮｏ．１１と１２を比較のこと）。しかしながら、上記関係を満たしつつ、好ましくは、コレクタ層に対するベース層の格子不整合率が０．３％以下のとき（サンプルＮｏ．９、１０、１１および１２の場合）に、２．０ｅＶ以上のＥａを得ることがき、低温側での寿命（ＭＴＴＦ）が延びることが確認された。特に、サンプルＮｏ．９および１２の場合に３．０ｅＶ以上のＥａが得られたことから、コレクタ層に対するベース層の格子不整合率が０．１％以下であるときに、更に高いＨＢＴ信頼性が実現された。
また、ベース層に対するエミッタ層の格子不整合率についても同様に約０．３％以下であるのが好ましく、約０．１％以下であるのがより好ましい。
以上、本発明の２つの実施形態について説明してきたが、本発明はこれら実施形態に限定されず、種々の改変がなされ得るであろう。本発明のＨＢＴは、ａｃ＞ａｂ＞ａｅの関係またはａｃ＜ａｂ＜ａｅの関係を満たす限り、任意の適切な構造を有してよく、任意の適切な材料から成り得る。
上記実施形態１および２では、基板上にコレクタ層、ベース層およびエミッタ層が順に積層されて、エミッタ層がコレクタ層およびベース層よりも基板に対して上側に位置する、エミッタアップ型のＨＢＴについて説明した。しかし、本発明はこれに限定されず、基板上にエミッタ層、ベース層およびコレクタ層が順に積層されて、コレクタ層がエミッタ層およびベース層よりも基板に対して上側に位置する、コレクタアップ型のＨＢＴに本発明を適用してもよい。この場合、ベース層に対するコレクタ層の格子不整合率およびエミッタ層に対するベース層の格子不整合率の少なくとも一方、好ましくは双方が、０．３％以下、好ましくは０．１％以下とされる。
また、上記実施形態１および２では、エミッタ層のみにワイドバンドギャップを用いたシングルＨＢＴについて説明したが、エミッタ層およびコレクタ層にワイドバンドギャップを用いたダブルＨＢＴに本発明を適用してもよい。例えば、実施形態１の場合、コレクタ層にＩｎＧａＰ層などを用いてもよい。この場合、各層の格子定数の関係がａｃ＞ａｂ＞ａｅの関係またはａｃ＜ａｂ＜ａｅの関係を満たすように適宜改変することにより、ＨＢＴの高信頼性化を図ることができる。
尚、実施形態１では、バッファ層、サブコレクタ層、コンタクト層、グレイティッド層およびキャップ層を設け、また、実施形態２ではサブコレクタ層、コンタクト層およびキャップ層を設けたが、これらは本発明の実施に必ずしも必要でないことに留意されたい。
（実施形態３）
本実施形態は実施形態１の改変例であり、二層構造のエミッタ層を備えるＨＢＴに関する。本実施形態のＨＢＴは、図１（ｃ）のＨＢＴ１００を参照して、エミッタ層１０６が、ベース層１０５の上に積層された第１エミッタ層１０６ａ（ｎ−ＩｎｙＧａ１−ｙＰ層（ｙ＝０．４６）、Ｓｉドーピング、ドーパント濃度 約５×１０１７ｃｍ−３、厚さ 約２５ｎｍ）と、第１エミッタ層１０６ａの上に積層された第２エミッタ層１０６ｂ（ｎ−Ｉｎｙ’Ｇａ１−ｙ’Ｐ層（ｙ’＝０．４３）、Ｓｉドーピング、ドーパント濃度 約５×１０１７ｃｍ−３、厚さ 約２５ｎｍ）とから構成される点を除いてＨＢＴ１００と同様の構成を有する。本実施形態においては、ベース層１０５であるｐ−ＧａＡｓ層中のＣ濃度は約１×１０２０ｃｍ−３とする。本実施形態のＨＢＴは、当業者であれば、実施形態１を参照することにより作製できるであろう。
本実施形態は実施形態１の改変例であり、二層構造のエミッタ層を備えるＨＢＴに関する。本実施形態のＨＢＴは、図１（ｃ）のＨＢＴ１００を参照して、エミッタ層１０６が、ベース層１０５の上に積層された第１エミッタ層１０６ａ（ｎ−ＩｎｙＧａ１−ｙＰ層（ｙ＝０．４６）、Ｓｉドーピング、ドーパント濃度 約５×１０１７ｃｍ−３、厚さ 約２５ｎｍ）と、第１エミッタ層１０６ａの上に積層された第２エミッタ層１０６ｂ（ｎ−Ｉｎｙ’Ｇａ１−ｙ’Ｐ層（ｙ’＝０．４３）、Ｓｉドーピング、ドーパント濃度 約５×１０１７ｃｍ−３、厚さ 約２５ｎｍ）とから構成される点を除いてＨＢＴ１００と同様の構成を有する。本実施形態においては、ベース層１０５であるｐ−ＧａＡｓ層中のＣ濃度は約１×１０２０ｃｍ−３とする。本実施形態のＨＢＴは、当業者であれば、実施形態１を参照することにより作製できるであろう。
上記のようにして得られる本実施形態のＨＢＴについて、実施形態１と同様に、Ｘ線回折装置を用いて予め測定または決定した格子定数ａｃ、ａｂおよびａｅを表９に示す。表９の格子定数は室温（約２０〜３０℃）における値であり、基準温度Ｔ０＝約２７℃における格子定数α０とみなして差し支えない（上述の式（３）を参照のこと）。また、接合温度Ｔｊを８５℃と仮定し、実施形態１と同様に式（３）により、８５℃の接合温度Ｔｊにおける格子定数を表９の各格子定数について算出した。結果を表１０に示す。尚、表９および１０中、コレクタ層に対するベース層の格子不整合率（即ち、｜ａｂ−ａｃ｜／ａｃ×１００（％））と、ベース層に対する第１エミッタ層の格子不整合率（即ち、｜ａｅ１−ａｂ｜／ａｂ×１００（％））と、ベース層に対する第２エミッタ層の格子不整合率（即ち、｜ａｅ２−ａｂ｜／ａｂ×１００（％））をそれぞれａｂ、ａｅ１およびａｅ２に付記して（ ）内に示す。
表９および１０から、本実施形態においては、コレクタ層の格子定数ａｃ、ベース層の格子定数ａｂおよび第２エミッタ層の格子定数ａｅ２が、ａｃ＞ａｂ＞ａｅ２の関係を満たすことがわかる。また、ベース層に対する第２エミッタ層の格子不整合率は０．３２％であり、０．３％を超える。他方、ベース層に対する第１エミッタ層の格子不整合率は０．０５％であり、０．１％以下である。
本実施形態によれば、第１エミッタ層がＨＢＴ特性（より詳細にはエミッタ−ベース間のバンドギャップ）に大きく寄与しているので、第１エミッタ層の材料を適切に選択することにより、所望のバンド構造を実現でき、ＨＢＴの特性を維持することができる。更に、本実施形態によれば、第２エミッタ層およびベース層の格子定数をずらし、第２エミッタ層がベース層に対して０．３％を超える歪を有するようにしているので、第２エミッタ層の歪の影響が第１エミッタ層とベース層に及び、高信頼性のＨＢＴを得ることができる。
本実施形態においては、第１エミッタ層の厚さを約２５ｎｍとしたが、より薄く、例えば１０ｎｍ以下とすることが好ましい。このように第１エミッタ層を薄くすると、第１エミッタ層が第２エミッタ層の歪の影響を受け易くなり、高信頼性を得ながら、ＨＢＴ特性を容易にコントロールすることができるという利点がある。
また、本実施形態３ではエミッタ層を二層構造としたが、コレクタ−ベース間のバンド構造の変化が問題となる場合にはコレクタ層を二層構造としてもよく、エミッタ層およびコレクタ層の双方を二層構造としてもよい。
以上、実施形態１〜３を通じて本発明のＨＢＴを説明して来たが、本発明の目的および概念を逸脱しない範囲で種々の改変がなされ得るであろう。
１００、４００ ＨＢＴ（ヘテロ接合バイポーラトランジスタ）
１０１、４０１ 基板
１０２ バッファ層
１０３、４０２ サブコレクタ層
１０４、４０３ コレクタ層
１０５、４０４ ベース層
１０６、４０５ エミッタ層
１０７、４０６ コンタクト層
１０８ グレイディッド層
１０９、４０７ キャップ層
１１０ａ バリア層（エミッタ電極下部層）
１１０ｂ エミッタ電極上部層
１１０、４０８ エミッタ電極
１１１、４０９ ベース電極
１１２、４１０ コレクタ電極
１０１、４０１ 基板
１０２ バッファ層
１０３、４０２ サブコレクタ層
１０４、４０３ コレクタ層
１０５、４０４ ベース層
１０６、４０５ エミッタ層
１０７、４０６ コンタクト層
１０８ グレイディッド層
１０９、４０７ キャップ層
１１０ａ バリア層（エミッタ電極下部層）
１１０ｂ エミッタ電極上部層
１１０、４０８ エミッタ電極
１１１、４０９ ベース電極
１１２、４１０ コレクタ電極
Claims (16)
- コレクタ層、ベース層およびエミッタ層を有するへテロ接合バイポーラトランジスタであって、コレクタ層、ベース層およびエミッタ層が異なる格子定数ａｃ、ａｂおよびａｅをそれぞれ有し、ａｂはａｃおよびａｅの間の値である、ヘテロ接合バイポーラトランジスタ。
- ａｃ、ａｂおよびａｅが、ａｃ＞ａｂ＞ａｅの関係を満たす、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- ａｃ、ａｂおよびａｅが、ａｃ＜ａｂ＜ａｅの関係を満たす、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- ヘテロ接合バイポーラトランジスタがエミッタアップ型であり、ａｅおよびａｂが、｜ａｅ−ａｂ｜／ａｂ×１００≦０．３（％）の関係を満たす、請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタ。
- ａｅおよびａｂが、｜ａｅ−ａｂ｜／ａｂ×１００≦０．１（％）の関係を満たす、請求項４に記載のヘテロ接合バイポーラトランジスタ。
- ヘテロ接合バイポーラトランジスタがエミッタアップ型であり、ａｂおよびａｃが、｜ａｂ−ａｃ｜／ａｃ×１００≦０．３（％）の関係を満たす、請求項１〜５のいずれかに記載のヘテロ接合バイポーラトランジスタ。
- ａｂおよびａｃが、｜ａｂ−ａｃ｜／ａｃ×１００≦０．１（％）の関係を満たす、請求項６に記載のヘテロ接合バイポーラトランジスタ。
- ヘテロ接合バイポーラトランジスタがコレクタアップ型であり、ａｃおよびａｂが、｜ａｃ−ａｂ｜／ａｂ×１００≦０．３（％）の関係を満たす、請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタ。
- ａｃおよびａｂが、｜ａｃ−ａｂ｜／ａｂ×１００≦０．１（％）の関係を満たす、請求項８に記載のヘテロ接合バイポーラトランジスタ。
- ヘテロ接合バイポーラトランジスタがコレクタアップ型であり、ａｂおよびａｅが、｜ａｂ−ａｅ｜／ａｅ×１００≦０．３（％）の関係を満たす、請求項１〜３、８および９のいずれかに記載のヘテロ接合バイポーラトランジスタ。
- ａｂおよびａｅが、｜ａｂ−ａｅ｜／ａｅ×１００≦０．１（％）の関係を満たす、請求項１０に記載のヘテロ接合バイポーラトランジスタ。
- ＩｎＧａＰ／ＧａＡｓヘテロ接合を利用した、請求項１〜１１のいずれかに記載のヘテロ接合バイポーラトランジスタ。
- ＩｎＰ／ＩｎＧａＡｓヘテロ接合を利用した、請求項１〜１１のいずれかに記載のヘテロ接合バイポーラトランジスタ。
- エミッタ層が第１エミッタ層および第２エミッタ層を含み、第１エミッタ層はベース層と第２エミッタ層との間に挟まれ、第１エミッタ層および第２エミッタ層は格子定数ａｅ１およびａｅ２をそれぞれ有し、ａｅ２はａｅに対応し、ａｅ２およびａｂが、｜ａｅ２−ａｂ｜／ａｂ×１００＞０．３（％）の関係を満たす、請求項１〜３のいずれかに記載のへテロ接合バイポーラトランジスタ。
- コレクタ層が第１コレクタ層および第２コレクタ層を含み、第１コレクタ層はベース層と第２コレクタ層との間に挟まれ、第１コレクタ層および第２コレクタ層は格子定数ａｃ１およびａｃ２をそれぞれ有し、ａｃ２はａｅに対応し、ａｃ２およびａｂが、｜ａｃ２−ａｂ｜／ａｂ×１００＞０．３（％）の関係を満たす、請求項１〜３のいずれかに記載のへテロ接合バイポーラトランジスタ。
- ａｂは接合温度においてａｃおよびａｅの間の値である、請求項１〜１５のいずれかに記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003318668A JP2004172582A (ja) | 2002-10-30 | 2003-09-10 | ヘテロ接合バイポーラトランジスタ |
| EP03023607A EP1416539B1 (en) | 2002-10-30 | 2003-10-16 | Heterojunction bipolar transistor |
| DE60312102T DE60312102T2 (de) | 2002-10-30 | 2003-10-16 | Heteroübergang-Bipolartransistor |
| US10/694,889 US7030462B2 (en) | 2002-10-30 | 2003-10-29 | Heterojunction bipolar transistor having specified lattice constants |
| KR10-2003-0076494A KR100514109B1 (ko) | 2002-10-30 | 2003-10-30 | 이종접합 바이폴라 트랜지스터 |
| TW092130289A TWI230421B (en) | 2002-10-30 | 2003-10-30 | Heterojunction bipolar transistor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316011 | 2002-10-30 | ||
| JP2003318668A JP2004172582A (ja) | 2002-10-30 | 2003-09-10 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004172582A true JP2004172582A (ja) | 2004-06-17 |
Family
ID=32095468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003318668A Pending JP2004172582A (ja) | 2002-10-30 | 2003-09-10 | ヘテロ接合バイポーラトランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7030462B2 (ja) |
| EP (1) | EP1416539B1 (ja) |
| JP (1) | JP2004172582A (ja) |
| KR (1) | KR100514109B1 (ja) |
| DE (1) | DE60312102T2 (ja) |
| TW (1) | TWI230421B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009502035A (ja) * | 2005-07-18 | 2009-01-22 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） | ヘテロ接合バイポーラトランジスタを製造する方法 |
| WO2016152195A1 (ja) * | 2015-03-26 | 2016-09-29 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396731B1 (en) * | 2004-10-15 | 2008-07-08 | Hrl Laboratories, Llc | Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing |
| US7875523B1 (en) | 2004-10-15 | 2011-01-25 | Hrl Laboratories, Llc | HBT with emitter electrode having planar side walls |
| US7598148B1 (en) | 2004-10-15 | 2009-10-06 | Fields Charles H | Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| WO2014148194A1 (ja) | 2013-03-19 | 2014-09-25 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| JP2018010896A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| JP2022142223A (ja) * | 2021-03-16 | 2022-09-30 | 本田技研工業株式会社 | 残存寿命予測方法、残存寿命予測システム及び車両 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5116455A (en) * | 1991-01-24 | 1992-05-26 | Spire Corporation | Process of making strain-free, carbon-doped epitaxial layers and products so made |
| JP3314183B2 (ja) | 1992-05-20 | 2002-08-12 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
| JPH0637015A (ja) | 1992-07-21 | 1994-02-10 | Nec Corp | セレン化亜鉛結晶の製造方法 |
| US5682046A (en) * | 1993-08-12 | 1997-10-28 | Fujitsu Limited | Heterojunction bipolar semiconductor device and its manufacturing method |
| US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
| DE19834491A1 (de) * | 1998-07-31 | 2000-02-03 | Daimler Chrysler Ag | Anordnung und Verfahren zur Herstellung eines Heterobipolartransistors |
| JP2000323491A (ja) | 1999-05-06 | 2000-11-24 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3392788B2 (ja) * | 1999-08-19 | 2003-03-31 | シャープ株式会社 | 半導体装置 |
| US6482711B1 (en) * | 1999-10-28 | 2002-11-19 | Hrl Laboratories, Llc | InPSb/InAs BJT device and method of making |
| FR2803102B1 (fr) * | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
| JP3998408B2 (ja) * | 2000-09-29 | 2007-10-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2003
- 2003-09-10 JP JP2003318668A patent/JP2004172582A/ja active Pending
- 2003-10-16 EP EP03023607A patent/EP1416539B1/en not_active Expired - Lifetime
- 2003-10-16 DE DE60312102T patent/DE60312102T2/de not_active Expired - Lifetime
- 2003-10-29 US US10/694,889 patent/US7030462B2/en not_active Expired - Fee Related
- 2003-10-30 TW TW092130289A patent/TWI230421B/zh not_active IP Right Cessation
- 2003-10-30 KR KR10-2003-0076494A patent/KR100514109B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009502035A (ja) * | 2005-07-18 | 2009-01-22 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） | ヘテロ接合バイポーラトランジスタを製造する方法 |
| WO2016152195A1 (ja) * | 2015-03-26 | 2016-09-29 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| US10312324B2 (en) | 2015-03-26 | 2019-06-04 | Sumitomo Chemical Company, Limited | Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040089875A1 (en) | 2004-05-13 |
| TW200416896A (en) | 2004-09-01 |
| DE60312102T2 (de) | 2007-10-31 |
| KR100514109B1 (ko) | 2005-09-09 |
| KR20040038855A (ko) | 2004-05-08 |
| EP1416539A3 (en) | 2005-01-26 |
| TWI230421B (en) | 2005-04-01 |
| EP1416539A2 (en) | 2004-05-06 |
| US7030462B2 (en) | 2006-04-18 |
| DE60312102D1 (de) | 2007-04-12 |
| EP1416539B1 (en) | 2007-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| US5767540A (en) | Hetero-junction bipolar transistor having AlGaAsP emitter layer underneath a base electrode | |
| JP2004521485A (ja) | 格子整合されたベース層を有するバイポーラトランジスタ | |
| US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JP4474292B2 (ja) | 半導体装置 | |
| JP4912558B2 (ja) | 半導体構造体 | |
| KR20150085724A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP3177283B2 (ja) | ＧａＡｓデバイスの製造方法および該方法により製造されたデバイス | |
| JP3458349B2 (ja) | 半導体装置 | |
| JP2004172582A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004241778A (ja) | 中間層を含む半導体ヘテロ接合 | |
| JP2539268B2 (ja) | 半導体装置 | |
| KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP2007189200A (ja) | トランジスタ用エピタキシャルウエハおよびトランジスタ | |
| KR102077674B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP4169553B2 (ja) | 共鳴トンネル素子およびこれを用いた半導体集積回路 | |
| US5753545A (en) | Effective constant doping in a graded compositional alloy | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| JPH098285A (ja) | ヘテロ接合半導体デバイス | |
| US20230299146A1 (en) | Semiconductor structures | |
| CN113659006B (zh) | 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法 | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| TWI495099B (zh) | 具高電流增益之異質接面雙極電晶體結構及其製程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |