JP3177283B2 - GaAsデバイスの製造方法および該方法により製造されたデバイス - Google Patents

GaAsデバイスの製造方法および該方法により製造されたデバイス

Info

Publication number
JP3177283B2
JP3177283B2 JP04185192A JP4185192A JP3177283B2 JP 3177283 B2 JP3177283 B2 JP 3177283B2 JP 04185192 A JP04185192 A JP 04185192A JP 4185192 A JP4185192 A JP 4185192A JP 3177283 B2 JP3177283 B2 JP 3177283B2
Authority
JP
Japan
Prior art keywords
gaas
region
carrier
variation
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04185192A
Other languages
English (en)
Other versions
JPH04318919A (ja
Inventor
レニー アバーナスィ キャミー
レン ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH04318919A publication Critical patent/JPH04318919A/ja
Application granted granted Critical
Publication of JP3177283B2 publication Critical patent/JP3177283B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/11Metal-organic CVD, ruehrwein type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】本発明は、一つ以上のGaAs、AlGaAs、InGa
As領域を含むヒ化ガリウム系のデバイスに関する。主な
用途は電子的、光子的またはハイブリッド特性に応じた
機能を備えた集積回路である。重要な電子回路の種類に
は、n-ドーピングしたベース領域を有するヘテロ接合双
極トランジスターがある。
【0002】シリコンが化合物半導体、III-V 、II-VI
、並びに三元および四元半導体をもたらすという最初
の確信に満ちた予言がなされてから数十年が経ち、GaAs
およびその変形の特に好ましい特性が研究されている
(記号「GaAs」の使用は、ここでは例えばAlGaAs、InGa
As並びに直接バンドギャップおよび関連するデバイス特
性を確保するのに必要な、約45モル%GaAsに等しくなる
だけの十分な保持されたGaおよびAsを含む、より高いオ
ーダーの組成物も含む)。この予言は、III またはV 族
サイトの他の元素を組み込むことにより、デバイスの必
要条件に適合する様に変えられる値である、二元材料に
対する約1.4 電子ボルトの直接バンドギャップによると
ころが大きい、基本的な特性に大きく関係している。シ
リコンに対する作動上の優越性は、作動速度を著しく増
加させると共に光子にまで及ぶ作動波長の多様性を与え
るとして正しく評価された。
【0003】その様なGaAs系デバイスがシリコンに取っ
て代わることができないのは、現在の経済的な背景によ
る所が大きい。新しい材料への切り換えに伴う、装置設
計/代替および作業員の再訓練にかかる著しいコストの
ために、ケイ素を使用し続ける努力が必要になった。以
前にはGaAsによる置き換えが必要であると予想されてい
た特性を実現することにより、絶えずシリコンデバイス
を改良しようとする研究が世界中で集中的に行なわれて
来た。最も広く使用されているLSI/VLSI構造に関して
は、メガビットおよびより大きな容量を有するチップが
示している様に、シリコンが主力であり続けると考えら
れている。
【0004】しかし、GaAsの基本的な特性により、特殊
なデバイスにおいてはシリコンへの代替が示唆されてい
る。放射検出器、例えばレーダー検出器における使用
は、速度、すなわち応答時間によって決まり、現在のGa
Asデバイスは60 GHzのオーダーの応答時間が得られるの
に対し、シリコンを使用する類似の構造では2-4 GHz の
速度である。無論、GaAsを使用することにより、シリコ
ンでは得られない光子特性も得られる。高密度集積レー
ザー構造、現時点では特に表面放射レーザー(SEL) によ
り、この特徴の重要性が増している。GaAsは、その様な
可能性をある程度満たしているが、多くの処理上および
組成物上の制限により、その使用が限られている。
【0005】GaAs系材料の一つ以上の領域に応じて、n-
ドーパント、すなわち例えばテトラエチルスズにより代
表される特定種類の前駆物質化合物から得られるスズの
導入を含む製造/成長技術により、デバイス設計の融通
性が高くなる。金属有機分子線エピタキシー(MOMBE) で
導入することにより、組成物の界面におけるスズの偏析
が少なくなるので、意図するデバイスに対して望ましい
急な接合を達成することができる。一般的に好ましくな
い偏析を伴う元素状スズ供給源を使用する場合と比較し
て、この新しい方法により、偏析を起こすことなく、10
19cm-3範囲まで十分に制御されたn-型キャリヤー濃度が
可能になる。同様な利点が、より一般的なシリコンn-ド
ーピングにおいても達成されるが、シリコンの場合は、
約3x1018cm-3を超えるとシリコンが両性になるためにそ
の様な高いn-型キャリヤー濃度が達成されないのであ
る。実験的に達成された1.5x1019cm-3のキャリヤー濃度
は、Siドーピングに対して少なくとも2倍の速度優越性
に換算できる。
【0006】本発明の重要な特徴は、それによって得ら
れるより高いn-型キャリヤー濃度を利用できる回路素子
を含む。重要な種類の一つは、その様な濃度増加の達成
により機能的な長所を得たHBT Pnp である。n-型ドーピ
ング能力がより高いために、n-型ベース領域の厚みを小
さくすることができる(先行技術の3-5x1018cm-3から本
発明により可能になる1.5x1019cm-3への増加は、約4xの
厚みの減少に換算される)。ベース領域を通るキャリヤ
ー移行時間は、これによって可能なPnp HBT の合計移行
時間を支配し、その結果デバイスの速度が2倍改良され
る。小型の集積回路を製造し易くする実用的な長所は、
接触抵抗が低くなること、すなわち相補的なHBT Npn 構
造で実現される利点により得られる。その様な相補的な
Pnp およびNpn構造を含む集積回路並びに他の各種のデ
バイスが本発明に含まれる。含まれる回路はすべての電
子的、すべての光学的、またはハイブリッドでありう
る。
【0007】組成物 化合物半導体における最も集中的な活動は、本発明が目
的とするGaAs系材料に関するものである。本発明は、一
般的に基本となる化合物GaAsの基材上にエピタキシャル
成長させるための格子整合に関する。したがってデバイ
ス関連の材料は一般的に二元材料であるGaAsを伴う仮像
として説明する。その様な材料を重要視するのは、一般
的に認められている特性によるところが大きいが、一
部、他のIII-V 族元素と比べてGaAsの開発状況が進んで
いるためでもある。実用的な観点から、またエピタキシ
ャル層成長を含む有望なデバイスの種類に関して、意図
する材料は、デバイスの機能にあった結晶の完全性が得
られる様な成長を可能にする格子定数を有する材料であ
る。これには多くのファクターを考慮しなければならな
い。例えば、常に意図するデバイスの機能に依存する、
必要とされる完全性は、成長した層の厚さにより異な
り、格子の不整合に伴うひずみによりデバイスの機能が
高くなるにつれて、より大きな不適合が許容されるか、
あるいは望ましい場合すらある。不整合は、層がより薄
ければ、より容易に調整される。
【0008】その様な考慮により許容される組成の変動
は、デバイスの望ましい特性により決定される。意図す
る材料は、一般的に、III サイトに少なくとも45at.%、
多くの場合少なくとも60at.%のガリウムを含む。アルミ
ニウムは、現時点で最も重要な追加元素である。AlGaAs
組成物は二元組成物よりもバンドギャップが大きく、ア
ルミニウムの増加と共にそのギャップは増加するが、た
だし直接から間接に移動する(置き換えられたAlGaAs組
成物に対するクロスオーバーにより、約45at.%置き換え
ていないGaで)。第二の最も可能性のある置換元素であ
るインジウム自体は、ヒ素と組合わせた場合直接バンド
ギャップ組成物を形成するので、それを含むことによ
り、より多くのガリウムの置換が可能である。例えば上
記の残留ガリウムを約45at.%未満にすることができる。
【0009】上記の格子および組成物による制限と共
に、他の置換物もデバイスの必要とする特性に役立つこ
とがある。インジウムは有望な候補であり、5-20at.%
(上記と同様に、サイトIII の合計占有率に対して)の
量でキャリヤーの移動度が高くなり、バンドギャップが
低下し、得られるギャップ値は約1.37〜約1.2eV にな
る。インジウム置換はデバイス操作との妥協を示す。Ga
As系デバイスの長所は、バンドギャップ増加による高出
力能力である。インジウム/アルミニウムの選択/量が
関与する特定の組成物は、アルミニウムにより増加する
出力能力に対するインジウムにより増加するキャリヤー
移動度(速度/周波数)の、2つのデバイス特性に課せ
られる重要性を考慮すべきである。高n-型キャリヤード
ーピング濃度の達成可能性、および濃度および最終的な
キャリヤー型の両方を急激に変化させるための能力を含
む、本発明の方法により得られるデバイスの重要な特性
を、(Ga、Al、In)(As、P)の二元、三元および四元組合
わせで測定した。上記の他の必要条件を満たす、故意に
加えた、または許容される少量の追加元素を含むその様
な組成物は、本発明の開示に関連する材料を説明すると
考えられる。
【0010】本発明の重要な用途はAlGaAs組成物による
ものである。このGaAs系組成物は、各種のデバイスでバ
ンドギャップが増加するために注目されている。ここに
参考として含める、共に提出した米国特許出願第07/66
2,549(C.R.Abernathy 1-1-3-5-5) は、多くの長所を有
するアルミニウム含有組成物、例えばAlGaAs組成物を開
示している。その関連出願は、特殊な種類のアルミニウ
ム供給源材料、すなわちMOMBE および他の必要条件を満
たす十分な蒸気圧を有する適度に飽和した組成物に関す
るものである。その例としては、トリメチルアミンアラ
ンおよびエチルおよびブチル同族体がある。この供給源
にはAl-C結合が無いので、アルミニウムを伴う元素状の
炭素の導入を防止できる。炭素はp-型ドーパントであ
り、それを避けることにより、特にn-型および固有導電
性材料で導電性を制御することができる。共に提出した
出願中に規定するその様な前駆物質組成物は揮発性のAl
-O物質を形成しないので、好ましくない酸素の導入が避
けられる。酸素の取り込みは電子および光子デバイスの
両方で重大であり、前者ではn-キャリヤー濃度を低下さ
せてゲインに影響し、後者の場合は非放射性組替え中心
として作用し、例えば明るさを低下させる。
【0011】この共に提出した米国特許出願の方法は、
本発明のアルミニウム含有物質に明らかに好適である。
その様な方法を、実施例に記載するデバイスのアルミニ
ウム含有領域の製造に使用した。
【0012】処理上の重要性 本発明は大部分、上記の処理、特にドーパントの導入お
よび関連する材料成長(通常は層成長)に関する処理を
利用して行なう。製法に関係ないデバイス設計も最初は
その様な処理から派生している。
【0013】本発明の製法は、上記の気相供給源から得
られる(スズの)n-型ドーパントを、ここではMOMBE
(「気体供給源分子線エピタキシー」または「化学線エ
ピタキシー」と別々に、またはそれらを重複して呼ぶ研
究者もある)と呼ばれる方法を使用して導入する。MOMB
E は文献に適切に説明されている(例えばG.J.デービス
ら、Chemtronics、vol.3 、3 頁(1988)参照)。その様
な文献は、本発明の改良が特に規定しない程度まで(例
えば特定の供給源材料による)一般的な処理パラメータ
を決定するための基礎として使用する。
【0014】主材料(例えばAlGaAs)並びにドーパント
に関する多元素組成物の成長は、MOMBE 単独でも、異な
った元素を導入するための一つ以上の異なった方法との
組合わせでも達成できる。MOMBE は本発明に従い、スズ
の導入に必ず使用される。また、MOMBE は、主材料元素
GaおよびAsに必要とされる他の元素の一つ以上を導入す
るのにも使用できる。あるいは異なった方法を使用する
こともできる。例えば、MBEは層の成長に必要なスズ以
外の元素の導入に使用できる。デバイスの他の部分、つ
まりスズドーピングに対する機能に依存しない層は、MB
E により、あるいはMOCVD によっても成長させることが
できる(後者は本来高い圧力で操作するため、一般に製
造中のデバイスを高真空のMOMBE 室から移す必要があ
る)。その様な製法の調査は、W.T.Tsang 、J.E;ectro
n.Mater.,235 頁(1986)に記載されている。
【0015】詳細な情報はその様な文献から得られる
が、MOMBE の特性をおおまかに説明することは有用であ
る。MOMBE は、MOCVDの気体状供給源とMBE のUHV 成長
環境を組合わせている。この組合わせにより、気体状分
子の分子線が形成され、これが加熱されたGaAs基体表面
上で分解する。成長室内の分子の流れを維持するため
に、室内の総圧は<10-3Torrの水準に維持されている。
一般的な定義ではMBE はIII 族、V 族およびドーパント
元素のための元素状供給源だけを使用しているのに対
し、MOMBE は、III 族またはドーパント元素の少なくと
も一つ以上が気体状供給源を使用することにより供給さ
れるのであれば、元素状および気体状供給源のどの様な
組合わせでも使用できる。
【0016】デバイス/回路 本発明の第一の有用性は、現在および将来の技術水準に
おける構造、特に、現時点では設計基準の約2μm で形
成されているが、将来は1μm またはミクロン未満の、
恐らく1ミクロンの10分の幾つかの寸法になるであろう
集積回路で実現される。本発明に係る方法の傑出した長
所は、その様な構造に応用した場合に、速度の増加(縮
小規模に対する駆動力)並びに出力増加(特に小型化の
進行によるパラメータであるGaAs系材料のバンドギャッ
プ増加にともない)と共にその重要性が増す。
【0017】図1は、最初に一般的な用語で、次いで2
つの実施例で行なう−最初の実施例はPnp を説明する。
(一般的な用法に一致して、より上の場合の「P」は広
いバンドの領域を表わし、それに対してよりせまいバン
ドはより低い場合の「p」で示す。また、その様な使用
に一致して、記号、例えばPnp は位置を特定しないの
で、「P」は最初に、または最後に成長させることがで
きる) 第二の実施例はNpn に対する相補的な構造に関
する。上記の様に、本発明により可能なPnp 設計によ
り、キャリヤー濃度の増加によりベース領域を薄くする
ことができるので速度における長所が得られる。また、
キャリヤー濃度の増加により作動上の利点も得られる。
特に寄生抵抗が低下するので、fmax (ゲインにより影
響を受けるデバイス周波数のメリットの数−最大有効ゲ
イン対0ゲインへの周波数曲線の外挿)が増加する。低
い寄生抵抗は低下した接触抵抗およびベース領域におけ
る低下したシート抵抗に由来する。相補的なNpn 構造
も、本発明によりスズドープしたエミッターおよび/ま
たはコレクター領域中で接触抵抗が低下するために寄生
抵抗が低下するので同様な利益が得られる。
【0018】図1により、「エミッター−アップ」並び
に逆の構造「コレクター−アップ」デバイスを説明す
る。最初に前者について説明する。図1に示すデバイス
10は、基材11が、順次成長した、サブ−コレクター
として作用する層12,コレクター13、および層1
5,16および17からなるベース領域14を支えてい
る。層16は、スペーサー領域として作用する、取り巻
き層15および17(一般的に組成の勾配を有する)を
備えた機能的ベース層として説明するのが便利である
(領域14の全体をベース領域と呼ぶ研究者もいる)。
次に、エミッター層18の次に所望により使用する層1
9があり、最後に層20および21が続くが、これら3
つの層が通常の意味のエミッター接触領域を形成する。
【0019】コレクター−アップデバイスは同様に基材
11の後にエミッター接点12、所望により使用するエ
ミッター接触層12a(層12aが含まれる場合は、そ
の組成/導電性が勾配を有する)、エミッター層13、
スペーサー/勾配層15および17の間に挟まれた機能
ベース層16からなるベース層14、その後にコレクタ
ー層18、および最後に層20および21からなるコレ
クター接触領域から構成されている。エミッター−アッ
プ構造における勾配層19の機能を果たす、所望により
使用する勾配層12aは、それを取り囲む2つの層の間
の滑らかな移行を確保する(ここで、好ましい実施形態
では、これらの取り囲み層は、例えばAlGaAs組成物(層
18)および二元GaAs組成物(層20)の様に組成物が
異なっている)。
【0020】この図は主として本発明に係わる処理によ
り得られる独特のデバイス機能の利点−特に応答時間、
またはより一般的には作動速度の増加に関する利点につ
いて説明する。確かに特殊なデバイス要素に注目するこ
とは重要であるが、他のデバイスに関与する回路、例え
ば集積回路に関して実現可能なゲインに関してはるかに
大きな重要性がある。一つの写真の例は、発明者が以前
に説明したHBTNpn構造を含む(App.Phys.Let., vol.55,
No. 17, 1750-2 頁(1989 年10月23日)参照)。この以
前に報告した研究は、やはりMOMBE 成長の中で気体状材
料、例えばトリメチルガリウムからの、増加し、制御さ
れたp-型ドーピングのための手段に由来するp-ベースNp
n 構造のためのデバイスの利点に関する。この以前の研
究と同じ位重要なのは、本発明による相補的なデバイス
との組合わせにより倍増された全体の値である。応答時
間を改良したNpn およびPnp 双方を含む回路、特に集積
回路の作動は、相互依存的であるとして適切に説明され
る。言い換えれば、本発明により、2つのタイプのデバ
イスの利点の算術合計を上回る全体的な性能を有する集
積回路を製造することができる。
【0021】その様な相補的なHBT を含むICは、早期に
商業的な注目を集めると期待される。その上、単極デバ
イス要素(MOS、MESFET、HEMT) により十分に満たされ
る、十分に確立された機能もある。ゲインは、その様な
要素自体に関して本発明により実現される(接触抵抗の
低下、または単に製造上の都合により)。2つ以上のタ
イプの要素を含むIC、すなわち単極デバイス並びに本発
明の高ドーピングHBT を含むICで作動上の利点もまた実
現される。
【0022】図2は、図1に関して説明したエミッター
−アップ構造の製造に使用する条件下で製造したドーパ
ントの量、すなわちスズの量をプロットしたものであ
る。横軸の、比較的低いn-型導電性領域31および32
に挟まれた高スズ量でドープされた領域30からなる層
の深度1μm は、現在の技術水準における集積回路に好
適な寸法である。任意の単位でアルミニウム含有量を表
わす破線の曲線33は、AlGaAs領域とGaAs領域との間に
存在するスズドーピング量と本質的に無関係であること
を示している。実線34で示すSIMSプロファイルは、n-
キャリヤー濃度の急激な変化(500Åの層深度内で1.5 〜
2 桁のオーダー)を示す上で特に重要である。他の実験
も、最大1.5x1019cm-3Snから大体同じ程度のキャリヤー
濃度の急激な変化を示している。
【0023】図3は、縦軸にスズ濃度を、横軸に層深度
を表わす2つの曲線40および41を示す。これらの曲
線は、本発明の方法により得られるドーピングレベルの
急激な変化を示す。両曲線に対応する実験を、n-型キャ
リヤーの3つの濃度レベル、すなわちそれぞれ層の総深
度の約1/3 でそれぞれ均一なキャリヤー密度を有する3
つの層42、43および44が得られる様に設計した。
この目的は、3つの層42、43および44に対して約
5x1017、4x1018および2x1019のスズ濃度を表わす本発明
の方法( 曲線40) で明らかに達成されている。先行技術
の元素状スズ供給源を使用し、3つの対応するフラック
スレベルを得るために炉中の温度を変えることにより、
傾斜した領域が得られた(曲線41)。
【0024】曲線41の形状は、元素状スズを使用する
先行技術の結果と一致している。例えば曲線40上の急
激な変化により示される層42と43との間の界面と異
なり、元素状スズ供給源から得られるスズ濃度の増加
は、フラックス変化と共に急に起こるのではなく、本質
的な蓄積時間を必要とするので、図に示す傾斜した領域
が得られる。
【0025】
【実施例1】図1に関して、エミッター−アップPnp デ
バイスの製造に使用する条件を詳細に説明する。そのデ
ータの多くを表に示す(欄1の数字は図中の数字に対応
する)。
【表1】
【0026】
【実施例2】本実施例で製造した、やはり図1に示す構
造を有するデバイスは、Npn 構造を有し、したがってそ
の変形で説明した層からなる。製造データを表に示す。
【表2】
【0027】本実施例に示す実験結果は、図2の説明に
役立つ。先に説明した様に、この、および他の実験に関
するデータは、高いn-キャリヤー濃度およびその様な高
濃度レベルと低レベルn-型との間の、あるいはn-型とp-
型材料との間の急激な移行の両方を示している。データ
は、前の実施例の一般的形式にしたがって表に示す。
【表3】
【0028】図3に関する顕著な条件を表に示す。
【表4】
【図面の簡単な説明】
【図1】本発明に係るデバイスを示す図である。
【図2】濃度を縦軸に、深度を横軸に示す座標で、Ga-A
s 系材料のスパッター除去の際に「二次イオン質量分光
法」で得た値により、最終的に製作した接合におけるこ
れら2つのパラメータ間の関係を示す。
【図3】濃度および深度の同じ座標により、本発明の供
給源を使用して得た接合の特性を元素状スズを使用した
場合と比較して示す。
【符号の説明】 10 デバイス 11 基材 12 エミッター接点 12a エミッター接触層 13 エミッター層 14 ベース層 15、16、17、20、21 層 18 コレクター層 19 勾配層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファン レン アメリカ合衆国 07059 ニュージャー シィ,ウォーレン,バークシャー ドラ イヴ 13 (56)参考文献 米国特許4807008(US,A) JOURNAL OF CRYSTA L GLOWTH.vol56,no.1 −4,Februry 1989,Nort h−Holland,Amsterda m p.181−184 YSIHIRO K AWAGUCHI ET AL.’Sn DOPING FOR INP AN D InP AND InGaAs G ROWN BY METALORGAN IC MOLECULAR BEAM EPITAXY USING TETR AETHYLTIN’ (58)調査した分野(Int.Cl.7,DB名) H01L 21/203 H01L 21/331 H01L 29/205 H01L 29/73

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】 実質的にGaAsからなるとみなすことがで
    き、そのGaAs中のGaがAlおよびInからなる群ら選択され
    る少なくとも一つの元素により部分的に置き換えられて
    いることができる組成物のGaAs系結晶性領域からなり、
    該領域の組成物が実質的にGaAsと仮晶(Pseudomorphi
    c)であるためGaAsの格子寸法を有する基体上でエピタ
    キシャル成長することができ、該領域がn-型導電性を示
    す、少なくとも一つのデバイスを含む装置の製造方法で
    あって、 該n-型導電性が少なくとも一部スズドーピングによるも
    のであること、スズドーピングが実質的にアルキルスズ
    からなる気体状供給源材料の分解が関与する金属有機分
    子線エピタキシー(MOMBE) の際に達成されること、およ
    び該供給源材料の導入および/または分解の速度を前記
    デバイスの少なくとも一部を製造する際に変動させるこ
    とによってn-キャリヤー濃度における対応するキャリヤ
    ーの変動を起こさせることを特徴とする製造方法。
  2. 【請求項2】 少なくとも45at.%のGaが保持されている
    こと、前記n-型導電性が、その全体で、実質的に前記分
    解によること、前記スズドーピングが前記領域の前記Ga
    As系材料のMOMBE 成長の際に行なわれること、導入速度
    の変動が、n-キャリヤー濃度における前記キャリヤーの
    変動の主要な原因であること、および前記アルキルスズ
    が実質的にテトラアルキルスズである請求項1記載の製
    造方法。
  3. 【請求項3】 前記供給源材料の導入速度が、n-キャリ
    ヤー濃度における前記キャリヤーの変動を引き起こし、
    前記キャリヤー変動が0.5 ミクロンの厚さ間隔内で最小
    1桁の大きさになる様な限界内および時間内で変動する
    請求項2記載の製造方法。
  4. 【請求項4】 前記厚さ間隔が、最大0.1 ミクロンであ
    る請求項3記載の製造方法。
  5. 【請求項5】 キャリヤー濃度が、前記領域内の少なく
    とも幾つかの位置で3x1018cm-3を超える最大濃度を達成
    する請求項4記載の製造方法。
  6. 【請求項6】 前記最大濃度が、7x1018cm-3を超える請
    求項5記載の製造方法。
  7. 【請求項7】 前記最大濃度が、1x1019cm-3を超える請
    求項6記載の製造方法。
  8. 【請求項8】 前記デバイスが、双極トランジスターで
    ある請求項7記載の製造方法。
  9. 【請求項9】 前記構造が、ヘテロ接合双極トランジス
    ターであり、および前記領域がベース領域の少なくとも
    機能部分を構成する請求項8記載の製造方法。
  10. 【請求項10】 前記装置が、前記デバイスと異なる少
    なくとも一つの追加デバイスを有する集積回路を含む請
    求項9記載の製造方法。
  11. 【請求項11】 前記追加のデバイスが、p-型ドーピン
    グしたベース領域を有する双極トランジスターである請
    求項10記載の製造方法。
  12. 【請求項12】 前記領域が接触領域を構成する請求項
    7記載の製造方法。
  13. 【請求項13】 請求項1ないし12のいずれか1項記
    載の方法により製造された装置。
  14. 【請求項14】 ベース領域が実質的にn-ドーピングし
    たGaAsからなり、そのGaAs中のGaの40at.%までがAlおよ
    びInからなる群から選択される少なくとも一つの元素に
    より置き換えられているヘテロ構造双極トランジスター
    からなる少なくとも一つのデバイスを含む装置であっ
    て、該ベース領域が7x1018cm-3を超えるキャリヤー濃度
    を有することを特徴とする装置。
  15. 【請求項15】 前記濃度が1x1019cm-3を超え、および
    前記キャリヤー濃度が、0.5 μm 未満の間隔にわたっ
    て、少なくとも一度、少なくとも1桁の大きさだけ減少
    する請求項14記載の装置。
JP04185192A 1991-02-28 1992-02-28 GaAsデバイスの製造方法および該方法により製造されたデバイス Expired - Lifetime JP3177283B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/662,550 US5171704A (en) 1991-02-28 1991-02-28 Gaas device fabrication utilizing metalorganic molecular beam epitaxy (mombe)
US662550 1991-02-28

Publications (2)

Publication Number Publication Date
JPH04318919A JPH04318919A (ja) 1992-11-10
JP3177283B2 true JP3177283B2 (ja) 2001-06-18

Family

ID=24658174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04185192A Expired - Lifetime JP3177283B2 (ja) 1991-02-28 1992-02-28 GaAsデバイスの製造方法および該方法により製造されたデバイス

Country Status (7)

Country Link
US (1) US5171704A (ja)
EP (1) EP0501684B1 (ja)
JP (1) JP3177283B2 (ja)
KR (1) KR100262998B1 (ja)
CA (1) CA2059407C (ja)
DE (1) DE69232213T2 (ja)
TW (1) TW236035B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544437B1 (en) * 1991-11-27 2003-09-17 AT&T Corp. Method for selectively growing aluminum-containing layers
JP3386302B2 (ja) * 1995-12-20 2003-03-17 三菱電機株式会社 化合物半導体へのn型ドーピング方法およびこれを用いた化学ビーム堆積方法並びにこれらの結晶成長方法によって形成された化合物半導体結晶およびこの化合物半導体結晶によって構成された電子デバイスおよび光デバイス
US5960024A (en) 1998-03-30 1999-09-28 Bandwidth Unlimited, Inc. Vertical optical cavities produced with selective area epitaxy
US6493371B1 (en) 1998-04-14 2002-12-10 Bandwidth9, Inc. Vertical cavity apparatus with tunnel junction
US6487230B1 (en) 1998-04-14 2002-11-26 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
US5991326A (en) 1998-04-14 1999-11-23 Bandwidth9, Inc. Lattice-relaxed verticle optical cavities
US6760357B1 (en) 1998-04-14 2004-07-06 Bandwidth9 Vertical cavity apparatus with tunnel junction
US6487231B1 (en) 1998-04-14 2002-11-26 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6493372B1 (en) 1998-04-14 2002-12-10 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6535541B1 (en) 1998-04-14 2003-03-18 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
US6493373B1 (en) 1998-04-14 2002-12-10 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
US6226425B1 (en) 1999-02-24 2001-05-01 Bandwidth9 Flexible optical multiplexer
US6275513B1 (en) 1999-06-04 2001-08-14 Bandwidth 9 Hermetically sealed semiconductor laser device
US6233263B1 (en) 1999-06-04 2001-05-15 Bandwidth9 Monitoring and control assembly for wavelength stabilized optical system
CN100474512C (zh) * 2005-01-26 2009-04-01 中国科学技术大学 一种ⅲ-ⅴ族半导体化合物及固熔体薄膜的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788159A (en) * 1986-09-18 1988-11-29 Eastman Kodak Company Process for forming a positive index waveguide
US4807008A (en) * 1987-09-14 1989-02-21 Rockwell International Corporation Static memory cell using a heterostructure complementary transistor switch
JP2675039B2 (ja) * 1988-02-03 1997-11-12 株式会社日立製作所 半導体装置
JP2801624B2 (ja) * 1988-12-09 1998-09-21 株式会社東芝 ヘテロ接合バイポーラトランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF CRYSTAL GLOWTH.vol56,no.1−4,Februry 1989,North−Holland,Amsterdam p.181−184 YSIHIRO KAWAGUCHI ET AL.’Sn DOPING FOR INP AND InP AND InGaAs GROWN BY METALORGANIC MOLECULAR BEAM EPITAXY USING TETRAETHYLTIN’

Also Published As

Publication number Publication date
US5171704A (en) 1992-12-15
EP0501684B1 (en) 2001-11-21
CA2059407A1 (en) 1992-08-29
EP0501684A3 (en) 1993-10-06
DE69232213T2 (de) 2002-06-27
JPH04318919A (ja) 1992-11-10
KR100262998B1 (ko) 2000-09-01
TW236035B (ja) 1994-12-11
KR920017276A (ko) 1992-09-26
DE69232213D1 (de) 2002-01-03
EP0501684A2 (en) 1992-09-02
CA2059407C (en) 1999-01-12

Similar Documents

Publication Publication Date Title
JP3177283B2 (ja) GaAsデバイスの製造方法および該方法により製造されたデバイス
US20070259510A1 (en) Semiconductor device, semiconductor layer and production method thereof
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
TW201108412A (en) Semiconductor substrate, method for making a semiconductor substrate, and electronic device
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
Razeghi et al. High performance GaAs/GaInP heterostructure bipolar transistors grown by low-pressure metal-organic chemical vapour deposition
Bhat et al. Atomic layer epitaxy grown heterojunction bipolar transistor having a carbon-doped base
Oka et al. Low turn-on voltage GaAs heterojunction bipolar transistors with a pseudomorphic GaAsSb base
US4939102A (en) Method of growing III-V semiconductor layers with high effective hole concentration
US20040089875A1 (en) Heterojunction bipolar transistor
US5858818A (en) Formation of InGaSa p-n Junction by control of growth temperature
EP0715357A1 (en) Carbon-doped GaAsSb semiconductor
JP2001203215A (ja) 半導体装置及びその製造方法
US5828087A (en) AlInAs semiconductor device contaning Si and P
US6800879B2 (en) Method of preparing indium phosphide heterojunction bipolar transistors
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2002083816A (ja) 化合物半導体ヘテロ接合構造体
JPH0483346A (ja) バイポーラトランジスタおよびその製造方法
TW515113B (en) Compound semiconductor multi-layer constructing crystal layer and using the same of compound semiconductor device
JP2000133654A (ja) バイポーラトランジスタの製造方法
JP2003273118A (ja) へテロ接合バイポーラトランジスタ
Niu et al. GaAs/GaAs0. 89Sb0. 11 double heterojunction bipolar transistors (DHBTs) grown by SSMBE with a GaAs decomposition source
JPH0383345A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010307

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

EXPY Cancellation because of completion of term