CN117012814B - InP基异质结双极性晶体管的外延结构及其制备方法 - Google Patents

InP基异质结双极性晶体管的外延结构及其制备方法 Download PDF

Info

Publication number
CN117012814B
CN117012814B CN202311268135.1A CN202311268135A CN117012814B CN 117012814 B CN117012814 B CN 117012814B CN 202311268135 A CN202311268135 A CN 202311268135A CN 117012814 B CN117012814 B CN 117012814B
Authority
CN
China
Prior art keywords
type
inp
layer
region layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311268135.1A
Other languages
English (en)
Other versions
CN117012814A (zh
Inventor
戴文武
黄勇
颜建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jingge Semiconductor Co ltd
Original Assignee
Suzhou Jingge Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Jingge Semiconductor Co ltd filed Critical Suzhou Jingge Semiconductor Co ltd
Priority to CN202311268135.1A priority Critical patent/CN117012814B/zh
Publication of CN117012814A publication Critical patent/CN117012814A/zh
Application granted granted Critical
Publication of CN117012814B publication Critical patent/CN117012814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种InP基异质结双极性晶体管的外延结构及其制备方法，该外延结构包括P型GaAsSb基极区层和连接于所述P型GaAsSb基极区层上的N型InP发射极区层，其中，所述N型InP发射极区层为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层。本发明的方案中，在生长C掺杂的N型InP发射极区层时，掺杂C源卤甲烷可与GaAsSb表面偏析出的Sb元素以及腔体内残留的Sb元素反应，生成SbCl3或SbBr3，SbCl3或SbBr3的熔点极低，会离开InP材料层表面，由此可以避免N型InP发射极区层被Sb元素污染，可以获得高品质的N型InP发射极区层，有利于提升器件的性能。并且，该晶体管结构中不需要加入GaAs缓冲层，避免了GaAs缓冲层的负面影响，又简化了制备工艺流程。

Description

InP基异质结双极性晶体管的外延结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种InP基异质结双极性晶体管的外延结构及其制备方法。
背景技术
异质结双极性晶体管(Heterojunction Bipolar Transistor，HBT)是双极性晶体管的一种，它特点是发射区和基区使用了不同的半导体材料。异质结双极性晶体管相比普通双极性晶体管，具有更好的高频信号特性和基区发射效率，它在现代的高速电路、射频系统和移动电话中应用广泛。
典型的磷化铟(InP)基异质结双极晶体管的外延结构如图1所示，包括在半绝缘InP衬底上依次设置的N型InGaAs子集电极区层、N型InP集电极区层、P型InGaAs或GaAsSb基极区层、N型InP发射极区层和N型 InGaAs接触层，其中，N型InP发射极区层为Si掺杂的N型InP材料层。基极区层采用InGaAs材料时，InGaAs与InP之间为如图2a所示I类能带排列，这种能带结构中基极区和集电极区之间的势垒容易导致电流阻塞。基极区层采用GaAsSb材料时，GaAsSb与InP之间为如图2b所示II类能带排列，这种能带结构中价带偏置可有效抑制空穴回流，导带偏置使得电子能以弹道方式从基极区到集电极区，同时高掺的P型GaAsSb有独特的亲和力，不需要进行H钝化，因此目前优选是采用P型GaAsSb基极区层的方案。
在基极区层采用GaAsSb材料时，P型GaAsSb基极区层生长完成后，其中的Sb元素容易偏析出，另外生长设备的腔体内也残留一定的Sb元素，在后续生长N型InP发射极区层时，这些多余的Sb元素掺杂进入到InP发射极区层，易于生长形成InSb或者InPSb等非预期的化合物，导致InP发射极区层的材料品质降低并对后续获得的器件的性能造成不良影响。针对这样的问题，现有技术中的一种解决措施是：如图3所示，在P型GaAsSb基极区层和N型InP发射极区层之间加入一层非掺杂的GaAs缓冲层，先生长一层非掺杂的GaAs缓冲层以吸收Sb元素，然后再生长N型InP发射极区层，以避免N型InP发射极区层被Sb元素污染。
然而，如上所述的解决措施又带来以下的问题：在增加GaAs缓冲层后，由于GaAs与InP及GaAsSb之间存在晶格失配，叠层设置的三个材料层之间存在较大的应力失配的问题，外延生长获得的外延结构的形貌不佳，由此也不能很好地提升器件的性能。
发明内容
有鉴于此，本发明提供了一种InP基异质结双极性晶体管的外延结构及其制备方法，以解决在基极区层采用P型GaAsSb材料时如何避免N型InP发射极区层被Sb元素污染的问题。
为了实现上述目的，本发明采用了如下的技术方案：
一种InP基异质结双极性晶体管的外延结构，包括P型GaAsSb基极区层和连接于所述P型GaAsSb基极区层上的N型InP发射极区层，其中，所述N型InP发射极区层为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层。
优选地，所述N型InP发射极区层的厚度为40nm~50nm。
优选地，所述N型InP发射极区层的C掺杂浓度为2×1017cm-3~3×1017cm-3。
优选地，所述卤甲烷为四溴化碳、四氯化碳或溴代三氯甲烷。
优选地，所述P型GaAsSb基极区层的厚度为20nm~30nm。
优选地，所述P型GaAsSb基极区层为C掺杂的GaAsSb材料层，C掺杂浓度为5×1019cm-3 ~8×1019cm-3。
优选地，所述InP基异质结双极性晶体管还包括半绝缘InP衬底、N型InGaAs子集电极区层、N型InP集电极区层和N型 InGaAs接触层；其中，所述N型InGaAs子集电极区层和所述N型InP集电极区层依次叠层设置于所述半绝缘InP衬底上，所述P型GaAsSb基极区层叠层设置于所述N型InP集电极区层上，所述N型 InGaAs接触层叠层设置于所述N型InP发射极区层上。
优选地，所述N型InGaAs子集电极区层为Si掺杂的N型InGaAs材料层，Si掺杂浓度为2×1019cm-3~3×1019cm-3；所述N型InP集电极区层为Si掺杂的N型InP材料层，Si掺杂浓度为1×1016cm-3~2×1016cm-3；所述N型 InGaAs接触层为Si掺杂的N型InGaAs材料层，Si掺杂浓度为2×1019cm-3~3×1019cm-3。
优选地，所述N型InGaAs子集电极区层的厚度为300nm~500nm，所述N型InP集电极区层的厚度为100nm~150nm，所述N型 InGaAs接触层的厚度为80nm~100nm。
本发明的另一方面是提供一种如上所述的InP基异质结双极性晶体管的外延结构的制备方法，包括采用MOCVD工艺或MBE工艺进行的以下步骤：
提供半绝缘InP衬底，在所述半绝缘InP衬底上生长形成N型InGaAs子集电极区层；
在所述N型InGaAs子集电极区层上生长形成N型InP集电极区层；
在所述N型InP集电极区层上生长形成P型GaAsSb基极区层；
以卤甲烷为掺杂C源，在所述P型GaAsSb基极区层上生长形成C掺杂的N型InP发射极区层；
在所述N型InP发射极区层上生长形成N型InGaAs接触层。
本发明实施例提供的InP基异质结双极性晶体管的外延结构及其制备方法，采用P型GaAsSb基极区层和N型InP发射极区层构成异质结结构，其中的N型InP发射极区层为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层，在生长C掺杂的InP材料层时，气相中的In易与掺杂C源卤甲烷反应生成InCl3或InBr3等，导致气相中In元素减少，使得生长设备腔室中V元素与III元素的摩尔比V/III增大，可有效减少Sb元素掺杂到InP中的几率，另外，掺杂C源卤甲烷可与GaAsSb表面偏析出的Sb元素以及腔体内残留的Sb元素反应，生成SbCl3或SbBr3，SbCl3或SbBr3的熔点极低，会离开InP材料层表面，由此可以避免N型InP发射极区层被Sb元素污染，可以获得高品质的N型InP发射极区层，有利于提升器件的性能。并且，该晶体管结构中不需要加入GaAs缓冲层，避免了GaAs缓冲层的负面影响，又简化了制备工艺流程。
附图说明
图1是现有的InP基异质结双极晶体管的外延结构的结构示意图；
图2a是如图1的外延结构中，基极区层采用InGaAs材料时，InGaAs与InP之间形成的I类能带排列的示例性图示；
图2b是如图1的外延结构中，基极区层采用GaAsSb材料时，GaAsSb与InP之间形成的II类能带排列的示例性图示；
图3是现有的另一种InP基异质结双极晶体管的外延结构的结构示意图；
图4是本发明中的InP基异质结双极晶体管的外延结构的结构示意图；
图5是本发明中实施例1-2和对比例1-2的外延结构的表面形貌图示；
图6是本发明中对比例3-5的外延结构的表面形貌图示；
图7是本发明中实施例1-2和对比例1-2的外延结构的Gummel Plot测试曲线图；
图8是本发明中对比例3-5的外延结构的Gummel Plot测试曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
本发明实施例提供一种InP基异质结双极性晶体管的外延结构，如图4所示，所述的外延结构包括半绝缘InP衬底10以及依次叠层设置在所述半绝缘InP衬底10上的N型InGaAs子集电极区层20、N型InP集电极区层30、P型GaAsSb基极区层40、N型InP发射极区层50和N型 InGaAs接触层60。
具体的方案中，所述N型InGaAs子集电极区层20为Si掺杂的N型InGaAs材料层，Si掺杂浓度优选为2×1019cm-3~3×1019cm-3。
优选的方案中，所述N型InGaAs子集电极区层20的厚度为300nm~500nm。
具体的方案中，所述N型InP集电极区层30为Si掺杂的N型InP材料层，Si掺杂浓度优选为1×1016cm-3~2×1016cm-3。
优选的方案中，所述N型InP集电极区层30的厚度为100nm~150nm。
具体的方案中，所述P型GaAsSb基极区层40为C掺杂的GaAsSb材料层，C掺杂浓度优选为5×1019cm-3 ~8×1019cm-3。
优选的方案中，所述P型GaAsSb基极区层40的厚度为20nm~30nm。
具体的方案中，所述N型InP发射极区层50为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层。所述N型InP发射极区层50的C掺杂浓度优选为2×1017cm-3~3×1017cm-3。其中，所述卤甲烷可以为四溴化碳（CBr4）、四氯化碳（CCl4）或溴代三氯甲烷（CBrCl3）。
优选的方案中，所述N型InP发射极区层50的厚度为40nm~50nm。
具体的方案中，所述N型 InGaAs接触层60为Si掺杂的N型InGaAs材料层，Si掺杂浓度优选为2×1019cm-3~3×1019cm-3。
优选的方案中，所述N型 InGaAs接触层60的厚度为80nm~100nm。
本发明实施例还提供了如上所述的InP基异质结双极性晶体管的外延结构的制备方法，结合图4所示，所述制备方法包括采用MOCVD工艺或MBE工艺进行的以下工艺步骤：
步骤S10、提供半绝缘InP衬底10，在所述半绝缘InP衬底10上生长形成N型InGaAs子集电极区层20。
步骤S20、在所述N型InGaAs子集电极区层20上生长形成N型InP集电极区层30。
步骤S30、在所述N型InP集电极区层30上生长形成P型GaAsSb基极区层40。
步骤S40、以卤甲烷为掺杂C源，在所述P型GaAsSb基极区层40上生长形成C掺杂的N型InP发射极区层50。
步骤S50、在所述N型InP发射极区层50上生长形成N型 InGaAs接触层60。
本发明实施例提供的InP基异质结双极性晶体管的外延结构及其制备方法，与如图1所示的现有的外延结构相比，两者的区别主要在于：N型InP发射极区层的材料组成不相同。现有的方案中，N型InP发射极区层为Si掺杂的N型InP材料层，掺杂的Si源通常是采用SiH4。本发明的方案中，N型InP发射极区层为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层。
基于以上材料组成不相同的情况下，两者的具体生长工艺也不相同。本发明的方案中，在生长C掺杂的InP材料层时，气相中的In易与掺杂C源卤甲烷反应生成InCl3或InBr3等，导致气相中In元素减少，使得生长设备腔室中V元素与III元素的摩尔比V/III增大，可有效减少Sb元素掺杂到InP中的几率，InCl3与InBr3的熔点（参见如下表1）不超过600℃，低于InP材料层的生长温度，不会残留在InP材料表面。
另外，掺杂C源卤甲烷可与GaAsSb表面偏析出的Sb元素以及腔体内残留的Sb元素反应，生成SbCl3或SbBr3，SbCl3或SbBr3的熔点（参见如下表1）极低，会离开InP材料层表面，由此可以避免N型InP发射极区层被Sb元素污染，可以获得高品质的N型InP发射极区层，有利于提升器件的性能。并且，该晶体管结构中不需要加入GaAs缓冲层，避免了GaAs缓冲层的负面影响，又简化了制备工艺流程。
表1：本发明中生长InP发射极区层过程中出现的几种材料的熔点
实施例1
采用金属有机物化学气相沉积（MOCVD）作为生长工艺，生长源包括TMIn、TMGa、TMSb、AsH3和PH3。生长温度为700℃，反应室压力为150Torr。在高温处理除去半绝缘InP衬底表面杂质后，按照如图4所示的外延结构在半绝缘InP衬底10上依次生长以下各个材料层：
（1）、N型InGaAs子集电极区层20：采用Si掺杂的InGaAs材料，Si掺杂源为SiH4，Si掺杂浓度为3×1019cm-3，厚度为300nm。
（2）、N型InP集电极区层30：采用Si掺杂的InP材料，Si掺杂源为SiH4，Si掺杂浓度为2×1016cm-3，厚度为150nm。
（3）、P型GaAsSb基极区层40：采用C掺杂的GaAsSb材料，C掺杂源为CCl4，C掺杂浓度为8×1019cm-3，厚度为20nm。
（4）、N型InP发射极区层50：采用C掺杂的InP材料，C掺杂源为CCl4，C掺杂浓度为3×1017cm-3，厚度为40nm。
（5）、N型InGaAs接触层60：采用Si掺杂的InGaAs材料，Si掺杂源为SiH4，Si掺杂浓度为3×1019cm-3，厚度为100nm。
实施例2
采用分子束外延（MBE）作为生长工艺，生长源为固态单质源In、Ga、As、P和Sb，生长温度为600℃。在高温处理除去半绝缘InP衬底表面杂质后，按照如图4所示的外延结构在半绝缘InP衬底10上依次生长以下各个材料层：
（1）、N型InGaAs子集电极区层20：采用Si掺杂的InGaAs材料，Si掺杂源为单质Si，S掺杂浓度为2×1019cm-3，厚度为500nm。
（2）、N型InP集电极区层30：采用Si掺杂的InP材料，Si掺杂源为单质Si，Si掺杂浓度为1×1016cm-3，厚度为100nm。
（3）、P型GaAsSb基极区层40：采用C掺杂的GaAsSb材料，C掺杂源为CBr4，C掺杂浓度为5×1019cm-3，厚度为30nm。
（4）、N型InP发射极区层50：采用C掺杂的InP材料，C掺杂源为CBr4，C掺杂浓度为2×1017cm-3，厚度为50nm。
（5）、N型InGaAs接触层60：采用Si掺杂的InGaAs材料，Si掺杂源为单质Si，Si掺杂浓度为2×1019cm-3，厚度为100nm。
对比例1
参照实施例1的生长工艺条件，制备获得如图1所示的外延结构。其中，对比例1的外延结构与实施例1的外延结构的区别在于：N型InP发射极区层为Si掺杂的N型InP材料层，具体地，采用Si掺杂的InP材料，Si掺杂源为SiH4，掺杂浓度为3×1017cm-3，厚度为40nm。
对比例1的外延结构的其余结构层与实施例1的完全相同。
对比例2
参照实施例1的生长工艺条件，制备获得如图3所示的外延结构。其中，对比例2的外延结构与对比例1的外延结构的区别在于：在P型GaAsSb基极区层和Si掺杂的N型InP材料层之间加入一层非掺杂的GaAs缓冲层，具体地，非掺杂的GaAs缓冲层的厚度为3nm。
对比例2的外延结构的其余结构层与对比例1的完全相同。
对比例3
参照对比例1的生长工艺条件，制备获得如图1所示的外延结构。其中，对比例3的外延结构与对比例1的外延结构的区别在于：基极区层采用C掺杂的InGaAs材料，C掺杂源为CCl4，C掺杂浓度为8×1019cm-3，厚度为20nm。
对比例3的外延结构的其余结构层与对比例1的完全相同。
对比例4
参照对比例3的生长工艺条件和外延结构，对比例4的外延结构与对比例3的外延结构的区别在于：N型InP发射极区层为C掺杂的N型InP材料层，具体地，采用C掺杂的InP材料，C掺杂源为CCl4，C掺杂浓度为3×1017cm-3，厚度为40nm。
对比例4的外延结构的其余结构层与对比例3的完全相同。
对比例5
参照对比例3的生长工艺条件和外延结构，对比例5的外延结构与对比例3的外延结构的区别在于：N型InP发射极区层为Si和C共掺杂的N型InP材料层，具体地，Si掺杂源为SiH4，C掺杂源为CCl4，Si掺杂浓度与C掺杂浓度之比为6：1，总掺杂浓度为3×1017cm-3，厚度为40nm。
对比例5的外延结构的其余结构层与对比例3的完全相同。
图5示出了以上实施例1-2和对比例1-2制备获得的外延结构的表面形貌结构。首先，Sb偏析比较影响材料质量及整个外延结构表面形貌，对比例1的表面较粗糙。对比例2的外延结构引入GaAs缓冲层，Sb偏析的影响得到一定改善，表面没有明显粗糙痕迹，但因为GaAs与GaAsSb及InP之间存在晶格不匹配，导致最终外延片的表面存在较多的失配线。实施例1-2的外延结构，因采用C掺杂的N型InP发射极区层（掺杂C源为卤甲烷），有效阻止了Sb的影响且规避了增加GaAs缓冲层带来的负面效应，表面均平整。
图6示出了以上对比例3-5制备获得的外延结构的表面形貌结构。如图6所示，由于基极区层采用C掺杂的InGaAs材料，不存在Sb偏析而影响整个外延结构表面形貌的问题，因此对比例3-5的外延结构表面均平整。
将实施例1-2和对比例1-2制备获得的外延结构统一进行流片和电性能测试，获得如图7的Gummel Plot测试曲线图。从图7的测试曲线图可以获知，在集电极电流密度（collector current density）= 1000A/cm2时，对比例1的直流电流增益值（DC currentgain β）为50，对比例2的直流电流增益值为67，实施例1和实施例2的直流电流增益值在105~110之间。对比例1的外延片的直流增益较差，对比例2的外延结构引入了GaAs缓冲层，对应器件测试出的直流增益要略好于对比例1。实施例1和2的外延结构，因采用C掺杂的N型InP发射极区层（掺杂C源为卤甲烷），对应器件测试出的直流增益要明显优于对比例1和2，具有较大幅度的提升。
将对比例3-5制备获得的外延结构统一进行流片和电性能测试，获得如图8的Gummel Plot测试曲线图。对比例3-5的外延结构，其中的基极区层都是采用C掺杂的InGaAs材料，三者的区别在于：对比例3的N型InP发射极区层为Si掺杂的N型InP材料层，对比例4的N型InP发射极区层为C掺杂的N型InP材料层，对比例5的N型InP发射极区层为Si和C共掺杂的N型InP材料层。对比例3-5主要是为了考察：HBT器件中，在基极区层不存在Sb偏析影响的情况下，N型InP发射极区层采用Si和/或C掺杂的差异。
从图8的测试曲线图可以获知：对于P型基极区层采用不含Sb元素材料（例如InGaAs材料）的HBT器件，对比例4（发射极区层采用C掺杂的N型InP材料）的电流增益整体要差于对比例3（发射极区层采用Si掺杂的N型InP材料）。对比例5的发射极区层采用Si和C共掺杂的N型InP材料，其中C的掺杂占比较少，其对应的电流增益要好于对比例4，但略差于对比例3。由此可见，HBT器件中，在排除Sb偏析的不良影响的情况下，N型InP发射极区层采用C掺杂相比于采用Si掺杂，其材料晶体结构是处于劣势的选择，因此，现有的InP基HBT中，对于InP发射极区，业内通常都是选择Si作为N型掺杂剂。
基于以上实施例以及对比例的对比可知，本发明实施例中的InP基异质结双极性晶体管的外延结构，采用P型GaAsSb基极区层和C掺杂的N型InP发射极区层的结合，可以有效地避免N型InP发射极区层被Sb元素污染，获得高品质的N型InP发射极区层以及器件的结构形貌，提升了器件的性能。
需要指出的是，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种InP基异质结双极性晶体管的外延结构，包括P型GaAsSb基极区层和连接于所述P型GaAsSb基极区层上的N型InP发射极区层，其特征在于，所述N型InP发射极区层为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层；
其中，所述N型InP发射极区层的厚度为40nm~50nm，所述N型InP发射极区层的C掺杂浓度为2×1017cm-3~3×1017cm-3。
2.根据权利要求1所述的InP基异质结双极性晶体管的外延结构，其特征在于，所述卤甲烷为四溴化碳、四氯化碳或溴代三氯甲烷。
3.根据权利要求1所述的InP基异质结双极性晶体管的外延结构，其特征在于，所述P型GaAsSb基极区层的厚度为20nm~30nm。
4.根据权利要求1所述的InP基异质结双极性晶体管的外延结构，其特征在于，所述P型GaAsSb基极区层为C掺杂的GaAsSb材料层，C掺杂浓度为5×1019cm-3 ~8×1019cm-3。
5.根据权利要求1-4任一项所述的InP基异质结双极性晶体管的外延结构，其特征在于，所述InP基异质结双极性晶体管还包括半绝缘InP衬底、N型InGaAs子集电极区层、N型InP集电极区层和N型 InGaAs接触层；其中，所述N型InGaAs子集电极区层和所述N型InP集电极区层依次叠层设置于所述半绝缘InP衬底上，所述P型GaAsSb基极区层叠层设置于所述N型InP集电极区层上，所述N型 InGaAs接触层叠层设置于所述N型InP发射极区层上。
6.根据权利要求5所述的InP基异质结双极性晶体管的外延结构，其特征在于，所述N型InGaAs子集电极区层为Si掺杂的N型InGaAs材料层，Si掺杂浓度为2×1019cm-3~3×1019cm-3；所述N型InP集电极区层为Si掺杂的N型InP材料层，Si掺杂浓度为1×1016cm-3~2×1016cm-3；所述N型 InGaAs接触层为Si掺杂的N型InGaAs材料层，Si掺杂浓度为2×1019cm-3~3×1019cm-3。
7.根据权利要求6所述的InP基异质结双极性晶体管的外延结构，其特征在于，所述N型InGaAs子集电极区层的厚度为300nm~500nm，所述N型InP集电极区层的厚度为100nm~150nm，所述N型 InGaAs接触层的厚度为80nm~100nm。
8.一种如权利要求1-7任一项所述的InP基异质结双极性晶体管的外延结构的制备方法，其特征在于，包括采用MOCVD工艺或MBE工艺进行的以下步骤：
提供半绝缘InP衬底，在所述半绝缘InP衬底上生长形成N型InGaAs子集电极区层；
在所述N型InGaAs子集电极区层上生长形成N型InP集电极区层；
在所述N型InP集电极区层上生长形成P型GaAsSb基极区层；
以卤甲烷为掺杂C源，在所述P型GaAsSb基极区层上生长形成C掺杂的N型InP发射极区层；
在所述N型InP发射极区层上生长形成N型 InGaAs接触层。
CN202311268135.1A 2023-09-28 2023-09-28 InP基异质结双极性晶体管的外延结构及其制备方法 Active CN117012814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311268135.1A CN117012814B (zh) 2023-09-28 2023-09-28 InP基异质结双极性晶体管的外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311268135.1A CN117012814B (zh) 2023-09-28 2023-09-28 InP基异质结双极性晶体管的外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN117012814A CN117012814A (zh) 2023-11-07
CN117012814B true CN117012814B (zh) 2024-01-09

Family

ID=88576569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311268135.1A Active CN117012814B (zh) 2023-09-28 2023-09-28 InP基异质结双极性晶体管的外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117012814B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115821375A (zh) * 2022-12-22 2023-03-21 中科纳米张家港化合物半导体研究所 一种mocvd生长的半导体材料p型掺杂方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115821375A (zh) * 2022-12-22 2023-03-21 中科纳米张家港化合物半导体研究所 一种mocvd生长的半导体材料p型掺杂方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Carbon doping and hydrogen passivation in indium gallium arsenide and indium phosphide/indium gallium arsenide heterojunction bipolar transistors grown by metalorganic chemical vapor deposition;Stockman et al;《University of Illinois at Urbana-Champaign》;参见第7章：CARBON DOPING OF InP *
Stockman et al.Carbon doping and hydrogen passivation in indium gallium arsenide and indium phosphide/indium gallium arsenide heterojunction bipolar transistors grown by metalorganic chemical vapor deposition.《University of Illinois at Urbana-Champaign》.1993,参见第7章：CARBON DOPING OF InP. *

Also Published As

Publication number Publication date
CN117012814A (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
US9397204B2 (en) Heterojunction bipolar transistor with two base layers
US6258685B1 (en) Method of manufacturing hetero-junction bipolar transistor
JP2004241778A (ja) 中間層を含む半導体ヘテロ接合
JP2007189200A (ja) トランジスタ用エピタキシャルウエハおよびトランジスタ
JP2013021024A (ja) トランジスタ素子
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
EP0715357A1 (en) Carbon-doped GaAsSb semiconductor
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP5487708B2 (ja) トランジスタ素子用エピタキシャルウェハの製造方法
JP2015095552A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子
CN117238957B (zh) 一种异质结双极性晶体管
JP2007103925A (ja) 半導体装置及びその製造方法
TWI495099B (zh) 具高電流增益之異質接面雙極電晶體結構及其製程方法
WO2016098778A1 (ja) 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ
US20020125498A1 (en) Method of preparing indium phosphide heterojunction bipolar transistors
US7397062B2 (en) Heterojunction bipolar transistor with improved current gain
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
WO2024116263A1 (ja) ヘテロ接合バイポーラトランジスタ
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JPH11121461A (ja) ヘテロ接合バイポーラトランジスタ
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant