JP4158683B2 - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ - Google Patents

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ Download PDF

Info

Publication number
JP4158683B2
JP4158683B2 JP2003387366A JP2003387366A JP4158683B2 JP 4158683 B2 JP4158683 B2 JP 4158683B2 JP 2003387366 A JP2003387366 A JP 2003387366A JP 2003387366 A JP2003387366 A JP 2003387366A JP 4158683 B2 JP4158683 B2 JP 4158683B2
Authority
JP
Japan
Prior art keywords
base layer
layer
epitaxial wafer
ingaas
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003387366A
Other languages
English (en)
Other versions
JP2005150487A (ja
Inventor
豊明 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003387366A priority Critical patent/JP4158683B2/ja
Publication of JP2005150487A publication Critical patent/JP2005150487A/ja
Application granted granted Critical
Publication of JP4158683B2 publication Critical patent/JP4158683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、III−V族化合物半導体基板上に形成したヘテロ接合バイポーラトランジスタ(Hetero−Junction Bipolar Transistor、以下HBTと省略する)構造を有するエピタキシャルウェハに関するものである。
HBTは、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特長を持つことから、デジタル通信、ミリ波システムなどのキーデバイスとして注目されている。
HBTは、化合物半導体基板上にコレクタ層、ベース層、エミッタ層がヘテロ接合したトランジスタである。代表的な材料としては、コレクタ層、ベース層にGaAs、エミッタ層にAlGaAsあるいはInGaPが用いられる。
エミッタ層にベース層よりもバンドギャップが大きな材料を用いてヘテロ接合することによって、ベース層からエミッタ層へ少数キャリアの注入を抑制することができるために、ホモ接合よりも高い電流利得や電流注入効率が期待できる。
また、ベース層にInGaAsのようにバンドギャップが小さい材料を用いることによって、動作電圧Vbeを低く抑えることが可能となる。ヘテロ接合する材料を組み合わせることによって、トランジスタ特性を高めることができることがHBTの特徴である。
従来、ベース層にGaAsを用いたHBT用エピタキシャルウェハの例であるが、GaAsベース層中にアクセプタとドナーを特定の割合、つまり濃度比(ドナー/アクセプタ)1/10〜10/1で含有させ、高いドーピング濃度を達成し、且つ点欠陥の発生を抑制する技術が知られている(例えば、特許文献1参照)。この特許文献1においては、例えば、ドナー濃度が1×1018cm-3となるようにSi(シリコン)を添加すると同時に、キャリア濃度(アクセプタ濃度−ドナー濃度)が4×1019cm-3となるようにC(炭素)を添加し、エピタキシャル成長させる。
特開2001−358149号公報、段落番号0016、0019、0031
しかしながら、上記特許文献1には、ベース層にGaAsを用いたHBT用エピタキシャルウェハを開示したものであり、ベース層にInGaAsを用いたHBTの形態については開示がない。
HBTの高周波特性を高めるためには、ベース層が高濃度薄層化した狭いバンドギャップを有する材料であることが望ましく、その材料としてはInGaAsが理論的には有望である。
しかしながら、GaAsにInを添加すると、GaAs中への炭素の取り込み効率が低下するために、ベース層として必要なアクセプタ濃度2×1019cm-3が達成できないと言う問題があり、このためp型InGaAsベースは実用化には至っていない。
本発明者らはMOVPE法によるInGaAsエピタキシャル層の成長温度、V/IIIなどを鋭意検討したが、InGaAsベース層の結晶性が低下することなく、ベース層として十分なアクセプタ濃度を得ることはできなかった。
そこで、本発明の目的は、上記課題を解決し、GaAsにInを添加してもベース層として必要なアクセプタ濃度を示すInGaAsベース層へのドーピング方法を提供し、さらに該InGaAsベース層によって電流増幅率および高周波特性に優れた高性能HBT用エピタキシャルウェハを提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハは、n型のコレクタ層、p型のベース層、n型のエミッタ層が順次積層された構造を具備する化合物半導体によるへテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記ベース層がアクセプタとドナーによる複数のドーパントによりp型化されたInGaAsから成り、上記InGaAsベース層が、上記アクセプタとして、炭素濃度が4×10 19 cm −3 となるようにC(炭素)を含有すると共に、上記ドナーとして、シリコン濃度が1×10 15 〜1×10 17 cm −3 となるようにSi(シリコン)を含有しており、且つInGaAsベース層のキャリア濃度が2×10 19 cm -3 以上となるように構成されていることを特徴とする。
請求項の発明は、請求項記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記InGaAsベース層は、キャリア濃度がエミッタ側からコレクタ側にかけて漸次減少していることを特徴とする。
請求項の発明は、請求項記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記InGaAsベース層は、In組成がエミッタ側からコレクタ側にかけて漸次増加していることを特徴とする。
請求項の発明は、請求項1〜のいずれかに記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記コレクタ層がGaAsからなり、且つ上記InGaAsベース層とGaAsコレクタ層との間に、InGaAsベース層側からGaAsコレクタ層側まで段階的にIn組成が変化するコレクタ遷移層を介設したことを特徴とする。
<発明の要点>
本発明者は、上記の目的を達成するために鋭意工夫を重ねた結果、複数の不純物を同時にInGaAsベース層にドーピングすることによって高いアクセプタ濃度を示すことを見出した。
さらに、InGaAsベース層のキャリア濃度分布およびIn組成分布を傾斜型にすると、これにより内部電界が形成されて、電流増幅率が高く、高速応答するHBT特性を示すことがわかり、本発明に至った。
本発明の特徴は、InGaAsベース層に複数の不純物を同時にドーピングすることである。すなわち、InGaAsベース層中にアクセプタ不純物である炭素と共に、ドナー不純物となるIV族元素のSi、Ge、Sn、PbあるいはVI族元素のS、Se、Te、Poのいずれか一つを同時にドーピングするものであり、これにより炭素を単独でドーピングした場合よりも高いアクセプタ濃度を得ることができる。また、アクセプタ濃度がInGaAsベース層の内部でエミッタ側からコレクタ側に向かって減少するようにドーピングし、更にInGaAsベース層のIn組成はエミッタ側からコレクタ側に向かって増加するようにエピタキシャル成長することによって、形成された内部電界の効果により、高い電流増幅率と高速応答を実現できることが特徴である。
本発明では、InGaAsベース層に、アクセプタのC(炭素)と共に、ドナーとして、IV族元素のSi、Ge、Sn、Pbからなる群から選ばれる1種、又はVI元素のS、Se、Te、Poからなる群から選ばれる1種を添加する。このため、本発明によれば、炭素を単独にドーピングした場合に比べ、炭素をInGaAs層に効率よくドーピングすることが可能となり、これまで実現できなかった高いアクセプタ濃度を持つp型InGaAsベース層を得ることができる。このp型InGaAsをベース層として有するHBT用エピタキシャルウェハを用いれば、高い電流増幅率と高速応答するヘテロ結合バイポーラトランジスタを製造することが可能となる。
以下、本発明の実施の形態を図示の実施例に基づいて説明する。
図1は、本発明の実施例を示すHBT用エピタキシャルウェハの構造を示したものである。
半絶縁性のGaAs基板上に、MOVPE法によって、GaAsサブコレクタ層1、GaAsコレクタ層2、InGaAsコレクタ遷移層3、InGaAsベース層4、InGaPエミッタ層5を成長し、ヘテロ接合エピタキシャルウェハを作製した。
コレクタ遷移層3は、バンドギャップが小さなInGaAsベース層4をコレクタ層2上に接合させるための組成傾斜型の遷移層である。
第4層のp型InGaAsベース層4には、炭素と共にシリコンも同時にドーピングしてあり、そのアクセプタ濃度は4×1019cm-3と高い値になっている。換言すれば、このように炭素と共にシリコンも同時にドーピングすることで、4×1019cm-3と高いアクセプタ濃度を実現することができた。
また、このp型InGaAsベース層4は、そのコレクタ層2側からエミッタ層5側に向けてIn組成を、次のように減少させた。すなわち、InGaPエミッタ層側では、In組成ゼロつまりGaAsとなるように、In組成を漸減させた傾斜型組成分布とした。これによりp型InGaAsベース層4内で、コレクタ層側でのバンドギャップが小さくなる。
一方、p型InGaAsベース層4のコレクタ層2側に近い部分の組成とキャリア濃度は、In0.1Ga0.9As、4×1019cm-3であり、そこでの成長条件は、成長温度を500℃とし、V族原料とIII族原料との供給量比をV/III比=10とし、Inの原料であるトリメチルインジウム(TMI)とGaの原料であるトリメチルガリウム(TMG)の流量比をTMI/TMG=0.1とし、CBr4/Si26=100とした。この条件下で成長したInGaAsベース層の不純物濃度を二次イオン分析(SIMS)で測定した結果、炭素濃度4×1019cm-3、シリコン濃度5×1016cm-3であることが分かった。
p型InGaAsベース層4は、そのIn組成をコレクタ層側からエミッタ層側に向けて減少させているので、図2の如く、伝導帯及び価電子帯のバンド端の間におけるフェルミ準位の位置が変化することから、ベース層の伝導帯のバンド端は、エミッタ側で高くコレクタ側で低くなるように傾斜し、バンドギャップが小さくなる傾斜型のバンドダイヤグラムとなり、キャリアをコレクタ側に加速する内部電界が生じて、電子が走行しやすくなった。
また、p型InGaAsベース層4のキャリア濃度分布については、p型InGaAsベース層をコレクタ側からエミッタ側に向けて、キャリア濃度が増加するようにドーピング制御し、傾斜型キャリア濃度(アクセプタ濃度)分布を持つベース層とすることにより、内部電界を更に増す効果があることも確認できた。
次に、図1に示す構造のエピタキシャルウェハを用いて、HBTを作製してその特性を評価した結果について述べる。
エミッタ、ベース、コレクタ電極は、マスクによるパターン形成とエッチングにより、それぞれNo.8、No.4、No.1のエピタキシャル層、つまりInGaAsオーミックコンタクト層8、InGaAsベース層4、GaAsサブコレクタ層1の上に形成した。得られたHBTの特性を評価した結果、電流増幅率β=150、電流遮断周波数=50MHzが得られた。これは、ベース層がp型GaAsの単一組成である従来のInGaP−HBTと比較すると、20%近く向上した特性を示した。
なお、InGaAsベース層中にCと共にドーピングしたSiの濃度は、1×1015〜1×1017cm-3、InxGa1-xAsのIn組成は、X=0.0l〜0.2の範囲において、従来のGaAsベース層のHBTと比べるとHBT特性が優れることが確認できた。
上記実施例では、ベース層に炭素と共にドーピングする元素としてSi(シリコン)を例にして説明したが、Ge(ゲルマニウム)、Sn(錫)、Pb(鉛)といったIV族元素、又はS(硫黄)、Se(セレン)、Te(テルル)、Po(ポロニウム)といったVI族元素を、C(炭素)と共にドーピングすること、好ましくは上記ドナーとして、Si、Ge、Sn又はS、Se、Teのうちの一つを含ませることによっても同様の効果を得ることができる。
また、InGaPエミッタのHBTを例に記したが、AlGaAsエミッタのHBTにおいても、InGaAsベース層にアクセプタとしてC(炭素)を含ませると共に、上記ドナーとして、Si、Ge、Sn、PbといったIV族元素、又はS、Se、Te、PoといったVI族元素のうちの一つ、好ましくは上記ドナーとして、Si、Ge、Sn又はS、Se、Teのうちの一つを含ませることにより、InGaAsベース層のキャリア濃度を容易に2×1019cm-3以上とすることができる等、上記実施例と同様の効果を得ることができる。
本発明の実施例に係るHBT用エピタキシャルウェハの構造を示した図である。 本発明の図1のエピタキシャル層構造のバンドダイヤグラムを示す図である。
符号の説明
1 サブコレクタ層
2 コレクタ層
3 コレクタ遷移層
4 ベース層
5 エミッタ層

Claims (4)

  1. n型のコレクタ層、p型のベース層、n型のエミッタ層が順次積層された構造を具備する化合物半導体によるへテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    上記ベース層がアクセプタとドナーによる複数のドーパントによりp型化されたInGaAsから成り、
    上記InGaAsベース層が、上記アクセプタとして、炭素濃度が4×10 19 cm −3 となるようにC(炭素)を含有すると共に、上記ドナーとして、シリコン濃度が1×10 15 〜1×10 17 cm −3 となるようにSi(シリコン)を含有しており、且つInGaAsベース層のキャリア濃度が2×10 19 cm -3 以上となるように構成されていることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  2. 請求項記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    上記InGaAsベース層は、キャリア濃度がエミッタ側からコレクタ側にかけて漸次減少していることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  3. 請求項記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    上記InGaAsベース層は、In組成がエミッタ側からコレクタ側にかけて漸次増加していることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  4. 請求項1〜のいずれかに記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    上記コレクタ層がGaAsからなり、且つ上記InGaAsベース層とGaAsコレクタ層との間に、InGaAsベース層側からGaAsコレクタ層側まで段階的にIn組成が変化するコレクタ遷移層を介設したことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
JP2003387366A 2003-11-18 2003-11-18 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ Expired - Fee Related JP4158683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003387366A JP4158683B2 (ja) 2003-11-18 2003-11-18 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003387366A JP4158683B2 (ja) 2003-11-18 2003-11-18 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2005150487A JP2005150487A (ja) 2005-06-09
JP4158683B2 true JP4158683B2 (ja) 2008-10-01

Family

ID=34694732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003387366A Expired - Fee Related JP4158683B2 (ja) 2003-11-18 2003-11-18 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ

Country Status (1)

Country Link
JP (1) JP4158683B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6200375B2 (ja) * 2014-05-26 2017-09-20 住友化学株式会社 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
US10256329B2 (en) * 2015-09-04 2019-04-09 Win Semiconductors Corp. Heterojunction bipolar transistor

Also Published As

Publication number Publication date
JP2005150487A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
EP0445475B1 (en) Heterojunction bipolar transistor
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
US4794440A (en) Heterojunction bipolar transistor
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
EP0507454A1 (en) Heterojunction bipolar transistor and method of manufacturing the same
JP2804095B2 (ja) ヘテロ接合バイボーラトランジスタ
EP0571994A2 (en) NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
US5912481A (en) Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
JP2007128989A (ja) ヘテロ接合バイポーラトランジスタ
JP2013021024A (ja) トランジスタ素子
US7126171B2 (en) Bipolar transistor
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
KR100944883B1 (ko) Pn 접합을 갖는 박막 결정 웨이퍼 및 그 제조 공정
JPH09106992A (ja) 高速度、電力用のInP基板上のAlSb/InP単一ヘテロ接合トランジスタ
CN210110780U (zh) PNP型肖特基集电区AlGaN/GaN HBT器件
JP2007103925A (ja) 半導体装置及びその製造方法
JP3183882B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH11121461A (ja) ヘテロ接合バイポーラトランジスタ
JPH0571172B2 (ja)
JP2557613B2 (ja) ヘテロ接合バイポーラトランジスタ
JP4695736B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
EP1225638A2 (en) Thin-film crystal wafer having pn junction and method for fabricating the wafer
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees