JP4158683B2 - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ - Google Patents
ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ Download PDFInfo
- Publication number
- JP4158683B2 JP4158683B2 JP2003387366A JP2003387366A JP4158683B2 JP 4158683 B2 JP4158683 B2 JP 4158683B2 JP 2003387366 A JP2003387366 A JP 2003387366A JP 2003387366 A JP2003387366 A JP 2003387366A JP 4158683 B2 JP4158683 B2 JP 4158683B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- layer
- epitaxial wafer
- ingaas
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明者は、上記の目的を達成するために鋭意工夫を重ねた結果、複数の不純物を同時にInGaAsベース層にドーピングすることによって高いアクセプタ濃度を示すことを見出した。
2 コレクタ層
3 コレクタ遷移層
4 ベース層
5 エミッタ層
Claims (4)
- n型のコレクタ層、p型のベース層、n型のエミッタ層が順次積層された構造を具備する化合物半導体によるへテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
上記ベース層がアクセプタとドナーによる複数のドーパントによりp型化されたInGaAsから成り、
上記InGaAsベース層が、上記アクセプタとして、炭素濃度が4×10 19 cm −3 となるようにC(炭素)を含有すると共に、上記ドナーとして、シリコン濃度が1×10 15 〜1×10 17 cm −3 となるようにSi(シリコン)を含有しており、且つInGaAsベース層のキャリア濃度が2×10 19 cm -3 以上となるように構成されていることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。 - 請求項1記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
上記InGaAsベース層は、キャリア濃度がエミッタ側からコレクタ側にかけて漸次減少していることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。 - 請求項1記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
上記InGaAsベース層は、In組成がエミッタ側からコレクタ側にかけて漸次増加していることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。 - 請求項1〜3のいずれかに記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
上記コレクタ層がGaAsからなり、且つ上記InGaAsベース層とGaAsコレクタ層との間に、InGaAsベース層側からGaAsコレクタ層側まで段階的にIn組成が変化するコレクタ遷移層を介設したことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387366A JP4158683B2 (ja) | 2003-11-18 | 2003-11-18 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387366A JP4158683B2 (ja) | 2003-11-18 | 2003-11-18 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150487A JP2005150487A (ja) | 2005-06-09 |
JP4158683B2 true JP4158683B2 (ja) | 2008-10-01 |
Family
ID=34694732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003387366A Expired - Fee Related JP4158683B2 (ja) | 2003-11-18 | 2003-11-18 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4158683B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6200375B2 (ja) * | 2014-05-26 | 2017-09-20 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
US10256329B2 (en) * | 2015-09-04 | 2019-04-09 | Win Semiconductors Corp. | Heterojunction bipolar transistor |
-
2003
- 2003-11-18 JP JP2003387366A patent/JP4158683B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005150487A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0445475B1 (en) | Heterojunction bipolar transistor | |
JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US4794440A (en) | Heterojunction bipolar transistor | |
JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
EP0507454A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
EP0571994A2 (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
US5912481A (en) | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
JP2007128989A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2013021024A (ja) | トランジスタ素子 | |
US7126171B2 (en) | Bipolar transistor | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
KR100944883B1 (ko) | Pn 접합을 갖는 박막 결정 웨이퍼 및 그 제조 공정 | |
JPH09106992A (ja) | 高速度、電力用のInP基板上のAlSb/InP単一ヘテロ接合トランジスタ | |
CN210110780U (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件 | |
JP2007103925A (ja) | 半導体装置及びその製造方法 | |
JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0571172B2 (ja) | ||
JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
EP1225638A2 (en) | Thin-film crystal wafer having pn junction and method for fabricating the wafer | |
JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |