JPH0571172B2 - - Google Patents
Info
- Publication number
- JPH0571172B2 JPH0571172B2 JP19248586A JP19248586A JPH0571172B2 JP H0571172 B2 JPH0571172 B2 JP H0571172B2 JP 19248586 A JP19248586 A JP 19248586A JP 19248586 A JP19248586 A JP 19248586A JP H0571172 B2 JPH0571172 B2 JP H0571172B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 21
- 238000000034 method Methods 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003503 early effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、エミツタ領域にベース領域よりバン
ドギヤツプの大きい半導体材料を用いたヘテロ接
合バイポーラトランジスタに関する。
ドギヤツプの大きい半導体材料を用いたヘテロ接
合バイポーラトランジスタに関する。
（従来の技術）
エミツタ領域をベース領域よりバンドギヤツプ
の大きい半導体材料で構成するヘテロ接合バイポ
ーラトランジスタは、ホモ接合バイポーラトラン
ジスタに比べて多くの利点を有することが知られ
ている。これらの利点を要約すると次の通りであ
る。
の大きい半導体材料で構成するヘテロ接合バイポ
ーラトランジスタは、ホモ接合バイポーラトラン
ジスタに比べて多くの利点を有することが知られ
ている。これらの利点を要約すると次の通りであ
る。
エミツタ領域の不純物濃度とベース領域の不
純物濃度との比が小さくても、バンドキヤツプ
の違いにより高いエミツタ注入効率が得られ
る。
純物濃度との比が小さくても、バンドキヤツプ
の違いにより高いエミツタ注入効率が得られ
る。
の結果、ベース領域の不純物濃度を高くす
ることができ、従つてベース抵抗を下げること
ができる。
ることができ、従つてベース抵抗を下げること
ができる。
エミツタ領域の不純物濃度を下げることがで
きるため、エミツタ接合容量を小さくすること
ができる。
きるため、エミツタ接合容量を小さくすること
ができる。
これらの利点のために、ヘテロ接合バイポーラ
トランジスタは高周波特性、スイツチング特性に
優れており、マイクロ波用トランジスタや高速論
理用トランジスタとして有望視されている。
トランジスタは高周波特性、スイツチング特性に
優れており、マイクロ波用トランジスタや高速論
理用トランジスタとして有望視されている。
更に、トランジスタの性能を向上させる手段と
して、ベース領域のエミツタ領域側からコレクタ
側に向かつてバンドギヤツプが徐々に小さくなる
ように半導体材料の組成比を変化させ、エミツタ
領域からベース領域へ注入されたキヤリアに対す
る作り付けの加速電界を設ける、所謂グレーテツ
ド・ベース構造が知られている。この構造を用い
ると次のような利点が得られる。
して、ベース領域のエミツタ領域側からコレクタ
側に向かつてバンドギヤツプが徐々に小さくなる
ように半導体材料の組成比を変化させ、エミツタ
領域からベース領域へ注入されたキヤリアに対す
る作り付けの加速電界を設ける、所謂グレーテツ
ド・ベース構造が知られている。この構造を用い
ると次のような利点が得られる。
(a) ベース領域中でキヤリアは作り付けの電界に
より加速されるため、拡散に律速された速度よ
り大きい速度が得られ、キヤリアのベース走行
時間が短縮される。
より加速されるため、拡散に律速された速度よ
り大きい速度が得られ、キヤリアのベース走行
時間が短縮される。
(b) 素子を微細化した時に問題となる、ベース領
域中でのキヤリアの横方向拡散が抑制され、微
細化に伴う電流利得の低下が防止できる。
域中でのキヤリアの横方向拡散が抑制され、微
細化に伴う電流利得の低下が防止できる。
これらの効果のために、微細で高速動作するト
ランジスタを得る場合、グレーテツド・ベース構
造は極めて有用な技術である。
ランジスタを得る場合、グレーテツド・ベース構
造は極めて有用な技術である。
第４図は、従来のグレーテツド・ベース構造を
有する、AlGaAs／GaAs系を用いたヘテロ接合
トランジスタの一例を示す断面図である。これ
は、半絶縁性GaAs基板１２上に、コレクタ領域
となるn+型GaAs層１３、ｎ型GaAs層１４、ベ
ース領域となるp+型AlxGa1-xAs層１５1、エミツ
タ領域となるｎ型（AlGa）As層１６、エミツ
タ・キヤツプ層となるn+型GaAs層１７を順次エ
ピタキシヤル成長させたウエーハを用いて構成さ
れている。１５2はベース電極取り出しのために
例えばイオン注入により形成された、外部ベース
領域となるp+型層である。１８はエミツタ電極、
１９はベース電極、２０はコレクタ電極であり、
２１1，２１2はイオン注入により形成された絶縁
層、２２はSiO2膜等の絶縁膜である。ベース領
域であるp+型AlxGa1-xAs層１５1は、不純物濃度
は均一であり、Al組成比ｘがコレクタ側で零で、
エミツタ側に向かつて徐々に大きくなるように設
定されている。
有する、AlGaAs／GaAs系を用いたヘテロ接合
トランジスタの一例を示す断面図である。これ
は、半絶縁性GaAs基板１２上に、コレクタ領域
となるn+型GaAs層１３、ｎ型GaAs層１４、ベ
ース領域となるp+型AlxGa1-xAs層１５1、エミツ
タ領域となるｎ型（AlGa）As層１６、エミツ
タ・キヤツプ層となるn+型GaAs層１７を順次エ
ピタキシヤル成長させたウエーハを用いて構成さ
れている。１５2はベース電極取り出しのために
例えばイオン注入により形成された、外部ベース
領域となるp+型層である。１８はエミツタ電極、
１９はベース電極、２０はコレクタ電極であり、
２１1，２１2はイオン注入により形成された絶縁
層、２２はSiO2膜等の絶縁膜である。ベース領
域であるp+型AlxGa1-xAs層１５1は、不純物濃度
は均一であり、Al組成比ｘがコレクタ側で零で、
エミツタ側に向かつて徐々に大きくなるように設
定されている。
第５図は、この様なグレーテツド・ベース構造
を有する従来のヘテロ接合トランジスタの典型的
なエミツタ接地電流−電圧特性である。図から明
らかなように、コレクタ電流が大きくなるにつれ
て負性微分抵抗が大きくなる傾向、即ち電流レベ
ルが高くなるとコレクタ・エミツタ間バイアス電
圧VCEの増加に伴いコレクタ電流が小さくなる傾
向が強く現われる。この様な現象は、ヘテロ接合
トランジスタを実際の回路に組込む場合に回路設
計を難しいものとする。またパワー用トランジス
タとして用いる場合には、充分にパワーを稼ぐこ
とを困難にする。
を有する従来のヘテロ接合トランジスタの典型的
なエミツタ接地電流−電圧特性である。図から明
らかなように、コレクタ電流が大きくなるにつれ
て負性微分抵抗が大きくなる傾向、即ち電流レベ
ルが高くなるとコレクタ・エミツタ間バイアス電
圧VCEの増加に伴いコレクタ電流が小さくなる傾
向が強く現われる。この様な現象は、ヘテロ接合
トランジスタを実際の回路に組込む場合に回路設
計を難しいものとする。またパワー用トランジス
タとして用いる場合には、充分にパワーを稼ぐこ
とを困難にする。
（発明が解決しようとする問題点）
以上のように従来のグレーテツド・ベース構造
のヘテロ接合トランジスタは、負性微分コレクタ
抵抗により電流及びパワーを十分に稼ぐことがで
きない、という問題があつた。
のヘテロ接合トランジスタは、負性微分コレクタ
抵抗により電流及びパワーを十分に稼ぐことがで
きない、という問題があつた。
本発明は上記の点の鑑み、負性微分コレクタ抵
抗を小さくして特性の向上を図つたヘテロ接合バ
イポーラトランジスタを提供することを目的とす
る。
抗を小さくして特性の向上を図つたヘテロ接合バ
イポーラトランジスタを提供することを目的とす
る。
［発明の構成］
（問題点を解決するための手段）
本発明にかかるヘテロ接合バイポーラトランジ
スタは、グレーテツド・ベース構造を有し、かつ
ベース領域において、コレクタ側にエミツタ側よ
り不純物濃度の低い領域を設けたことを特徴とす
る。
スタは、グレーテツド・ベース構造を有し、かつ
ベース領域において、コレクタ側にエミツタ側よ
り不純物濃度の低い領域を設けたことを特徴とす
る。
（作用）
本発明の構造とすれば、グレーテツド・ベース
構造のヘテロ接合トランジスタにおいいて顕著に
現われる負性微分コレクタ抵抗現象が効果的に緩
和される。その原理をnpnトランジスタの場合を
例に挙げて詳細に説明する。グレーテツド・ベー
ス構造のヘテロ接合トランジスタでは、キヤリア
のベース走行時間が大幅に短縮される。これは前
述のように、ベース領域に作り付けの加速電界が
形成されるからである。このとき、1000Å程度の
薄いベース領域中では電子はいわゆるホツト・エ
レクトロンになつており、ベース領域中の電子温
度は格子温度を大きく上回つている。のみなら
ず、電子系の平均速度は定常状態の速度−電界特
性から得られる飽和速度を上回ることができる。
構造のヘテロ接合トランジスタにおいいて顕著に
現われる負性微分コレクタ抵抗現象が効果的に緩
和される。その原理をnpnトランジスタの場合を
例に挙げて詳細に説明する。グレーテツド・ベー
ス構造のヘテロ接合トランジスタでは、キヤリア
のベース走行時間が大幅に短縮される。これは前
述のように、ベース領域に作り付けの加速電界が
形成されるからである。このとき、1000Å程度の
薄いベース領域中では電子はいわゆるホツト・エ
レクトロンになつており、ベース領域中の電子温
度は格子温度を大きく上回つている。のみなら
ず、電子系の平均速度は定常状態の速度−電界特
性から得られる飽和速度を上回ることができる。
次に、グレーテツド・ベース構造のヘテロ接合
トランジスタのエミツタ接地電流−電圧特性につ
いて考える。電流レベルが増大すると消費電力が
増大し、熱が発生するが、それに伴いトランジス
タの温度が上昇すると、電子のフオノン錯乱が増
大する。化合物半導体のように、有極性光学フオ
ノン錯乱が支配的である物質では、フオノン錯乱
による電子のエネルギー損失が大きい。従つて、
グレーテツド・ベース構造によつてホツトになつ
ている電子が温度上昇に伴い頻繁なフオノン錯乱
を受けることにより、逆に冷やされることにな
る。これにより電子のベース走行時間が増大し、
ベース領域中での電子・正孔の再結合が起り易く
なる。これは結局ベース電流の増大につながり、
エミツタ接地電流−電圧特性においてベース電流
一定で電流IC−電圧VCE曲線を描くことを考える
と、同一ベース電流に対するベース・エミツタ間
バイアス電圧VBEは小さくなり、従つてコレクタ
電流が小さくなる。これが負性微分コレクタ抵抗
のメカニズムである。この現象を抑制するには、
アーリー（Early）効果を積極的に利用すればよ
い。アーリー効果とは、VCEの増加即ちVBCの増
加により、実効ベース幅が狭くなる現象を言う。
VCEの増加と共にベース幅が減少すれば、ベース
輸送効率が改善され、ベース領域中の再結合電流
は減少する。従つて電流レベルの上昇に伴う温度
上昇によるベース中の電子速度の低下を、VCEの
増加に伴うベース幅の現象で補償することによ
り、負性微分コレクタ抵抗を緩和することができ
る。アーリー効果をおこし易くするためには、ベ
ース領域のコレクタ領域側の不純物濃度を低く設
定してやればよいが、ベース抵抗を増大させない
ためにベース領域のエミツタ領域側の不純物濃度
は十分に高く保つ必要がある。そこで本発明のよ
うにベース領域内に不純物濃度分布をもたせるこ
とにより、ベース抵抗を増大させることなく、負
性微分コレクタ抵抗の現象を効果的に緩和するこ
とができるのである。
トランジスタのエミツタ接地電流−電圧特性につ
いて考える。電流レベルが増大すると消費電力が
増大し、熱が発生するが、それに伴いトランジス
タの温度が上昇すると、電子のフオノン錯乱が増
大する。化合物半導体のように、有極性光学フオ
ノン錯乱が支配的である物質では、フオノン錯乱
による電子のエネルギー損失が大きい。従つて、
グレーテツド・ベース構造によつてホツトになつ
ている電子が温度上昇に伴い頻繁なフオノン錯乱
を受けることにより、逆に冷やされることにな
る。これにより電子のベース走行時間が増大し、
ベース領域中での電子・正孔の再結合が起り易く
なる。これは結局ベース電流の増大につながり、
エミツタ接地電流−電圧特性においてベース電流
一定で電流IC−電圧VCE曲線を描くことを考える
と、同一ベース電流に対するベース・エミツタ間
バイアス電圧VBEは小さくなり、従つてコレクタ
電流が小さくなる。これが負性微分コレクタ抵抗
のメカニズムである。この現象を抑制するには、
アーリー（Early）効果を積極的に利用すればよ
い。アーリー効果とは、VCEの増加即ちVBCの増
加により、実効ベース幅が狭くなる現象を言う。
VCEの増加と共にベース幅が減少すれば、ベース
輸送効率が改善され、ベース領域中の再結合電流
は減少する。従つて電流レベルの上昇に伴う温度
上昇によるベース中の電子速度の低下を、VCEの
増加に伴うベース幅の現象で補償することによ
り、負性微分コレクタ抵抗を緩和することができ
る。アーリー効果をおこし易くするためには、ベ
ース領域のコレクタ領域側の不純物濃度を低く設
定してやればよいが、ベース抵抗を増大させない
ためにベース領域のエミツタ領域側の不純物濃度
は十分に高く保つ必要がある。そこで本発明のよ
うにベース領域内に不純物濃度分布をもたせるこ
とにより、ベース抵抗を増大させることなく、負
性微分コレクタ抵抗の現象を効果的に緩和するこ
とができるのである。
（実施例）
以下、本発明の実施例を説明する。
第１図は、AlGaAs／GaAs系を用いた本発明
の一実施例のヘテロ接合トランジスタを示す断面
図である。このトランジスタを製造するには、半
絶縁性GaAs基板１上に先ず、順次半導体層をエ
ピタキシヤル成長させることが必要である。この
エピタキシヤル成長法としては、分子線エピタキ
シヤル法（MBE法）または有機金属気相成長法
（MOCVD法）が用いられる。具体的な製造条件
を工程順に説明すると、先ず基板１上に、コレク
タ領域となるn+型GaAs層２、ｎ型GaAs層３、
ベース領域となるp-型AlxGa1-xAs層４1、p+型
AlxGa1-xAs層４2、エミツタ領域となるｎ型
（AlGa）As層５及びエミツタ・キヤツプ層とな
るn+型GaAs層６を順次成長させた、第２図に示
すようなエピタキシヤル・ウエーハを形成する。
この実施例ではｎ型不純物としてSi、ｐ型不純物
としてBeを用いている。例えば、n+型GaAs層２
は不純物濃度２×1018／cm3、厚さ5000Åとし、ｎ
型GaAs層３は不純物濃度５×1016／cm3、厚さ
3000Åとする。ベース領域のコレクタ側のp-型
AlxGa1-xAs層４1は不純物濃度５×1017／cm3、厚
さ300Åとし、エミツタ側のp+型AlxGa1-xAs層４
２は不純物濃度５×1018、厚さ800Åとしている。
即ちベース領域内に階段状に不純物濃度が変化す
る領域を設けている。一方ベース領域となるAlx
Ga1-xAs層４1，４2は、Alの組成比ｘを、０から
0.1まで徐々に下から上に向かつて変化させてい
る。
の一実施例のヘテロ接合トランジスタを示す断面
図である。このトランジスタを製造するには、半
絶縁性GaAs基板１上に先ず、順次半導体層をエ
ピタキシヤル成長させることが必要である。この
エピタキシヤル成長法としては、分子線エピタキ
シヤル法（MBE法）または有機金属気相成長法
（MOCVD法）が用いられる。具体的な製造条件
を工程順に説明すると、先ず基板１上に、コレク
タ領域となるn+型GaAs層２、ｎ型GaAs層３、
ベース領域となるp-型AlxGa1-xAs層４1、p+型
AlxGa1-xAs層４2、エミツタ領域となるｎ型
（AlGa）As層５及びエミツタ・キヤツプ層とな
るn+型GaAs層６を順次成長させた、第２図に示
すようなエピタキシヤル・ウエーハを形成する。
この実施例ではｎ型不純物としてSi、ｐ型不純物
としてBeを用いている。例えば、n+型GaAs層２
は不純物濃度２×1018／cm3、厚さ5000Åとし、ｎ
型GaAs層３は不純物濃度５×1016／cm3、厚さ
3000Åとする。ベース領域のコレクタ側のp-型
AlxGa1-xAs層４1は不純物濃度５×1017／cm3、厚
さ300Åとし、エミツタ側のp+型AlxGa1-xAs層４
２は不純物濃度５×1018、厚さ800Åとしている。
即ちベース領域内に階段状に不純物濃度が変化す
る領域を設けている。一方ベース領域となるAlx
Ga1-xAs層４1，４2は、Alの組成比ｘを、０から
0.1まで徐々に下から上に向かつて変化させてい
る。
エミツタ領域となるｎ型AlGaAs層５は、第２
図に詳細に示したようにｎ型AlxGa1-xAs層５1、
Al0.3Ga0.7As層５2及びAlxGa1-xAs５3層からな
る。
図に詳細に示したようにｎ型AlxGa1-xAs層５1、
Al0.3Ga0.7As層５2及びAlxGa1-xAs５3層からな
る。
AlxGa1-xAs層５1はヘテロ接合界面のバンドギ
ヤツプが滑らかに変化するように設けられてお
り、組成比ｘは上にいく程大きくなるように、
0.1〜0.3まで徐々に変化させている。AlxGa1-xAs
層５3も同様の目的で設けられており、これは上
にいく程ｘが小さくなるように組成を変化させて
いる。厚みは例えば、 AlxGa1-xAs層５1が300Å、 Al0.3Ga0.7As層５2が1500Å、 AlxGa1-xAs層５3が500Åとする。またこれら
３層の不純物濃度は３×1017／cm3とする。キヤツ
プ層であるn+型GaAs層６は、不純物濃度２×
1018／cm3、厚さ1000Åとする。
ヤツプが滑らかに変化するように設けられてお
り、組成比ｘは上にいく程大きくなるように、
0.1〜0.3まで徐々に変化させている。AlxGa1-xAs
層５3も同様の目的で設けられており、これは上
にいく程ｘが小さくなるように組成を変化させて
いる。厚みは例えば、 AlxGa1-xAs層５1が300Å、 Al0.3Ga0.7As層５2が1500Å、 AlxGa1-xAs層５3が500Åとする。またこれら
３層の不純物濃度は３×1017／cm3とする。キヤツ
プ層であるn+型GaAs層６は、不純物濃度２×
1018／cm3、厚さ1000Åとする。
このように形成されたエピタキシヤル・ウエー
ハを用いて次に、Be+のイオン注入により、トラ
ンジスタ内部のn+型GaAs層２に達する深さの外
部ベース領域となるp+型層４3を形成する。次に
基板１に達する素子分離用絶縁層１０1を、H+の
イオン注入により、またトランジスタ内部のn+
型GaAs層２に達する電極間分離用絶縁層１０2を
B+のイオン注入により、それぞれ形成する。そ
してエミツタの頭出しを行なつた後、全面に
CVDSiO2膜１１を形成する。この後コレクタ領
域の電極コンタクトをとるため、ウエーハ表面か
らn+型GaAs層２に達する深さのエツチングを行
ない、この部分に薄いAuGe層を形成し、その上
にAu層を形成して、コレクタ電極９とする。更
に、エミツタ領域、ベース領域のコンタクト孔開
けを行ない、AuGe層によるエミツタ電極７、ベ
ース電極８を形成する。
ハを用いて次に、Be+のイオン注入により、トラ
ンジスタ内部のn+型GaAs層２に達する深さの外
部ベース領域となるp+型層４3を形成する。次に
基板１に達する素子分離用絶縁層１０1を、H+の
イオン注入により、またトランジスタ内部のn+
型GaAs層２に達する電極間分離用絶縁層１０2を
B+のイオン注入により、それぞれ形成する。そ
してエミツタの頭出しを行なつた後、全面に
CVDSiO2膜１１を形成する。この後コレクタ領
域の電極コンタクトをとるため、ウエーハ表面か
らn+型GaAs層２に達する深さのエツチングを行
ない、この部分に薄いAuGe層を形成し、その上
にAu層を形成して、コレクタ電極９とする。更
に、エミツタ領域、ベース領域のコンタクト孔開
けを行ない、AuGe層によるエミツタ電極７、ベ
ース電極８を形成する。
第３図はこの実施例によるヘテロ接合トランジ
スタのエミツタ接地電流−電圧特性である。図か
ら明らかなように、単純なグレーテツド・ベース
構造で見られた負性微分コレクタ抵抗は見られな
くなり、良好なトランジスタ特性を示している。
スタのエミツタ接地電流−電圧特性である。図か
ら明らかなように、単純なグレーテツド・ベース
構造で見られた負性微分コレクタ抵抗は見られな
くなり、良好なトランジスタ特性を示している。
以上の実施例では、AlGaAs／GaAs系を用い
たヘテロ接合トランジスタを説明したが、他の半
導体材料の組合わせを用いた場合にも同様に本発
明を適用することができる。また実施例では、ベ
ース領域に階段状に不純物濃度が変化する領域を
一つだけ設けたが、複数個の階段状の濃度変化を
もたせてもよいし、あるいは滑らかに不純物濃度
が変化する領域を設けてもよい。更に本発明は、
コレクタ・トツプ型のトランジスタにも適用する
ことができる。
たヘテロ接合トランジスタを説明したが、他の半
導体材料の組合わせを用いた場合にも同様に本発
明を適用することができる。また実施例では、ベ
ース領域に階段状に不純物濃度が変化する領域を
一つだけ設けたが、複数個の階段状の濃度変化を
もたせてもよいし、あるいは滑らかに不純物濃度
が変化する領域を設けてもよい。更に本発明は、
コレクタ・トツプ型のトランジスタにも適用する
ことができる。
その他、本発明はその趣旨を逸脱しない範囲で
種々変形して実施することができる。
種々変形して実施することができる。
［発明の効果］
以上述べたように本発明によれば、ベース領域
のコレクタ領域側にエミツタ領域よりも不純物濃
度の低い領域を設けることにより、グレーテツ
ド・ベース構造のヘテロ接合トランジスタの負性
微分コレクタ抵抗の現象を緩和することができ、
良好なトランジスタ特性を得ることができる。
のコレクタ領域側にエミツタ領域よりも不純物濃
度の低い領域を設けることにより、グレーテツ
ド・ベース構造のヘテロ接合トランジスタの負性
微分コレクタ抵抗の現象を緩和することができ、
良好なトランジスタ特性を得ることができる。
第１図は本発明の一実施例のヘテロ接合トラン
ジスタを示す断面図、第２図はそのエピタキシヤ
ル・ウエーハを拡大して示す断面図、第３図は同
じくエミツタ接地電流−電圧特性を示す図、第４
図は従来のヘテロ接合トランジスタを示す断面
図、第５図はそのエミツタ接地電流−電圧特性を
示す図である。 １……半絶縁性GaAs基板、２……n+型GaAs
層、３……n+型GaAs層（コレクタ領域）、４1…
…p-型AlGaAs層（ベース領域）、４2……p+型
AlxGa1-xAs層（ベース領域）、４3……p+型層
（外部ベース層）、５……ｎ型（AlGa）As層（エ
ミツタ領域）、６……n+型GaAs層（キヤツプ
層）、７……エミツタ電極、８……ベース電極、
９……コレクタ電極、１０1，１０2……絶縁層、
１１……CVDSiO2膜。
ジスタを示す断面図、第２図はそのエピタキシヤ
ル・ウエーハを拡大して示す断面図、第３図は同
じくエミツタ接地電流−電圧特性を示す図、第４
図は従来のヘテロ接合トランジスタを示す断面
図、第５図はそのエミツタ接地電流−電圧特性を
示す図である。 １……半絶縁性GaAs基板、２……n+型GaAs
層、３……n+型GaAs層（コレクタ領域）、４1…
…p-型AlGaAs層（ベース領域）、４2……p+型
AlxGa1-xAs層（ベース領域）、４3……p+型層
（外部ベース層）、５……ｎ型（AlGa）As層（エ
ミツタ領域）、６……n+型GaAs層（キヤツプ
層）、７……エミツタ電極、８……ベース電極、
９……コレクタ電極、１０1，１０2……絶縁層、
１１……CVDSiO2膜。
Claims (1)
- 【特許請求の範囲】 １ エミツタ領域がベース領域よりバンドギヤツ
プの大きい半導体材料からなり、ベース領域内で
エミツタ側からコレクタ側に向かつてバンドギヤ
ツプが徐々に小さくなるように半導体材料の組成
が変化しているヘテロ接合バイポーラトランジス
タにおいて、前記ベース領域内のコレクタ側にエ
ミツタ側に比べて不純物濃度の小さい領域を設け
たことを特徴とするヘテロ接合バイポーラトラン
ジスタ。 ２ 前記ベース領域は、エミツタ側からコレクタ
側に向かつて不純物濃度が階段状に小さくなる領
域を少なくとも一つ有する特許請求の範囲第１項
記載のヘテロ接合バイポーラトランジスタ。 ３ 前記ベース領域は、エミツタ側からコレクタ
側に向かつて不純物濃度が滑らかに小さくなる領
域を有する特許請求の範囲第１項記載のヘテロ接
合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19248586A JPS6347974A (ja) | 1986-08-18 | 1986-08-18 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19248586A JPS6347974A (ja) | 1986-08-18 | 1986-08-18 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6347974A JPS6347974A (ja) | 1988-02-29 |
| JPH0571172B2 true JPH0571172B2 (ja) | 1993-10-06 |
Family
ID=16292080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19248586A Granted JPS6347974A (ja) | 1986-08-18 | 1986-08-18 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347974A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021841A (en) * | 1988-10-14 | 1991-06-04 | University Of Illinois | Semiconductor device with controlled negative differential resistance characteristic |
| JP3087671B2 (ja) * | 1996-12-12 | 2000-09-11 | 日本電気株式会社 | バイポーラトランジスタおよびその製造方法 |
-
1986
- 1986-08-18 JP JP19248586A patent/JPS6347974A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347974A (ja) | 1988-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794440A (en) | Heterojunction bipolar transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02504205A (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US6423990B1 (en) | Vertical heterojunction bipolar transistor | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| Wu et al. | An AlGaAs/GaAs heterostructure-emitter bipolar transistor | |
| US3500141A (en) | Transistor structure | |
| JPH0571172B2 (ja) | ||
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| Kimura et al. | Improvement of the electrical properties of MBE grown Ge layers and its application to collector-top n-GaAs/p-Ge/n-Ge HBTs | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5523594A (en) | Heterojunction bipolar transistor | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0577172B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| Liu | Heterostructure Bipolar Transistors (HBTs) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |