JP4695736B2

JP4695736B2 - ヘテロ接合バイポーラトランジスタ

Info

Publication number: JP4695736B2
Application number: JP07447799A
Authority: JP
Inventors: 田中　　均; 大介岩井
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1999-03-18
Filing date: 1999-03-18
Publication date: 2011-06-08
Anticipated expiration: 2019-03-18
Also published as: JP2000269231A

Description

【０００１】
【発明の属する技術分野】
本発明は、トランジスタに関し、さらに詳しくはヘテロ接合バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
近年、動作の高速性に優れる化合物半導体を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）の作成がなされつつある。ここで、ヘテロ接合バイポーラトランジスタは、高電流駆動能力を有するとともに高効率・高線形性を持ち、単一の電源で動作するものであるため、例えば携帯電話端末のパワーアンプとしての用途などが期待されている。
【０００３】
従来のｎｐｎ型バイポーラトランジスタの構造は図１に示される。図１に示されるように、このバイポーラトランジスタは、半絶縁性ＧａＡｓからなる半導体基板１と、半導体基板１の上に形成されたｉ- ＧａＡｓからなるバッファ層３と、バッファ層３の上に形成されたｎ⁺- ＧａＡｓからなるコレクタコンタクト層（サブコレクタ層ともいう。）５と、コレクタコンタクト層５の上に形成されたｎ^-- ＧａＡｓからなるコレクタ層９と、コレクタ層９の上に形成されたｐ⁺- ＧａＡｓからなるベース層１１と、ベース層１１の上に形成されたｎ−ＡｌＧａＡｓからなるエミッタ層１５と、エミッタ層１５の上に形成されたｎ⁺- Ｉn ＧａＡｓからなるエミッタコンタクト層１７と、コレクタコンタクト層５の上に設けられたコレクタ電極７と、ベース層１１の上に設けられたベース電極１３と、エミッタコンタクト層１７の上に設けられたエミッタ電極１９とから構成される。そして、この縦型のバイポーラトランジスタをパワーアンプとして用いた場合に高効率を得るためには、動作時のオン抵抗の低減が必要不可欠となる。そこで、従来はオン抵抗を低減するために、エミッタコンタクト層１７に高濃度かつバンドギャップの小さいＩｎＧａＡｓからなる半導体を用いてエミッタ抵抗を低減すると同時に、コレクタコンタクト層５を高濃度にしてコレクタ抵抗を低減していた。しかしながら、エミッタ抵抗は、バイポーラトランジスタを用いたパワーアンプにおいて増幅時の熱暴走を避けるための負のフィードバックとして機能するものでもあるため、安定動作を担保する必要から、このエミッタ抵抗の値を低減するには限界がある。従って、オン抵抗の低減のためには、コレクタ抵抗の低減が非常に重要になる。
【０００４】
ここで、コレクタシート抵抗やコレクタコンタクト抵抗を低減するために、シリコンをドープしたコレクタコンタクト層５の高濃度化が図られているが、５ｘ１０¹⁸ｃｍ^-3の濃度を超えると逆にキャリアが減少するため、かえって抵抗値の上昇を招くこととなる。また、コレクタシート抵抗の低減はコレクタコンタクト層５を厚くすることで実現されるが、あまり厚すぎるとイオン注入による素子間分離が困難になる。また、この場合にメサで素子間分離を行うと、段差が大きくなって配線の断線につながるなどの弊害が生じる。また、他のドーパントソースを使用するとさらに高濃度のドーピングが可能であるが、Ｔｅの場合のようにコレクタコンタクト層５に高濃度にドーピングすることにより、結晶中に欠陥が発生し、バイポーラトランジスタの特性が劣化する。以上より、従来の構造では更なるコレクタ抵抗の低減は望めないこととなる。
【０００５】
一方、エミッタコンタクト層１７には通常ＩｎＧａＡｓを用いるが、ＩｎＧａＡｓは半導体基板１のＧａＡｓとの格子不整合が大きく、成長中にこの不整合に起因する転位が発生するため結晶表面が荒れる。これにより、エミッタコンタクト層１７に付けるエミッタ電極１９の接触抵抗が大きくなることから、一般にＩｎＧａＡｓの成長温度を大きく下げて表面荒れを低減することが行われる。しかしながら、この場合には結晶成長工程が煩雑になるとともに、所望の結晶を得る成長条件の範囲が狭いという問題が生じる。また、本質的には欠陥のない結晶を用いてデバイスを作成することが望ましい。
【０００６】
【発明が解決しようとする課題】
本発明は、上述の問題点を解消するためになされたもので、現状のプロセス技術を用いてコレクタ抵抗を低減することによって、より動作特性がよく、かつ、安定に動作するバイポーラトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的は、ＧａＡｓによって形成された半導体基板の上にコレクタコンタクト層と、該コレクタコンタクト層の第一の領域に形成された第一導電型のコレクタ層と、コレクタコンタクト層の第二の領域に形成されたコレクタ電極と、コレクタ層の上に形成された第二導電型のベース層と、該ベース層の第一の領域に形成されたベース電極と、ベース層の第二の領域に形成された第一導電型のエミッタ層と、該エミッタ層の上に形成されたエミッタコンタクト層と、該エミッタコンタクト層の上に形成されたエミッタ電極とを有するヘテロ接合バイポーラトランジスタであって、コレクタコンタクト層とエミッタコンタクト層のうち少なくとも一方は、半導体基板と格子整合するIII −Ｖ族化合物半導体材料によって形成され、該III −Ｖ族化合物半導体材料が窒素を含むことを特徴とするヘテロ接合バイポーラトランジスタを提供することにより達成される。
【０００８】
また、本発明の目的は、さらに半導体基板がＧａＡｓによって形成され、コレクタコンタクト層またはエミッタコンタクト層のうち少なくともいずれか一方の少なくとも一部はＧａＩｎＮＡｓによって形成されたヘテロ接合バイポーラトランジスタを提供することにより達成される。また、本発明の目的は、さらに上記のＧａＩｎＮＡｓによって形成された層にシリコンが１０ ¹⁹ ｃｍ^-3以上ドーピングされたヘテロ接合バイポーラトランジスタを提供することによっても達成できる。
【０００９】
以上の手段によれば、本発明において従来のヘテロ接合バイポーラトランジスタのコレクタ抵抗またはエミッタ抵抗が低減される。
【００１０】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して説明する。
［実施の形態１］
図２は、本発明の実施の形態１に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図２に示されるように、このヘテロ接合バイポーラトランジスタは、図１に示された従来のヘテロ接合バイポーラトランジスタと同様な構成を有するが、コレクタコンタクト層２０がｎ⁺- ＧａＩｎＮＡｓによって形成される点で相違する。なお、エミッタ層１５はＩｎＧａＰその他によって形成しても良い。
【００１１】
ここで上記ｎ⁺- ＧａＩｎＮＡｓの組成は、半導体基板１のＧａＡｓにほぼ格子整合するようなものとされる。具体的には、Ｇａ_1-xＩｎ_xＮ_yＡｓ_1-yのｘ, ｙをＧａＡｓに格子整合するように選ぶ。なおこのｙは、０からわずかに増していくと、バンドギャップが小さくなるとともにコンダクションバンド端が下がる。そして、一般的にＧａＡｓとほぼ格子整合するＧａＩｎＮＡｓ中のＩｎ, Ｎの組成とバンドギャップＥｇの関係は図３に示される。そして例えば、上記一般式においてｘ＝0.０８, ｙ＝0.02５の組成を有するＧａＩｎＮＡｓはＧａＡｓに格子整合し、この時のバンドギャップは１.0ｅｖとなると共に、コンダクションバンド端はＧａＡｓより0.35ｅｖ下がる。バンドギャップが小さくなるとシリコンのドーピング濃度の上限値が上がっていくため、１ｘ１０¹⁹ｃｍ^-3以上のドーピング濃度が可能となる。また、コンダクションバンド端が下がってくると、ＧａＩｎＮＡｓに接触するコレクタ電極７のショットキーバリアの高さが低くなって、コレクタコンタクト抵抗が下がる効果がある。なお、コレクタコンタクト抵抗率とコレクタ抵抗の関係は図４に示される。ここで、図１に示される従来のヘテロ接合バイポーラトランジスタにおけるコレクタ抵抗は、おおよそ３Ωである。
【００１２】
なお、それぞれ、バッファ層３の厚さは１００ｎｍであり、コレクタコンタクト層の厚さは５００ｎｍでキャリア濃度が２ｘ１０¹⁹ｃｍ^-3であり、コレクタ層９の厚さは６００ｎｍでキャリア濃度が３ｘ１０¹⁶ｃｍ^-3であり、ベース層１１の厚さは７０ｎｍでキャリア濃度が４ｘ１０¹⁹ｃｍ^-3であり、エミッタ層１５の厚さは３０ｎｍでキャリア濃度が３ｘ１０¹⁷ｃｍ^-3であり、エミッタコンタクト層１７の厚さは１００ｎｍでキャリア濃度が３ｘ１０¹⁹ｃｍ^-3である。また、図示はしていないが、エミッタ層１５とエミッタコンタクト層１７との間には下から順に、ｎ^-- ＧａＡｓからなり厚さ１２０ｎｍでキャリア濃度が３ｘ１０¹⁶ｃｍ^-3の層と、ｎ⁺- ＧａＡｓからなり厚さ１８０ｎｍでキャリア濃度が３ｘ１０¹⁸ｃｍ^-3の層とがある。
【００１３】
次に、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの製造工程を説明する。まず、図５（ａ）に示されるように、半導体基板１の上にバッファ層３、コレクタコンタクト層５、コレクタ層９、ベース層１１、エミッタ層１５、エミッタコンタクト層１７を順次積層する。そして、エミッタ電極１９をエミッタコンタクト層１７の上に蒸着あるいはスパッタなどにより形成する。次に、図５（ｂ）に示されるように、エミッタメサをウェットエッチングあるいはドライエッチングによって形成した後、素子間のコレクタコンタクト層５をイオン注入によって不活性化させる。次に、図６（ａ）に示されるように、ベース電極１３をベース層１１の上に蒸着により形成する。次に、図６（ｂ）に示されるように、ベースメサをウェットエッチングあるいはドライエッチングにより形成する。そして最後に、図６（ｃ）に示されるようにコレクタ電極７をコレクタコンタクト層５の上に蒸着により形成する。なお、こののち配線工程をへてデバイスが完成される。
【００１４】
また、上記製造工程は、図７に示されるＭＯＣＶＤ（Ｍetal- ＯrganicＣhemical ＶaporＤeposition ）炉を使用することによって実現される。ここで例えば、窒素は、ＤＭＨｙ（Ｄimethylhydrazine）を用いることにより反応器２５内の台２６上に置かれたウエーハ２７に供給される。そして、この窒素の供給量はＭＦＣ（mass flow controller）２１と圧力制御バルブ２３によって調整される。
【００１５】
上記のような本実施の形態１に係るヘテロ接合バイポーラトランジスタによれば、コレクタ電極７に接触するコレクタコンタクト層２０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくコレクタ抵抗の低減を実現できる。そして、このコレクタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。ここで、図８はコレクタ抵抗（Ｒｃ）を低減した時の出力電力（Ｐout ）とゲイン（Ｇａ）の増大を示す図である。図８に示されるように、出力電力とゲインの双方とも、Ｒｃが３Ωのときより１. ５Ωの時の方が大きい値となっていることがわかる。また、コレクタ抵抗を変化させた時の電力付加効率（ＰＡＥ）の変化が、図９に示される。図９に示されるように、Ｒｃが３Ωのときより１. ５Ωの時の方がＰＡＥも大きい値となっていることがわかる。
【００１６】
なお、ヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できることから、高周波動作における動作特性の向上も見込まれる。
［実施の形態２］
図１０は、本発明の実施の形態２に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図１０に示されるように、このヘテロ接合バイポーラトランジスタは、図１に示された従来のヘテロ接合バイポーラトランジスタと同様な構成を有するが、エミッタコンタクト層３０がｎ⁺- ＧａＩｎＮＡｓによって形成される点で相違するものである。
【００１７】
このヘテロ接合バイポーラトランジスタも、上記実施の形態１にかかるヘテロ接合バイポーラトランジスタと同様に製造されるが、エミッタ電極１９に接触するエミッタコンタクト層３０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくエミッタ抵抗の低減を実現できる。そして、このエミッタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。
［実施の形態３］
図１１は、本発明の実施の形態３に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図１１に示されるように、このヘテロ接合バイポーラトランジスタは、図１に示された従来のヘテロ接合バイポーラトランジスタと同様な構成を有するが、コレクタコンタクト層２０とエミッタコンタクト層３０が共にｎ⁺- ＧａＩｎＮＡｓによって形成される点で相違するものである。
【００１８】
このヘテロ接合バイポーラトランジスタも、上記実施の形態１にかかるヘテロ接合バイポーラトランジスタと同様に製造されるが、コレクタ電極７及びエミッタ電極１９にそれぞれ接触するコレクタコンタクト層２０とエミッタコンタクト層３０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくコレクタ抵抗及びエミッタ抵抗の低減を実現できる。そして、このコレクタ抵抗とエミッタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。
［実施の形態４］
図１２は、本発明の実施の形態４に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図１２に示されるように、このヘテロ接合バイポーラトランジスタは、図１に示された従来のヘテロ接合バイポーラトランジスタと異なり、バッファ層３の上にエミッタコンタクト層３０とエミッタ層１５及びエミッタ電極１９を備え、ベース層１１の上にコレクタ層９とｎ⁺- ＩｎＧａＡｓからなるコレクタコンタクト層４０及びコレクタ電極７とを備えるコレクタアップ型の構成を有する点で相違する。ここで、エミッタコンタクト層３０がｎ⁺- ＧａＩｎＮＡｓによって形成される。
【００１９】
このヘテロ接合バイポーラトランジスタも、上記実施の形態１にかかるヘテロ接合バイポーラトランジスタと同様に製造されるが、エミッタ電極１９に接触するエミッタコンタクト層３０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくエミッタ抵抗の低減を実現できる。そして、このエミッタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。
【００２０】
またさらには、本実施の形態に係るヘテロ接合バイポーラトランジスタによれば、フィードバック容量も大幅に低減できるため、高利得かつ低歪みのパワーアンプの実現が可能となる。なお、この低歪み性は、デジタル携帯電話に使用されるトランジスタにとって重要な特性の一つである。
［実施の形態５］
図１３は、本発明の実施の形態５に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図１３に示されるように、このヘテロ接合バイポーラトランジスタは、図１２に示された実施の形態４に係るヘテロ接合バイポーラトランジスタと同様なコレクタアップ型の構成を有するが、エミッタコンタクト層６０がｎ⁺- ＧａＡｓにより形成され、コレクタコンタクト層５０がｎ⁺- ＧａＩｎＮＡｓによって形成される点で相違する。
【００２１】
このヘテロ接合バイポーラトランジスタも、上記実施の形態１にかかるヘテロ接合バイポーラトランジスタと同様に製造されるが、コレクタ電極７に接触するコレクタコンタクト層５０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくコレクタ抵抗の低減を実現できる。そして、このコレクタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。
【００２２】
またさらには、本実施の形態に係るヘテロ接合バイポーラトランジスタによっても、フィードバック容量が大幅に低減できるため、高利得かつ低歪みのパワーアンプの実現が可能となる。
［実施の形態６］
図１４は、本発明の実施の形態６に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図１４に示されるように、このヘテロ接合バイポーラトランジスタは、図１３に示された実施の形態５に係るヘテロ接合バイポーラトランジスタと同様なコレクタアップ型の構成を有するが、エミッタコンタクト層３０がｎ⁺- ＧａＩｎＮＡｓによって形成される点で相違する。
【００２３】
このヘテロ接合バイポーラトランジスタも、上記実施の形態１にかかるヘテロ接合バイポーラトランジスタと同様に製造されるが、コレクタ電極７及びエミッタ電極１９にそれぞれ接触するコレクタコンタクト層５０とエミッタコンタクト層３０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくエミッタ抵抗及びコレクタ抵抗の低減を実現できる。そして、このエミッタ抵抗とコレクタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。
【００２４】
またさらには、本実施の形態に係るヘテロ接合バイポーラトランジスタによっても、フィードバック容量が大幅に低減できるため、高利得かつ低歪みのパワーアンプの実現が可能となる。
［実施の形態７］
図１５は、本発明の実施の形態７に係るヘテロ接合バイポーラトランジスタの構成を示す図である。図１５に示されるように、このヘテロ接合バイポーラトランジスタは、図１に示された従来のヘテロ接合バイポーラトランジスタと同様な構成を有するが、バッファ層３の上にはコレクタ層９が形成され、コレクタ層９の上には再成長によるコレクタコンタクト層７０がｎ⁺- ＧａＩｎＮＡｓによって形成される点で相違するものである。また、このコレクタコンタクト層７０の上にコレクタ電極７が形成される。
【００２５】
この本実施の形態７にかかるヘテロ接合バイポーラトランジスタによれば、コレクタ電極７に接触する再成長によるコレクタコンタクト層７０をＧａＩｎＮＡｓで形成することにより、格子不整合による転位の発生を招くことなくコレクタ抵抗の低減を実現できる。そして、このコレクタ抵抗の低減によりヘテロ接合バイポーラトランジスタ動作時のオン抵抗を低減できるため、従来よりも効率の良いパワーアンプを得ることができる。
【００２６】
なお、コレクタアップ型のヘテロ接合バイポーラトランジスタにおいて、エミッタコンタクト層が再成長により形成された場合も、本実施の形態に係るヘテロ接合バイポーラトランジスタと同様な効果を奏する。
【００２７】
【発明の効果】
上述の如く、本発明によれば、オン抵抗が低減され動作特性が改善されたヘテロ接合バイポーラトランジスタを得ることができる。
【図面の簡単な説明】
【図１】図１は、従来のヘテロ接合バイポーラトランジスタの構成を示す図である。
【図２】図２は、本発明の実施の形態１に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【図３】図３は、ＧａＡｓとほぼ格子整合するＧａＩｎＮＡｓ中のＩｎ, Ｎの組成とバンドギャップの関係を示す図である。
【図４】図４は、コレクタコンタクト抵抗率とコレクタ抵抗の関係を示す図である。
【図５】図５（ａ）, （ｂ）は、本発明の実施の形態１に係るヘテロ接合バイポーラトランジスタの第一及び第二の製造工程を説明するための図である。
【図６】図６（ａ）〜（ｃ）は、本発明の実施の形態１に係るヘテロ接合バイポーラトランジスタの第三から第五の製造工程を説明するための図である。
【図７】図７は、本発明の実施の形態１に係るヘテロ接合バイポーラトランジスタを製造するための装置を示す図である。
【図８】図８は、コレクタ抵抗の大きさによる出力電力及びゲインの変化を示す図である。
【図９】図９は、コレクタ抵抗の大きさによる電力付加効率の変化を示す図である。
【図１０】図１０は、本発明の実施の形態２に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【図１１】図１１は、本発明の実施の形態３に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【図１２】図１２は、本発明の実施の形態４に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【図１３】図１３は、本発明の実施の形態５に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【図１４】図１４は、本発明の実施の形態６に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【図１５】図１５は、本発明の実施の形態７に係るヘテロ接合バイポーラトランジスタの構成を示す図である。
【符号の説明】
１半導体基板
３バッファ層
７コレクタ電極
９コレクタ層
１１ベース層
１３ベース電極
１５エミッタ層
１７, ３０, ６０エミッタコンタクト層
１９エミッタ電極
２０, ４０, ５０, ７０コレクタコンタクト層

Claims

ＧａＡｓによって形成された半導体基板の上に、コレクタコンタクト層と、該コレクタコンタクト層の第一の領域に形成された第一導電型のコレクタ層と、前記コレクタコンタクト層の第二の領域に形成されたコレクタ電極と、前記コレクタ層の上に形成された第二導電型のベース層と、該ベース層の第一の領域に形成されたベース電極と、前記ベース層の第二の領域に形成された第一導電型のエミッタ層と、該エミッタ層の上に形成されたエミッタコンタクト層と、該エミッタコンタクト層の上に形成されたエミッタ電極とを有するヘテロ接合バイポーラトランジスタであって、前記コレクタコンタクト層と前記エミッタコンタクト層のうち少なくとも一方は、前記半導体基板と格子整合するIII−Ｖ族化合物半導体材料によって形成され、該III−Ｖ族化合物半導体材料が窒素を含み、
前記コレクタコンタクト層または前記エミッタコンタクト層のうち少なくともいずれか一方の少なくとも一部はＧａＩｎＮＡｓによって形成されたヘテロ接合バイポーラトランジスタ。
前記ＧａＩｎＮＡｓによって形成された層に、シリコンが１０¹⁹ｃｍ^-3以上ドーピングされた請求項１に記載のヘテロ接合バイポーラトランジスタ。