JP3709832B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP3709832B2 JP3709832B2 JP2001331788A JP2001331788A JP3709832B2 JP 3709832 B2 JP3709832 B2 JP 3709832B2 JP 2001331788 A JP2001331788 A JP 2001331788A JP 2001331788 A JP2001331788 A JP 2001331788A JP 3709832 B2 JP3709832 B2 JP 3709832B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- doped
- alloy
- alloy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、ヘテロバイポーラトランジスタ(以下、HBTという)に関し、特に、高い電流増幅率を有し、且つ電流増幅率の経時変動が少ないHBTに関するものである。
【0002】
【従来の技術】
HBTは、電界効果トランジスタのように2種類の電源を必要とせずに単一電源化が可能であること、および信号の歪みが小さいことなどから、携帯電話のパワーアンプのように、小型化と高周波領域での高性能のパワー増幅が要求される用途に適している。
【0003】
図3は、従来のHBTにおけるエピタキシャル構成を示す。1は半絶縁性のGaAsの基板、2はn+ ‐GaAsのサブコレクタ層、3はn- ‐GaAsのコレクタ層、4はp+ ‐GaAsのベース層、5はn‐AlGaAsのグレーデット層を示す。このグレーデット層5は、エミッタ層6の下部を構成し、Alの混晶比を下方から上方に向けて0から0.3まで変化させている。
【0004】
エミッタ層6は、GaAsよりバンド間エネルギーの大きなn‐AlGaAsによって構成され、その上部には、グレーデット層5とは逆方向にAl混晶比を変化させたn‐AlGaAsのグレーデット層7を有している。
【0005】
8はn+ ‐GaAsのエミッタキャップ層、9は下方のエミッタキャップ層8と上方のエミッタキャップ層10の間に設けられてエミッタキャップ層の一部を構成し、下方から上方に向けてIn混晶比を0から0.5まで変化させたn+ ‐InGaAsのグレーデット層を示す。最上部に形成されたエミッタキャップ層10は、In混晶比の高いn+ ‐InGaAsより構成されており、これにより、ここに形成される電極との接触抵抗を減じている。
【0006】
図において、単位がcm-3の数値は、ドーピングされた不純物の濃度を示し(以下、同じ)、以上の各層には、n型あるいはp型の不純物が図に表示された濃度のもとにドーピングされており、さらに、サブコレクタ層2、ベース層4およびエミッタキャップ層10には、電極形成のためのエッチング加工が施された後、それぞれコレクタ電極、ベース電極およびエミッタ電極が形成され、これによって所定のHBTが構成される(各電極は図示せず)。
【0007】
以上の構成において、ベース層4とエミッタ層6の間に電圧を印加してこれを増加させると、コレクタ電極からの出力電流は、入力電流であるベース電流によって増幅される。このときの出力電流と入力電流の比が、電流増幅率(以下、βという)であり、このβ(出力電流/入力電流)がHBTにとって重要な特性となる。
【0008】
β値に影響を与える因子として不純物が重要であり、通常、図3に示されるような不純物構成が採用される。即ち、サブコレクタ層2とコレクタ層3にはSiがドーピングされ、ベース層4にはCがドーピングされ、エミッタ層6とこれのグレーデット層5、7、およびエミッタキャップ層8にはSiがドーピングされる。
【0009】
そして、エミッタキャップ層のグレーデット層9と最上部のエミッタキャップ層10には、Seがドーピングされるのが普通であり、以上の不純物構成に基づいて、β値を向上させる検討が進められている。
【0010】
【発明が解決しようとする課題】
しかし、従来のAlGaAsをエミッタに使用したHBTによると、高いβ値を示すものがいまだなく、さらに、β値の経時安定性においても問題を有している。
【0011】
そこで、β値に影響を与える因子である不純物について、更に考察する。
【0012】
今、構造を少し単純化し、図4に示すHBT用AlGaAsエミッターエピタキシャルウェハについて説明する。このHBT用エピタキシャルウェハは、半絶縁性GaAs基板21上にMOVPEやMBE法といった気相エピタキシャル成長法により、n型GaAsサブコレクタ層(コレクタコンタクト層)22、n型GaAsコレクタ層23、p型GaAsベース層24、n型AlGaAsエミッタ層25、n型InGaAsグレーデットノンアロイ層26及びIn組成の均一なn型InGaAsノンアロイ層27の各エピタキシャル層を積層することにより形成される。上述のサブコレクタ層2、グレーデット層9及びエミッタキャップ層10は、それぞれ、このサブコレクタ層22、InGaAsグレーデットノンアロイ層26、及びIn組成の均一なInGaAsノンアロイ層27に対応する。
【0013】
コレクタ層23、ベース層24及びエミッタ層25の導電型としてn−p−nとp−n−pタイプの2種があるが、n−p−nタイプのエピタキシャル層を積層する場合がその殆どである。ここで、nタイプのドーパントとしてはSiが一般に使われ、pタイプのドーパントとして炭素、亜鉛、ベリリウムといった元素が用いられる。HBTおいてコレクタ電極はサブコレクタ層22の上に形成される。
【0014】
ノンアロイ層26、27は電極形成後通常アロイされずに使用されるため、SiまたはSe、またはTe等を高ドープしたInGaAs層が使われる。ノンアロイ層の形成においては、In組成を徐々に変化させたグレーデットノンアロイ層26と、In組成を均一に形成したノンアロイ層27の二つにより構成させるのが一般的である。このノンアロイ層26、27のn型ドーパントとしてSi、SeまたはTeの内いずれかの一つが使われる。図3の例では、ノンアロイ層であるグレーデット層9及びエミッタキャップ層10に、n型ドーパントとしてSeが使用されている。
【0015】
しかし、従来技術の問題点として、上記ノンアロイ層26、27(グレーデット層9及びエミッタキャップ層10)のn型ドーパントとしてSiを使用した場合、SeまたはTeに比べドーピング効率が悪く、ノンアロイ層の本来の目的である接触抵抗を下げるのに高ドープすることが要求され、これによりノンアロイ層表面の平坦性が悪くなるという問題点がある。また最終的にはSeまたはTeに比べて接触抵抗を下げられないという問題点もある。
【0016】
一方、ドーピング効率の良いSeまたはTeを用いた場合、ノンアロイ層の平坦性の改善及び接触抵抗の低減には貢献するが、拡散係数が高く、成長中に下層のエミッタ層さらにはベース層への拡散が起こることによりHBTの信頼性を悪くするという問題点がある。
【0017】
そこで、本発明の目的は、上記課題を解決し、ノンアロイ層のドーパントとしてグレーデット層にSiを、均一組成層にSeを使用することにより、ノンアロイ層表面の平坦性の向上と接触抵抗の低減をすること目的とする。また、グレーデット層にSiを使うことによりエミッタ層へのSeの拡散を抑制し高信頼性を得ること、つまりHBTの寿命を延ばすことを提供することにある。
【0018】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0019】
請求項1の発明に係るヘテロ接合バイポーラトランジスタは、GaAs基板上に、n型GaAsサブコレクタ層、n型GaAsコレクタ層、p型GaAsベース層、n型AlGaAsエミッタ層及びn型InGaAsノンアロイ層のエピタキシャル層を積層したヘテロ接合バイポーラトランジスタにおいて、上記ノンアロイ層のn型ドーパントとしてSeとSiを併用し、この併用にあたって、上記ノンアロイ層内の下側層にSiをドーピングし、上側層にSeをドーピングしたことを特徴とする。
【0021】
請求項2の発明に係るヘテロ接合バイポーラトランジスタは、GaAs基板上に、n型GaAsサブコレクタ層、n型GaAsコレクタ層、p型GaAsベース層、n型AlGaAsエミッタ層及びn型InGaAsグレーデットノンアロイ層及びIn組成の均一なn型InGaAsノンアロイ層のエピタキシャル層を積層したヘテロ接合バイポーラトランジスタにおいて、上記InGaAsグレーデットノンアロイ層にSiをドーピングすると共に、上記In組成の均一なInGaAsノンアロイ層にSeをドーピングしたことを特徴とする。
【0022】
請求項3の発明は、請求項1、2のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、上記Seの代わりに同族元素であるTeをドーピングしたことを特徴とする。
【0023】
<作用>
本発明のヘテロ接合バイポーラトランジスタ(HBT)の前提となるのは、気相エピタキシャル法で作られるHBT用半導体エピタキシャルウェハであり、GaAs基板上に、n型GaAsサブコレクタ層、n型GaAsコレクタ層、p型GaAsベース層、n型AlGaAsエミッタ層及びn型InGaAsノンアロイ層のエピタキシャル層を積層した構造を有し、そのノンアロイ層のドーパントとしてSeとSiを併用するものである。ノンアロイ層の内部を内側と外側の層に仮想的に又は物理的に分けて考えたとき、そのノンアロイ層内の下側層にSiをドーピングし、上側層にSeをドーピングする。具体的には、InGaAsグレーデットノンアロイ層にSiをドーピングし、その上のIn組成の均一なInGaAsノンアロイ層にSeをドーピングする。
【0024】
既に述べたように、n型ドーパントとしてのSiとSeを比較した場合、Siは比較的ドーピング効率が悪く、接触抵抗を下げるのに高ドープが要求され、これによりノンアロイ層表面の平坦性が悪くなる。しかし、Siの拡散係数はSeほど高くはない。
【0025】
そこで、まず、ノンアロイ層の内部における下側(内側)部分に、拡散係数のより小さいSiをドーピングして、エミッタ層へのSeの拡散を抑制し高信頼性を得る。更にまた、ノンアロイ層の内部における上側(外側)部分に、比較的ドーピング効率が良好で、接触抵抗を下げることができて、ノンアロイ層表面の平坦性を確保できるSeをドーピングする。
【0026】
このように、上側の均一ドープ層にSeを使うことにより、ノンアロイ層表面の平坦性の向上と接触抵抗の低減をすることができ、また、下側のグレーデット層にSiを使うことによりエミッタ層へのSeの拡散を抑制し高信頼性を得ること、つまりHBTの寿命を延ばすことができる。
【0027】
上記Seの代わりに同族元素であるTeをドーピングしても同様の作用効果を得ることができる。
【0028】
【発明の実施の形態】
次に、本発明によるHBTの実施の形態を説明する。図1は、有機金属気相法によりエピタキシャル成長させたHBT用半導体ウェハの構成を示す。これは、図1のウェハ構造においてノンアロイ層27にSeをドーピングし、ノンアロイグレーデット層26にSiをドーピングした構造である。
【0029】
本発明に係るHBT用エピタキシャルウェハは、ノンアロイ層において、Siだけ、もしくはSeだけをドーピングする代わりにSiとSeをドーピング材として併用したノンアロイ層(エミッタコンタクト層)を持つ。これにより、所定のキャリア濃度を得るためにSiだけのドーピングを行った場合に比べ、低濃度でのドーピングを可能にし、サブコレクタ層の結晶欠陥の低減に寄与し、従来のに比べ、より高い電流増幅率βを得ることを可能とする。また、この結晶欠陥の低減と共に、Seの拡散を抑えHBTの信頼性にも寄与し高寿命を達成することを可能とする。
【0030】
図1において、1は半絶縁性の基板、2は基板1の上に成長させられたn+ ‐GaAsのサブコレクタ層、3はn- ‐GaAsのコレクタ層を示し、これらの層2、3はn型不純物であるSiによってドーピングされている。4はp+ ‐GaAsのベース層であり、p型不純物であるCによってドーピングされている。
【0031】
6は下部と上部にそれぞれn‐AlGaAsのグレーデット層5と7を有したn‐AlGaAsによるエミッタ層を示し、グレーデット層5、7とともに、n型の不純物であるSiとSeの併用によって複合ドーピングされている。
【0032】
8はエミッタ層6のオーミックコンタクト抵抗を低減させるためにグレーデット層7の上に形成されたn+ ‐GaAsによるエミッタキャップ層を示し、Siによってドーピングされている。
【0033】
9はn+ ‐InGaAsによるエミッタキャップ層のためのグレーデット層であり、図4のInGaAsグレーデットノンアロイ層26に対応する。10はエミッタ層6のオーミックコンタクト抵抗を低減させるために形成されたn+ ‐InGaAsによるエミッタキャップ層であり、図4のIn組成の均一なInGaAsノンアロイ層27に対応する。これらの層9と10は、従来ではいずれもn型不純物であるSeのみによってドーピングされていたが、本発明の実施の形態では、そのうち下側のグレーデット層9はSiによってドーピングされ、そして上側のエミッタキャップ層(均一ドープ層)10はSeによってドーピングされている。
【0034】
<実施例>
以下本発明の一実施例を表1と図2を使って説明する。表1と図2は、従来品と本発明品のウェハ表面のレーザ表面欠陥検査装置によるヘイズ欠陥(面荒れ)と接触抵抗、及びその信頼性を比較したものである。
【0035】
ウェハ表面ヘイズ(面荒れ)(平均値[ppm])と接触抵抗(オーム/cm)の比較には、図1のノンアロイ層27(エミッタキャップ層10)のIn組成比を0.5に、そして厚さを50nmとし、グレーデットノンアロイ層26(グレーデット層9)はIn組成を0→0.5、厚さを50nmとし、ノンアロイ層27、グレーデットノンアロイ層26ともにドーピング濃度を2×1019cm-3としたウェハを使用した。
【0036】
一方、表面の比較のため、従来品として、ノンアロイ層27とノンアロイグレーデット層26にドーパントとしてSeだけを使用したものと、Siだけを使用したものを作成した。
【0037】
【表1】
【0038】
表1は、本発明品と従来品のウェハ表面ヘイズ及びノンアロイ層表面の接触抵抗を比較したものである。
【0039】
表1に示されるように、本発明品のヘイズはSiをドーパントとした従来品に比べ約1/10と低く、ウェハ表面の平坦性が改善されていることが判る。また、Seをドーパントとした従来品に比べたときほぼ同じヘイズを示し、Seのみの従来品とほぼ同じ平坦性を示すことが判る。
【0040】
さらに表1から、接触抵抗も、Siをドーパントした従来品に比べ低くなっていることが判る。また本発明品は、Seのみをドーパントした従来品とほぼ同じ接触抵抗を示した。
【0041】
次に、図2の信頼性評価については、いずれもベース抵抗が250ohm/sq.のエピタキシャルウェハ上に、50μm角のエミッタサイズを持った大面積HBTを作製し行った。
【0042】
図2は、従来品と本発明品のHBTを作製し通電試験によりベータの劣化を比較したグラフである。通電試験は電流密度60KA/cm2のエミッタ接地電流増幅率βの変化を比較した。なお、この時の接合温度は150℃である。
【0043】
図2より本発明品より作成されたHBTは2000時間の通電において、通電スタート時の電流増幅率βに対して、約10%の低下しか見られなかった。これに対して、Siのみ及びSeのみをドーピングした従来のHBTにおいては、双方とも約20%近い低減が見られた。明らかに本発明品より作製されたHBTの方が劣化の度合いが小さいことが判った。
【0044】
表1及び図2に示した如く、従来品に対し本発明品はノンアロイ層表面の平坦性を改善し、また接触抵抗を下げることが出来た。
【0045】
また、本発明品を用いて作製されたHBTにおいて、信頼性試験の結果1000時間の通電において、従来品であるSiのみのをドーピングしたウェハから作製されたHBTに対し、劣化の度合いを約10%低減することが出来た。
【0046】
上記実施形態では、n型ドーパントとしてSiとSeを用いる例について説明したが、Seの代わりに同族元素であるTeを使用しても同様の作用効果を得ることができる。
【0047】
【発明の効果】
以上説明したように本発明は、GaAs基板上に、n型GaAsサブコレクタ層、n型GaAsコレクタ層、p型GaAsベース層、n型AlGaAsエミッタ層及びn型InGaAsノンアロイ層のエピタキシャル層を積層した構造を有し、そのノンアロイ層のドーパントとしてSeとSiを併用するものであり、ノンアロイ層内の下側層にSiをドーピングし、上側層にSeをドーピングするものである。具体的には、下側のInGaAsグレーデットノンアロイ層にSiをドーピングし、その上のIn組成の均一なInGaAsノンアロイ層にSeをドーピングするものである。
【0048】
このように、上側の均一ドープ層にSeを使うことにより、ノンアロイ層表面の平坦性の向上と接触抵抗の低減をすることができ、また、下側のグレーデット層にSiを使うことによりエミッタ層へのSeの拡散を抑制し高信頼性を得ること、つまりHBTの寿命を延ばすことができる。
【図面の簡単な説明】
【図1】本発明のヘテロ接合バイポーラトランジスタの実施の形態における半導体ウェハの構成を示す模擬図である。
【図2】図1のウェハより構成された本発明品のヘテロバイポーラトランジスタのβ値の経時変化を、従来品と比較して示した図である。
【図3】従来のHBT用エピタキシャルウェハの構成を示す模擬図である。
【図4】従来のHBT用エピタキシャルウェハの構成を簡略化して示した図である。
【符号の説明】
1 GaAs基板
2 サブコレクタ層
3 コレクタ層
4 ベース層
5 グレーデット層
6 エミッタ層
7 グレーデット層
8 エミッタキャップ層
9 グレーデット層(ノンアロイ層)
26 InGaAsグレーデッドノンアロイ層
27 In組成の均一なInGaAsノンアロイ層
Claims (3)
- GaAs基板上に、n型GaAsサブコレクタ層、n型GaAsコレクタ層、p型GaAsベース層、n型AlGaAsエミッタ層及びn型InGaAsノンアロイ層のエピタキシャル層を積層したヘテロ接合バイポーラトランジスタにおいて、上記ノンアロイ層のn型ドーパントとしてSeとSiを併用し、この併用にあたって、上記ノンアロイ層内の下側層にSiをドーピングし、上側層にSeをドーピングしたことを特徴とするヘテロ接合バイポーラトランジスタ。
- GaAs基板上に、n型GaAsサブコレクタ層、n型GaAsコレクタ層、p型GaAsベース層、n型AlGaAsエミッタ層及びn型InGaAsグレーデットノンアロイ層及びIn組成の均一なn型InGaAsノンアロイ層のエピタキシャル層を積層したヘテロ接合バイポーラトランジスタにおいて、上記InGaAsグレーデットノンアロイ層にSiをドーピングすると共に、上記In組成の均一なInGaAsノンアロイ層にSeをドーピングしたことを特徴とするヘテロ接合バイポーラトランジスタ。
- 請求項1、2のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、上記Seの代わりに同族元素であるTeをドーピングしたことを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331788A JP3709832B2 (ja) | 2001-10-30 | 2001-10-30 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331788A JP3709832B2 (ja) | 2001-10-30 | 2001-10-30 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133325A JP2003133325A (ja) | 2003-05-09 |
JP3709832B2 true JP3709832B2 (ja) | 2005-10-26 |
Family
ID=19147294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001331788A Expired - Fee Related JP3709832B2 (ja) | 2001-10-30 | 2001-10-30 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3709832B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189200A (ja) | 2005-12-13 | 2007-07-26 | Hitachi Cable Ltd | トランジスタ用エピタキシャルウエハおよびトランジスタ |
-
2001
- 2001-10-30 JP JP2001331788A patent/JP3709832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133325A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050064672A1 (en) | Bipolar transistor with lattice matched base layer | |
JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US7482643B2 (en) | Semiconductor device | |
JP6133392B2 (ja) | バイポーラトランジスタ | |
CN107611175B (zh) | 异质结双极晶体管 | |
JPWO2006003845A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
US7821037B2 (en) | Heterojunction bipolar transistor | |
JP2007189200A (ja) | トランジスタ用エピタキシャルウエハおよびトランジスタ | |
JP3709832B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
JP2021019089A5 (ja) | ||
US20150380531A1 (en) | Heterojunction bipolar transistor with improved current gain | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004207548A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ | |
JP2004304089A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
JP2004207546A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ | |
JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ | |
JP2004273892A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
JP2007194363A (ja) | GaAs基板を用いたInP系半導体装置 | |
JP2001085445A (ja) | ヘテロバイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |