JP2004207548A - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP2004207548A
JP2004207548A JP2002375827A JP2002375827A JP2004207548A JP 2004207548 A JP2004207548 A JP 2004207548A JP 2002375827 A JP2002375827 A JP 2002375827A JP 2002375827 A JP2002375827 A JP 2002375827A JP 2004207548 A JP2004207548 A JP 2004207548A
Authority
JP
Japan
Prior art keywords
layer
hbt
bipolar transistor
hetero
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002375827A
Other languages
English (en)
Inventor
Hiroyuki Kamogawa
弘幸 鴨川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002375827A priority Critical patent/JP2004207548A/ja
Publication of JP2004207548A publication Critical patent/JP2004207548A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

【課題】HBTのベータを増加させ、且つ高い信頼性を得ること、つまりHBTの寿命を延ばすこと。
【解決手段】HBT用エピタキシャルウェハにおいて、n型エピタキシャル層であるコレクタコンタクト層5のドーパントとしてSeとSiを併用し、Seを用いることにより層中のドーピング量を減らして結晶性を改善しベータを増加させる一方、Siを用いることにより、Seだけを使う場合に比べSeの拡散を抑制し、高い信頼性(長寿命)のHBTとする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、気相エピタキシャル法で作られるヘテロ接合バイポーラトランジスタ(HBT)用半導体エピタキシャルウェハに係り、特にn型エピタキシャル層であるコレクタコンタクト層のドーパントとしてSeとSiを併用したウェハに関するものである。
【0002】
【従来の技術】
一構造例としてHBT用AlGaAsエミッタエピタキシャルウェハ(図4)を用いて従来技術を説明する。
【0003】
半絶縁性GaAsウェハ16上に、MOVPEやMBE法といった気相エピタキシャル成長法により、GaAsコレクタコンタクト層15、GaAsコレクタ層14、GaAsベース層13、AlGaAsエミッタ層12、及びInGaAsエミッタコンタクト層11のエピタキシャル層を積層することにより形成される。
【0004】
コレクタ層、ベース層及びエミッタ層の導電型としてn−p−nとp−n−pタイプの二種があるが、n−p−nタイプのエピタキシャル層を積層する場合がその殆どである。ここで、nタイプのドーパントとしてはSiが一般に使われ、pタイプのドーパントとして炭素、亜鉛、ベリリウムといった元素が用いられる。HBTにおいてコレクタ電極はコレクタコンタクト層の上に形成される。エミッタコンタクト層は電極形成後通常アロイされずに使用されるためSiまたはSe、またはTe等を高ドープしたInGaAs層が一般に使われる。
【0005】
HBTの特性を示す電流利得(以下ベータと称す)はコレクタ電流とベース電流の比で表される。電流利得を上げることはベース層の濃度や厚さを減らしベース層での電子の再結合を減らすことで可能であるが、代わりにベース抵抗が増加し回路遮断周波数を低くさせることになる。このため、決められたベース層の構造でいかにベース電流を減らすか、またはコレクタ電流を増やすかが重要になる。
【0006】
従来ベース電流を減らす為に、ベース電流の原因であるベース層からの逆注入電流やベース層での再結合電流、またエミッタ電極周辺からのリーク電流、そしてエミッタ層とベース層界面での再結合電流を減らす検討が種々行われてきた。
【0007】
しかし、そのほとんどがエミッタ層とベース層及びその界面に着目したもので、コレクタ層の特性を改善し、コレクタ電流を如何に増やすかの検討はあまり行われていなかった。
【0008】
電界効果トランジスタ(FET)や高移動度トランジスタ(HEMT)用エピタキシャルウェハにおいては、エピタキシャル層を成長するGaAs基板上にこの基板からの欠陥を引き継ぐことを避けるためチャネル層とこの基板の間にバッファ層が形成される。これに対し、HBT用エピタキシャルウェハにおいては、GaAs基板上に直接コレクタコンタクト層がエピタキシャル成長され、FETやHEMTで使われるバッファ層に相当するものがない。このため、コレクタコンタクト層及びコレクタ層の結晶性が重要となる。
【0009】
すなわち、HBTにおいてコレクタ電流を増やすためには、コレクタコンタクト層及びコレクタ層への高ドーピングが必要であるが、これらの層に高ドーピングを行うと結晶性が悪化してしまい、結局コレクタ電流を増加させることが困難であった。
【0010】
かかる不都合に鑑み、従来、HBTの上記コレクタコンタクト層及びコレクタ層へドーパントとして、Siに比べて活性化率の高いSe又はSを添加することが提案されている(特許文献1参照)。
【0011】
【特許文献1】
特開2001−77123号公報
【0012】
【発明が解決しようとする課題】
しかしながら、n型ドーパントしてSi又はSeを単独で用いた場合には、次のような不都合がある。
【0013】
Siをドーパントした場合、Siの活性化が悪く、特に高ドープを要求されるコレクタコンタクト層においては所定のキャリア濃度を得るために高ドープが必要となり、この層の結晶性を落とし、基板からの結晶性欠陥の伝搬およびこの層そのものの結晶欠陥発生の原因となる。この結晶欠陥はコレクタにも伝搬し、HBTのベータ(エミッタ接地電流増幅率β)を下げる原因となる。また、この結晶欠陥はHBTの信頼性に影響し、コレクタコンタクト層およびコレクタ層の結晶欠陥の少ないHBTに比較して、短時間でベータを下げる要因となる。
【0014】
このため、特許文献1のように活性化率の高いSeを使うことにより、より少ないドーピング濃度で所定のキャリア濃度を得て、この特性の劣化を押さえられると考えられるが、SeはSiに比べて拡散係数が大きく、コレクタ層への拡散により短時間でHBTの特性が落ちるという問題がある。
【0015】
そこで、本発明の目的は、上記課題を解決し、コレクタコンタクト層のドーパントとして、Siに比べて活性化率の高いSeを併用することにより、これらの層中のドーピング量を減らし結晶性を改善すること、これにより、基板からの結晶欠陥の伝搬及びそれらの層そのものも結晶欠陥を減らし、ベータを増加させること、及びSeだけを使う場合に比べSiをドーピング材として併用することによりSeの拡散を抑制し高い信頼性を得ること、つまりHBTの寿命を延ばすことにある。
【0016】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0017】
請求項1の発明に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハは、気相エピタキシャル法により、基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層及びエミッタコンタクト層が順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、n型エピタキシャル層であるコレクタコンタクト層のドーパントとしてSeとSiを併用したことを特徴とする。
【0018】
請求項2の発明は、請求項1記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、AlGaAsから成るエミッタ層とGaAsから成るベース層のヘテロ接合を有することを特徴とする。
【0019】
請求項3の発明は、請求項1又は2に記載のエピタキシャルウェハにおいて、上記Seの代わりに同族元素であるTeを用いたことを特徴とする。
【0020】
請求項4の発明に係るヘテロ接合バイポーラトランジスタは、請求項1〜3のいずれかに記載のエピタキシャルウェハを用いて作製したことを特徴とする。
【0021】
<発明の要点>
本発明は、図4の従来構造のHBT用エピタキシャルウェハにおいて、コレクタコンタクト層のn型のドーパントとして、Siだけをドーピングをする代わりに、SiとSeをドーピング材として併用した構造としたものである。この構造により、一方では、所定のキャリア濃度を得るためにSiだけのドーピングをなした場合に比べ低濃度でのドーピングを可能にし、コレクタコンタクト層の結晶欠陥の低減に寄与し、HBTに比べより高いベータを得ることを可能とする。また、他方では、この結晶欠陥の低減と共に、Seの拡散を抑えHBTの信頼性にも寄与し、高寿命を達成することを可能とする。すなわち、本発明のHBT用エピタキシャルウェハは、SeとSiを併用してドーパントとして使用することにより、高い電流利得と信頼性を両立させる。
【0022】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【0023】
図1は本発明の実施形態に係るHBT用エピタキシャルウェハを示すもので、半絶縁性GaAs基板6上に、MOVPE法により、n−GaAsコレクタコンタクト層5、n−GaAsコレクタ層4、p−GaAsベース層3、n−AlGaAsエミッタ層2及びn−InGaAsエミッタコンタクト層1のエピタキシャル層が順次成長され、積層されている。なお、エピタキシャル層名称中のn−、p−は、エピタキシャル層の導電型が、それぞれn型、p型であることを表している。
【0024】
p型エピタキシャル層であるp−GaAsベース層3のドーパントにはCが用いられている。またn型エピタキシャル層であるエミッタコンタクト層1、エミッタ層2及びコレクタ層4にはSiが用いられ、またコレクタコンタクト層5のドーパントにはSiとSeが併用されている。すなわち、このHBT用エピタキシャルウェハは、図4のウェハ構造において、コレクタコンタクト層15に、Siドーピングをする代わりにSeとSiを併用してドーピングした構造となっている。なお、エミッタコンタクト層1、エミッタ層2及びコレクタ層4には、Siドーピングをする代わりにSeをドーピングしてもよい。
【0025】
上記のように、コレクタコンタクト層のn型のドーパントとして、Siだけをドーピングをする代わりに、SiとSeをドーピングした構造とすることにより、一方では、所定のキャリア濃度を得るためにSiだけのドーピングをなした場合に比べ低濃度でのドーピングを可能にし、コレクタコンタクト層の結晶欠陥の低減に寄与し、HBTに比べより高いベータを得ることを可能とする。また、他方では、この結晶欠陥の低減と共に、Seの拡散を抑えHBTの信頼性にも寄与し、高寿命を達成することを可能とする。
【0026】
図2は、コレクタコンタクト層にSi又はSeを単独ドーピングした従来のHBT用AlGaAsエミッタエピタキシャルウェハ(図4)と、本発明品であるSeとSiを同時ドーピングしたウェハ(図1)の、コレクタ電流の変化に対するベータの変化を、比較して示したものである。横軸のコレクタ電流(A)の目盛は、例えば1.E-05で1×10-5Aを表す。
【0027】
また図3は、コレクタコンタクト層にSi又はSeを単独ドーピングした従来のHBT用AlGaAsエミッタエピタキシャルウェハ(図4)と、本発明品であるSeとSiを同時ドーピングしたウェハ(図1)の信頼性、つまり通電時間に対するベータの低下を比較したものである。ベータ評価は、いずれも、ベース抵抗が250ohm/sq.のエピタキシャルウェハ上に、50μm角のエミッタサイズを持った大面積HBTを作製して行った。
【0028】
図2より、SiとSeを併用してドーピングしたウェハ(本発明品)の方が、Siのみをドーパントとして使ったウェハ(実線で示す従来品)に比べ、低いコレクタ電流領域から明らかに高いベータを示すことが判る。電流密度1KA/cm2のベータで比較した結果、SiとSeを併用してドーピングした本発明のHBTの方が、約10%ベータが高いことが確認できた。また、この本発明品のベータの値は、Seのみをドーパントとして使ったウェハ(点線で示す)と同程度の高い値であった。
【0029】
図3は、信頼性についての通電試験により、電流密度60KA/cm2のベータの変化を比較したものである。なお、この時の接合温度は150℃である。
【0030】
図より、SiとSeを併用してドーピングした本発明品のHBT(白丸のプロット)は、1000時間の通電において、通電スタート時のベータに対して約10%のベータ値の低下しか見られなかった。これに対し、Siのみ又はSeのみドーピングした従来のHBT(黒四角、白三角のプロット)においては、双方とも約20%近いベータ値の低減が見られた。明らかにSiとSeドーピングしたHBTの方が、通電時間に対するベータの劣化の度合いが小さいことが判った。
【0031】
上記した本発明品のHBTの最適条件について吟味した結果、SiとSeのドーピング比を4:6とするで最適のベータ及び信頼性が得られた。もっとも、SiとSeのドーピング比は、その殆どの範囲で、Si又はSeを単独にドープする場合(単一のドーピング)よりも高い信頼性が得られる。
【0032】
このように、従来のSiのみのドーピングまたはSeのみのドーピングに代わり、SiとSeを併用してコレクタコンタクト層にドーピングすることにより、Siのみのドーピングに比べHBTのベータを約10%向上することができた。また、信頼性試験の結果2000時間の通電において、従来のSiまたはSeのみのドーピングHBTに対し、本発明のSiとSeの併用ドーピングウェハは劣化の度合いを約10%低減することができた。
【0033】
上記実施形態では、コレクタコンタクト層にSiとSeを併用してドーピングしたが、そのSeの代わりに同族元素であるTeを用いても、同様の効果を得ることができる。
【0034】
【発明の効果】
以上説明したように本発明によれば、コレクタコンタクト層のドーパントとして、SiとSeを併用しているので、一方では、Siより活性化率の高いSeにより、これらの層中のドーピング量を減らし結晶性を改善することができ、これにより基板からの結晶欠陥の伝搬及びそれらの層そのものも結晶欠陥を減らし、ベータを増加させることができる。また、他方では、Siをドーピング材として併用することにより、Seだけを使う場合に比べSeの拡散を抑制し、高い信頼性を得ること、つまりHBTの寿命を延ばすことができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るHBT用エピタキシャルウェハの断面図である。
【図2】本発明のHBTのコレクタ電流に対するベータの変化を、従来のHBTとの比較において示したグラフである。
【図3】本発明のHBTのベータの劣化を、従来のHBTとの比較において示したグラフである。
【図4】従来のHBT用エピタキシャルウェハの断面図である。
【符号の説明】
1 n−InGaAsエミッタコンタクト層
2 n−AlGaAsエミッタ層
3 p−GaAsベース層
4 n−GaAsコレクタ層
5 n−GaAsコレクタコンタクト層
6 半絶縁性GaAs基板

Claims (4)

  1. 気相エピタキシャル法により、基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層及びエミッタコンタクト層が順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
    n型エピタキシャル層であるコレクタコンタクト層のドーパントとしてSeとSiを併用したことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  2. AlGaAsから成るエミッタ層とGaAsから成るベース層のヘテロ接合を有することを特徴とする請求項1記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  3. 上記Seの代わりに同族元素であるTeを用いたことを特徴とする請求項1又は2記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
  4. 請求項1〜3のいずれかに記載のエピタキシャルウェハを用いて作製したことを特徴とするヘテロ接合バイポーラトランジスタ。
JP2002375827A 2002-12-26 2002-12-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ Withdrawn JP2004207548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002375827A JP2004207548A (ja) 2002-12-26 2002-12-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002375827A JP2004207548A (ja) 2002-12-26 2002-12-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2004207548A true JP2004207548A (ja) 2004-07-22

Family

ID=32813439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002375827A Withdrawn JP2004207548A (ja) 2002-12-26 2002-12-26 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP2004207548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312324B2 (en) 2015-03-26 2019-06-04 Sumitomo Chemical Company, Limited Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312324B2 (en) 2015-03-26 2019-06-04 Sumitomo Chemical Company, Limited Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor

Similar Documents

Publication Publication Date Title
JP3594482B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH06244195A (ja) 半導体装置
US20160005841A1 (en) Heterojunction bipolar transistor
US20040164319A1 (en) Gallium arsenide HBT having increased performance and method for its fabrication
JP2007189200A (ja) トランジスタ用エピタキシャルウエハおよびトランジスタ
US20070096150A1 (en) Heterojunction bipolar transistor
JP7160562B2 (ja) ヘテロ接合バイポーラトランジスタ用ウエハおよびヘテロ接合バイポーラトランジスタ
US20170207329A1 (en) Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor
US7126171B2 (en) Bipolar transistor
JP2013021024A (ja) トランジスタ素子
JP2004207548A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ
JP2002359249A (ja) 化合物半導体装置及びその製造方法
JP2021019089A5 (ja)
US20150380531A1 (en) Heterojunction bipolar transistor with improved current gain
JP3709832B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2004273892A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2015095552A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2000174031A (ja) ヘテロ接合バイポーラトランジスタ
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2004140038A (ja) 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
JP4321018B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP2001332564A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307