JP4321018B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP4321018B2 JP4321018B2 JP2002217989A JP2002217989A JP4321018B2 JP 4321018 B2 JP4321018 B2 JP 4321018B2 JP 2002217989 A JP2002217989 A JP 2002217989A JP 2002217989 A JP2002217989 A JP 2002217989A JP 4321018 B2 JP4321018 B2 JP 4321018B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- gaas
- emitter
- hbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）に関し、特にＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴのベース層を改善し、通電後の電流増幅率βの低下を防止する技術に関するものである。
【０００２】
【従来の技術】
ＨＢＴは、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特徴を持つことから、デジタル通信、ミリ波システムなどのキーデバイスとして注目されている。
【０００３】
従来、III −Ｖ族化合物半導体で構成されるＨＢＴにおいてはエミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的である。
【０００４】
しかし、ＡｌＧａＡｓとＧａＡｓからなるＨＢＴは高電流密度で動作している際、通電時間の増加に伴い素子内には多量の欠陥が発生し、例えば素子の電流利得が低下してゆき、ついには動作不能になってしまう問題がある。特に、ベースドーパントに高濃度のＢｅを用いた場合、周囲温度２００℃程度の高温下で通電試験を行うと数１０〜数１００時間の内に電流増幅率が低下し、素子が劣化してしまうことが明らかになった。すなわち、素子寿命を表わす平均故障間隔（Mean Time to Failure; 以下ＭＴＴＦという）が短いという欠点があった。ベースドーパントにＢｅの代わりにＣあるいはＺｎを用いた場合でも程度の差はあるが、同様な結果が得られる。これらの結果は同素子が室温動作においても信頼性が乏しいことを意味している。
【０００５】
そこで、最近は、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓ層からＩｎＧａＰ層に置き換えて、ＩｎＧａＰ／ＧａＡｓヘテロ接合によりＨＢＴを構成する傾向にある。これは、活性な原子であるＡｌを含むＡｌＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再結合中心が形成され、この非発光性再結合中心を介してＨＢＴの劣化が進行するためであり、Ａｌを含まないＩｎＧａＰ層をエミッタ層として用いることによって劣化の問題を解決しようとするものである。
【０００６】
従来のＨＢＴのおおまかな構造を、本発明の実施の形態に係る図１を併用して説明する。
【０００７】
図１はＡｌＧａＡｓ／ＧａＡｓ系又はＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造の一例を、測定回路の形で示したものである。このＨＢＴは、図示してない半絶縁性基板上に、ｎ+型ＧａＡｓコレクタコンタクト層９、ｎ-型ＧａＡｓより成るコレクタ層８、及びｐ+型ＧａＡｓより成るベース層７を順次形成し、ベース層７の上にベース電極２と、ｎ型ＡｌＧａＡｓまたはｎ型ＩｎＧａＰより成るエミッタ層６とを独立して形成し、そしてエミッタ層６の上にｎ+型ＧａＡｓからなるエミッタコンタクト層５とｎ+型ＩｎＧａＡｓからなるノンアロイ層４を順次形成し、そのノンアロイ層４の上にエミッタ電極１を形成し、コレクタコンタクト層９の上にコレクタ電極３を形成したものである。このようにＨＢＴは半絶縁性基板上にｎ-型ＧａＡｓより成るコレクタ層、ｐ+型ＧａＡｓより成るベース層、ｎ型ＡｌＧａＡｓまたはｎ型ＩｎＧａＰより成るエミッタ層により形成される。
【０００８】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極２との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【０００９】
可変電源Ｖｂによりエミッタ・ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性である電流増幅率βであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【００１０】
電流増幅率βはエピタキシャル層の結晶性に依るところが大きく、構造が全く同じでも成長の仕方によって電流増幅率βの値が大きく異なる。特にベース層の構造、成長方法に大きく依存すると言われており、結晶性の優れたｐ型ベース層が要求されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のＨＢＴにおいては、ＨＢＴに通電を行っている間にベース層内に再結合中心となる欠陥が発生してしまい、このことが原因となって電流増幅率βが突発的に低下してしまう、という問題がある。この劣化は、ＡｌＧａＡｓ／ＧａＡｓ系又はＩｎＧａＰ／ＧａＡｓ系ＨＢＴのいずれにおいても見られる。
【００１２】
そこで、本発明の目的は、上記課題を解決し、ベース層の結晶性を向上させることで、ＨＢＴの通電中に電流増幅率βが突発的に低下するのを防止することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１４】
請求項１の発明は、半絶縁性ＧａＡｓ基板上に、ｎ型ＧａＡｓのコレクタ層と、ｐ型ＧａＡｓ結晶からなるベース層と、前記ベース層に対してヘテロ接合を形成するｎ型のＡｌＧａＡｓ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタにおいて、前記ベース層は、ドーパントとしてＣを含むと共に、キャリア濃度が４×１０ １９ ／ｃｍ ３ であり、前記ベース層のエミッタ層との界面には、前記ベース層の表面にＩｎを２次元的に添加して形成され、Ｉｎ組成が０．０２〜０．０６のＩｎＧａＡｓからなるプレーナードープ層が形成されていることを特徴とする。
【００１５】
ここで、ベース層のエミッタ層との界面に電気的に中性な不純物を２次元的に添加したプレーナードープ層を形成すると表現しているが、これは、ベース層のエミッタ層との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層が存在する意味であり、これはベース層中に例えばＩｎを添加する形態の他、ベース層直上に臨界膜厚以下のＩｎＧａＡｓを挿入した形態をも含むものである。
【００２０】
＜発明の要点＞
本発明の要点は、ベース層のエミッタ層との界面に電気的に中性な不純物、例えばＩｎを２次元的に添加したプレーナードープ層を形成することにある。
【００２１】
現在までのところ、ＨＢＴにおける通電試験での電流増幅率の低下の原因は完全に理解されていない。しかし高温動作時に、ベース層中の非発光性再結合中心による転位あるいは欠陥の増殖が電流増幅率の低下の原因となっていると考えられている。
【００２２】
本発明者等が鋭意研究努力した結果、ＧａＡｓ結晶、ＩｎＧａＡｓ結晶又はＳｉＧｅ結晶のうちの１つからなるベース層に、ベース層の導電型（第二導電型）を決定している不純物（例えばｐ型不純物であるＣ）とは別の中性的な不純物であるＩｎを添加することにより又はベース層直上に臨界膜厚以下のＩｎＧａＡｓを挿入することにより、格子歪みあるいは内部応力を緩和することが可能となることを見い出し、本発明に至ったものである。
【００２３】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２４】
本実施形態のＨＢＴ用エピタキシャルウェハは、半絶縁性基板上に、少なくとも第一導電型（ここではｎ型）のコレクタ層と、第二導電型（ｐ型）のＧａＡｓ結晶、ＩｎＧａＡｓ結晶又はＳｉＧｅ結晶のうちの１つからなるベース層と、前記ベース層に対してヘテロ接合を形成する第一導電型（ｎ型）のＡｌＧａＡｓ結晶又はＩｎＧａＰ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、上記ベース層のエミッタ層との界面に、電気的に中性な不純物を２次元的に添加（プレーナードープ）したプレーナードープ層を形成したものである。
【００２５】
図１に本実施形態に係るＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴのウェハ構造を、そのトランジスタ特性の測定回路ｎ形で示す。
【００２６】
このＨＢＴ用エピタキシャルウェハは、図示してない半絶縁性ＧａＡｓ基板上に、ｎ+型ＧａＡｓコレクタコンタクト層９（厚さ４５０nm、キャリア濃度４×１０18cm-3）、ｎ-型ＧａＡｓコレクタ層８（厚さ６００nm、キャリア濃度１．５×１０16cm-3）、ｐ+型ＧａＡｓベース層７（厚さ８０nm、キャリア濃度４×１０19cm-3）、ｎ型ＡｌＧａＡｓエミッタ層６（キャリア濃度４×１０17cm-3、厚さ１２０nm）、ｎ+型ＧａＡｓエミッタコンタクト層５（厚さ１２０nm、キャリア濃度５×１０18cm-3）及びｎ+型ＩｎＧａＡｓノンアロイ層４（厚さ１００nm、キャリア濃度２×１０19cm-3）を積層したものである。
【００２７】
このＨＢＴ用エピタキシャルウェハの特異な点として、ベース層７のエミッタ層６との界面には、電気的に中性な不純物であるＩｎを２次元的に添加して成るプレーナードープ層１１が形成されている。
【００２８】
上記ＨＢＴ用エピタキシャルウェハは次のようにして作成される。
【００２９】
ベース層の厚さを８０nm、キャリア濃度を４×１０19／cm3とした。Ｐ型のＧａＡｓベース層７の成長は、減圧ＭＯＶＰＥ法（有機金属気相成長法）により、原料ガスにトリメチルガリウム（以後ＴＭＧと略す）とアルシンガス（以後ＡｓＨ3と略す）、ＣドーパントにＣのハロゲン化物であるＣＣｌ3Ｂｒを用いて行った。
【００３０】
また、本発明に従い、ベース層７のエミッタ層６との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層１１を形成するが、その目的で、ベース層７の表面から５nmの箇所に、電気的に中性なＩｎをプレーナードープする（プレーナードープとは、エピタキシャル層界面にのみ不純物を添加する方法である）。その方法は以下の通りである。
【００３１】
(1)ＧａＡｓベース層７を厚さ７５nmまで成長した時点で、ＧａＡｓの原料ガスの供給を一時中新する。
【００３２】
(2)Ｉｎソースであるトリメチルインジウム（以後ＴＭＩと略す）のみを供給する（この間、結晶成長は行われず、ＴＭＩが熱分解することで生じたＩｎ原子が表面に露呈したＧａＡｓ結晶と結合する）。
【００３３】
(3)ＴＭＩの供給をやめ、ＧａＡｓベース層７の成長を開始する。
【００３４】
このようにして、プレーナードープ層１１を有するＨＢＴ用エピタキシャルウェハを作成した。
【００３５】
次に本発明の作用効果を確認するため、試作例として、ＧａＡｓベース層７に添加するＩｎの量を０〜１０％（ここでは添加するＩｎ流量をｐ+−ＩｎxＧａ1-xＡｓにした場合のＩｎ組成ｘに換算した）まで変えて成長したエピタキシャルウェハを作成した。すなわち、添加するＩｎの量を変えることでＩｎ組成ｘを０〜０．１まで変化させて、ＧａＡｓ〜Ｉｎ0.1Ｇａ0.9Ａｓのプレーナードープ層１１を形成した。
【００３６】
得られた試作例のエピタキシャルウェハについて、ＨＢＴ素子を作製し通電試験を行った。その結果を図２に示す。図２の縦軸は、通電時間と電流増幅率βの変動の割合（これは、通電開始時の電流増幅率βとある時間通電した後の電流増幅率βの比率で表す、以後β／β＠０ｈと略す）を示しており、横軸に通電時間をとってある。
【００３７】
図中の曲線ａ〜ｆのうち、ａは添加量０％（従来例）であり、ｂは添加量２％（実施例１）、ｃは添加量４％（実施例２）、ｄは添加量６％（実施例３）であり、ｅは添加量８％（比較例１）、ｆは添加量１０％（比較例２）である。
【００３８】
ここで、電流増幅率βが１０％以上低下するまでの時間を特性の指標とする（以後、この特性を「信頼性」と呼ぶ）。Ｉｎを添加しない従来例ａの場合は、通電時間が２００時間程度でβが低下してしまう。これに対してＩｎの添加量が２〜６％の範囲（曲線ｂ〜ｄ：実施例１〜３）では、通電時間が５００〜６００時間までは電流増幅率βが低下せず、信頼性を飛躍的に向上させることができた。そして、Ｉｎの添加量が８〜１０％（曲線ｅ〜ｆ：比較例１〜２）では逆に通電時間が１５０時間程度で電流増幅率βが低下してしまい、上記した信頼性を劣化させてしまった。
【００３９】
このことからＩｎの添加量は、上記信頼性が向上する２〜６％の範囲が最適と考えられる。すなわち、上記ＩｎＧａＡｓからなるプレーナードープ層１１におけるＩｎ組成が０．０２〜０．０６となる範囲とし、Ｉｎ0.02Ｇａ0.98Ａｓ〜Ｉｎ0.06Ｇａ0.94Ａｓのプレーナードープ層１１とするのが好ましい。
【００４０】
そして、このＩｎ組成範囲でベース層にＩｎを添加することにより、ＨＢＴの信頼性時間（βが通電初期と比較して１０％低下するまでの総通電時間）を３倍程度向上させることが出来た。
【００４１】
上記実施形態では、ベース層７のエミッタ層６との界面に電気的に中性な不純物であるＩｎを２次元的に添加することによりプレーナードープ層１１を形成しているが、要するに、ベース層７のエミッタ層６との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層１１が存在すればよく、従ってベース層４の直上に臨界膜厚以下のＩｎＧａＡｓを挿入しても良い。
【００４２】
また上記実施形態では、ベース層７のエミッタ層６との界面にのみプレーナードープ層１１を形成しているが、ベース層の上下の界面にのみＩｎを添加したプレーナードープ層１１を形成しても良い。
【００４３】
上記実施形態では、ＧａＡｓから成るベース層を例にして説明しているが、本発明はＧａＡｓから成るベース層に限定されるものではなく、ＳｉＧｅ及びＩｎＧａＡｓから成るベース層に対しても適用することが可能である。
【００４４】
さらにＨＢＴに限定せず、水素パッシベーションによりアクセプタが不活性化する層を有するエピタキシャル層すべてに適用可能である。
【００４５】
【発明の効果】
以上説明したように本発明は、半絶縁性ＧａＡｓ基板上に、ｎ型ＧａＡｓのコレクタ層と、ｐ型ＧａＡｓ結晶からなるベース層と、前記ベース層に対してヘテロ接合を形成するｎ型のＡｌＧａＡｓ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタにおいて、前記ベース層は、ドーパントとしてＣを含むと共に、キャリア濃度が４×１０ １９ ／ｃｍ ３ であり、前記ベース層のエミッタ層との界面には、前記ベース層の表面にＩｎを２次元的に添加して形成され、Ｉｎ組成が０．０２〜０．０６のＩｎＧａＡｓからなるプレーナードープ層を形成したものである。このようにベース層のエミッタ層との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層を存在させることにより、格子歪みあるいは内部応力を緩和し、信頼性時間（βが通電初期と比較して１０％低下するまでの総通電時間）を向上させることができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの構造とトランジスタ特性測定回路を示す図である。
【図２】図１に示したＨＢＴの通電時間と、β／β＠０ｈ（通電開始時の電流増幅率βとある時間通電した後の電流増幅率β＠０ｈの比率）との関係を示した図である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層（ｎ+−ＩｎＧａＡｓ）
５ エミッタコンタクト層（ｎ+−ＧａＡｓ）
６ エミッタ層（ｎ−ＡｌＧａＡｓ）
７ ベース層（ｐ+−ＧａＡｓ）
８ コレクタ層（ｎ−ＧａＡｓ）
９ コレクタコンタクト層（ｎ+−ＧａＡｓ）
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）に関し、特にＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴのベース層を改善し、通電後の電流増幅率βの低下を防止する技術に関するものである。
【０００２】
【従来の技術】
ＨＢＴは、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特徴を持つことから、デジタル通信、ミリ波システムなどのキーデバイスとして注目されている。
【０００３】
従来、III −Ｖ族化合物半導体で構成されるＨＢＴにおいてはエミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的である。
【０００４】
しかし、ＡｌＧａＡｓとＧａＡｓからなるＨＢＴは高電流密度で動作している際、通電時間の増加に伴い素子内には多量の欠陥が発生し、例えば素子の電流利得が低下してゆき、ついには動作不能になってしまう問題がある。特に、ベースドーパントに高濃度のＢｅを用いた場合、周囲温度２００℃程度の高温下で通電試験を行うと数１０〜数１００時間の内に電流増幅率が低下し、素子が劣化してしまうことが明らかになった。すなわち、素子寿命を表わす平均故障間隔（Mean Time to Failure; 以下ＭＴＴＦという）が短いという欠点があった。ベースドーパントにＢｅの代わりにＣあるいはＺｎを用いた場合でも程度の差はあるが、同様な結果が得られる。これらの結果は同素子が室温動作においても信頼性が乏しいことを意味している。
【０００５】
そこで、最近は、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓ層からＩｎＧａＰ層に置き換えて、ＩｎＧａＰ／ＧａＡｓヘテロ接合によりＨＢＴを構成する傾向にある。これは、活性な原子であるＡｌを含むＡｌＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再結合中心が形成され、この非発光性再結合中心を介してＨＢＴの劣化が進行するためであり、Ａｌを含まないＩｎＧａＰ層をエミッタ層として用いることによって劣化の問題を解決しようとするものである。
【０００６】
従来のＨＢＴのおおまかな構造を、本発明の実施の形態に係る図１を併用して説明する。
【０００７】
図１はＡｌＧａＡｓ／ＧａＡｓ系又はＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造の一例を、測定回路の形で示したものである。このＨＢＴは、図示してない半絶縁性基板上に、ｎ+型ＧａＡｓコレクタコンタクト層９、ｎ-型ＧａＡｓより成るコレクタ層８、及びｐ+型ＧａＡｓより成るベース層７を順次形成し、ベース層７の上にベース電極２と、ｎ型ＡｌＧａＡｓまたはｎ型ＩｎＧａＰより成るエミッタ層６とを独立して形成し、そしてエミッタ層６の上にｎ+型ＧａＡｓからなるエミッタコンタクト層５とｎ+型ＩｎＧａＡｓからなるノンアロイ層４を順次形成し、そのノンアロイ層４の上にエミッタ電極１を形成し、コレクタコンタクト層９の上にコレクタ電極３を形成したものである。このようにＨＢＴは半絶縁性基板上にｎ-型ＧａＡｓより成るコレクタ層、ｐ+型ＧａＡｓより成るベース層、ｎ型ＡｌＧａＡｓまたはｎ型ＩｎＧａＰより成るエミッタ層により形成される。
【０００８】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極２との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【０００９】
可変電源Ｖｂによりエミッタ・ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性である電流増幅率βであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【００１０】
電流増幅率βはエピタキシャル層の結晶性に依るところが大きく、構造が全く同じでも成長の仕方によって電流増幅率βの値が大きく異なる。特にベース層の構造、成長方法に大きく依存すると言われており、結晶性の優れたｐ型ベース層が要求されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のＨＢＴにおいては、ＨＢＴに通電を行っている間にベース層内に再結合中心となる欠陥が発生してしまい、このことが原因となって電流増幅率βが突発的に低下してしまう、という問題がある。この劣化は、ＡｌＧａＡｓ／ＧａＡｓ系又はＩｎＧａＰ／ＧａＡｓ系ＨＢＴのいずれにおいても見られる。
【００１２】
そこで、本発明の目的は、上記課題を解決し、ベース層の結晶性を向上させることで、ＨＢＴの通電中に電流増幅率βが突発的に低下するのを防止することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１４】
請求項１の発明は、半絶縁性ＧａＡｓ基板上に、ｎ型ＧａＡｓのコレクタ層と、ｐ型ＧａＡｓ結晶からなるベース層と、前記ベース層に対してヘテロ接合を形成するｎ型のＡｌＧａＡｓ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタにおいて、前記ベース層は、ドーパントとしてＣを含むと共に、キャリア濃度が４×１０ １９ ／ｃｍ ３ であり、前記ベース層のエミッタ層との界面には、前記ベース層の表面にＩｎを２次元的に添加して形成され、Ｉｎ組成が０．０２〜０．０６のＩｎＧａＡｓからなるプレーナードープ層が形成されていることを特徴とする。
【００１５】
ここで、ベース層のエミッタ層との界面に電気的に中性な不純物を２次元的に添加したプレーナードープ層を形成すると表現しているが、これは、ベース層のエミッタ層との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層が存在する意味であり、これはベース層中に例えばＩｎを添加する形態の他、ベース層直上に臨界膜厚以下のＩｎＧａＡｓを挿入した形態をも含むものである。
【００２０】
＜発明の要点＞
本発明の要点は、ベース層のエミッタ層との界面に電気的に中性な不純物、例えばＩｎを２次元的に添加したプレーナードープ層を形成することにある。
【００２１】
現在までのところ、ＨＢＴにおける通電試験での電流増幅率の低下の原因は完全に理解されていない。しかし高温動作時に、ベース層中の非発光性再結合中心による転位あるいは欠陥の増殖が電流増幅率の低下の原因となっていると考えられている。
【００２２】
本発明者等が鋭意研究努力した結果、ＧａＡｓ結晶、ＩｎＧａＡｓ結晶又はＳｉＧｅ結晶のうちの１つからなるベース層に、ベース層の導電型（第二導電型）を決定している不純物（例えばｐ型不純物であるＣ）とは別の中性的な不純物であるＩｎを添加することにより又はベース層直上に臨界膜厚以下のＩｎＧａＡｓを挿入することにより、格子歪みあるいは内部応力を緩和することが可能となることを見い出し、本発明に至ったものである。
【００２３】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２４】
本実施形態のＨＢＴ用エピタキシャルウェハは、半絶縁性基板上に、少なくとも第一導電型（ここではｎ型）のコレクタ層と、第二導電型（ｐ型）のＧａＡｓ結晶、ＩｎＧａＡｓ結晶又はＳｉＧｅ結晶のうちの１つからなるベース層と、前記ベース層に対してヘテロ接合を形成する第一導電型（ｎ型）のＡｌＧａＡｓ結晶又はＩｎＧａＰ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、上記ベース層のエミッタ層との界面に、電気的に中性な不純物を２次元的に添加（プレーナードープ）したプレーナードープ層を形成したものである。
【００２５】
図１に本実施形態に係るＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴのウェハ構造を、そのトランジスタ特性の測定回路ｎ形で示す。
【００２６】
このＨＢＴ用エピタキシャルウェハは、図示してない半絶縁性ＧａＡｓ基板上に、ｎ+型ＧａＡｓコレクタコンタクト層９（厚さ４５０nm、キャリア濃度４×１０18cm-3）、ｎ-型ＧａＡｓコレクタ層８（厚さ６００nm、キャリア濃度１．５×１０16cm-3）、ｐ+型ＧａＡｓベース層７（厚さ８０nm、キャリア濃度４×１０19cm-3）、ｎ型ＡｌＧａＡｓエミッタ層６（キャリア濃度４×１０17cm-3、厚さ１２０nm）、ｎ+型ＧａＡｓエミッタコンタクト層５（厚さ１２０nm、キャリア濃度５×１０18cm-3）及びｎ+型ＩｎＧａＡｓノンアロイ層４（厚さ１００nm、キャリア濃度２×１０19cm-3）を積層したものである。
【００２７】
このＨＢＴ用エピタキシャルウェハの特異な点として、ベース層７のエミッタ層６との界面には、電気的に中性な不純物であるＩｎを２次元的に添加して成るプレーナードープ層１１が形成されている。
【００２８】
上記ＨＢＴ用エピタキシャルウェハは次のようにして作成される。
【００２９】
ベース層の厚さを８０nm、キャリア濃度を４×１０19／cm3とした。Ｐ型のＧａＡｓベース層７の成長は、減圧ＭＯＶＰＥ法（有機金属気相成長法）により、原料ガスにトリメチルガリウム（以後ＴＭＧと略す）とアルシンガス（以後ＡｓＨ3と略す）、ＣドーパントにＣのハロゲン化物であるＣＣｌ3Ｂｒを用いて行った。
【００３０】
また、本発明に従い、ベース層７のエミッタ層６との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層１１を形成するが、その目的で、ベース層７の表面から５nmの箇所に、電気的に中性なＩｎをプレーナードープする（プレーナードープとは、エピタキシャル層界面にのみ不純物を添加する方法である）。その方法は以下の通りである。
【００３１】
(1)ＧａＡｓベース層７を厚さ７５nmまで成長した時点で、ＧａＡｓの原料ガスの供給を一時中新する。
【００３２】
(2)Ｉｎソースであるトリメチルインジウム（以後ＴＭＩと略す）のみを供給する（この間、結晶成長は行われず、ＴＭＩが熱分解することで生じたＩｎ原子が表面に露呈したＧａＡｓ結晶と結合する）。
【００３３】
(3)ＴＭＩの供給をやめ、ＧａＡｓベース層７の成長を開始する。
【００３４】
このようにして、プレーナードープ層１１を有するＨＢＴ用エピタキシャルウェハを作成した。
【００３５】
次に本発明の作用効果を確認するため、試作例として、ＧａＡｓベース層７に添加するＩｎの量を０〜１０％（ここでは添加するＩｎ流量をｐ+−ＩｎxＧａ1-xＡｓにした場合のＩｎ組成ｘに換算した）まで変えて成長したエピタキシャルウェハを作成した。すなわち、添加するＩｎの量を変えることでＩｎ組成ｘを０〜０．１まで変化させて、ＧａＡｓ〜Ｉｎ0.1Ｇａ0.9Ａｓのプレーナードープ層１１を形成した。
【００３６】
得られた試作例のエピタキシャルウェハについて、ＨＢＴ素子を作製し通電試験を行った。その結果を図２に示す。図２の縦軸は、通電時間と電流増幅率βの変動の割合（これは、通電開始時の電流増幅率βとある時間通電した後の電流増幅率βの比率で表す、以後β／β＠０ｈと略す）を示しており、横軸に通電時間をとってある。
【００３７】
図中の曲線ａ〜ｆのうち、ａは添加量０％（従来例）であり、ｂは添加量２％（実施例１）、ｃは添加量４％（実施例２）、ｄは添加量６％（実施例３）であり、ｅは添加量８％（比較例１）、ｆは添加量１０％（比較例２）である。
【００３８】
ここで、電流増幅率βが１０％以上低下するまでの時間を特性の指標とする（以後、この特性を「信頼性」と呼ぶ）。Ｉｎを添加しない従来例ａの場合は、通電時間が２００時間程度でβが低下してしまう。これに対してＩｎの添加量が２〜６％の範囲（曲線ｂ〜ｄ：実施例１〜３）では、通電時間が５００〜６００時間までは電流増幅率βが低下せず、信頼性を飛躍的に向上させることができた。そして、Ｉｎの添加量が８〜１０％（曲線ｅ〜ｆ：比較例１〜２）では逆に通電時間が１５０時間程度で電流増幅率βが低下してしまい、上記した信頼性を劣化させてしまった。
【００３９】
このことからＩｎの添加量は、上記信頼性が向上する２〜６％の範囲が最適と考えられる。すなわち、上記ＩｎＧａＡｓからなるプレーナードープ層１１におけるＩｎ組成が０．０２〜０．０６となる範囲とし、Ｉｎ0.02Ｇａ0.98Ａｓ〜Ｉｎ0.06Ｇａ0.94Ａｓのプレーナードープ層１１とするのが好ましい。
【００４０】
そして、このＩｎ組成範囲でベース層にＩｎを添加することにより、ＨＢＴの信頼性時間（βが通電初期と比較して１０％低下するまでの総通電時間）を３倍程度向上させることが出来た。
【００４１】
上記実施形態では、ベース層７のエミッタ層６との界面に電気的に中性な不純物であるＩｎを２次元的に添加することによりプレーナードープ層１１を形成しているが、要するに、ベース層７のエミッタ層６との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層１１が存在すればよく、従ってベース層４の直上に臨界膜厚以下のＩｎＧａＡｓを挿入しても良い。
【００４２】
また上記実施形態では、ベース層７のエミッタ層６との界面にのみプレーナードープ層１１を形成しているが、ベース層の上下の界面にのみＩｎを添加したプレーナードープ層１１を形成しても良い。
【００４３】
上記実施形態では、ＧａＡｓから成るベース層を例にして説明しているが、本発明はＧａＡｓから成るベース層に限定されるものではなく、ＳｉＧｅ及びＩｎＧａＡｓから成るベース層に対しても適用することが可能である。
【００４４】
さらにＨＢＴに限定せず、水素パッシベーションによりアクセプタが不活性化する層を有するエピタキシャル層すべてに適用可能である。
【００４５】
【発明の効果】
以上説明したように本発明は、半絶縁性ＧａＡｓ基板上に、ｎ型ＧａＡｓのコレクタ層と、ｐ型ＧａＡｓ結晶からなるベース層と、前記ベース層に対してヘテロ接合を形成するｎ型のＡｌＧａＡｓ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタにおいて、前記ベース層は、ドーパントとしてＣを含むと共に、キャリア濃度が４×１０ １９ ／ｃｍ ３ であり、前記ベース層のエミッタ層との界面には、前記ベース層の表面にＩｎを２次元的に添加して形成され、Ｉｎ組成が０．０２〜０．０６のＩｎＧａＡｓからなるプレーナードープ層を形成したものである。このようにベース層のエミッタ層との界面に単原子層レベルでの不純物ドープ層であるプレーナードープ層を存在させることにより、格子歪みあるいは内部応力を緩和し、信頼性時間（βが通電初期と比較して１０％低下するまでの総通電時間）を向上させることができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの構造とトランジスタ特性測定回路を示す図である。
【図２】図１に示したＨＢＴの通電時間と、β／β＠０ｈ（通電開始時の電流増幅率βとある時間通電した後の電流増幅率β＠０ｈの比率）との関係を示した図である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層（ｎ+−ＩｎＧａＡｓ）
５ エミッタコンタクト層（ｎ+−ＧａＡｓ）
６ エミッタ層（ｎ−ＡｌＧａＡｓ）
７ ベース層（ｐ+−ＧａＡｓ）
８ コレクタ層（ｎ−ＧａＡｓ）
９ コレクタコンタクト層（ｎ+−ＧａＡｓ）
Claims (1)
- 半絶縁性ＧａＡｓ基板上に、ｎ型ＧａＡｓのコレクタ層と、ｐ型ＧａＡｓ結晶からなるベース層と、前記ベース層に対してヘテロ接合を形成するｎ型のＡｌＧａＡｓ結晶からなるエミッタ層とを備えたヘテロ接合バイポーラトランジスタにおいて、
前記ベース層は、ドーパントとしてＣを含むと共に、キャリア濃度が４×１０ １９ ／ｃｍ ３ であり、
前記ベース層のエミッタ層との界面には、前記ベース層の表面にＩｎを２次元的に添加して形成され、Ｉｎ組成が０．０２〜０．０６のＩｎＧａＡｓからなるプレーナードープ層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217989A JP4321018B2 (ja) | 2002-07-26 | 2002-07-26 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217989A JP4321018B2 (ja) | 2002-07-26 | 2002-07-26 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063639A JP2004063639A (ja) | 2004-02-26 |
| JP4321018B2 true JP4321018B2 (ja) | 2009-08-26 |
Family
ID=31939302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217989A Expired - Fee Related JP4321018B2 (ja) | 2002-07-26 | 2002-07-26 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4321018B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6254046B2 (ja) * | 2014-05-26 | 2017-12-27 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
-
2002
- 2002-07-26 JP JP2002217989A patent/JP4321018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004063639A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020121674A1 (en) | Biopolar transistor with lattice matched base layer | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| JPH11288946A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH06244195A (ja) | 半導体装置 | |
| US7508049B2 (en) | Semiconductor optical device | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| JP4321018B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2007189200A (ja) | トランジスタ用エピタキシャルウエハおよびトランジスタ | |
| US7126171B2 (en) | Bipolar transistor | |
| JP2019201132A (ja) | ヘテロ接合バイポーラトランジスタ用ウエハおよびヘテロ接合バイポーラトランジスタ | |
| US6107151A (en) | Heterojunction bipolar transistor and method of manufacturing | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
| US20060180833A1 (en) | Semiconductor material having bipolar transistor structure and semiconductor device using same | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004327938A (ja) | 化合物半導体エピタキシャル基板 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0637105A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3952815B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4852826B2 (ja) | 窒化物半導体ウェハ、窒化物半導体デバイス、窒化物半導体ウェハの製造方法、及びｐ型伝導性の窒化物半導体 | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2002083816A (ja) | 化合物半導体ヘテロ接合構造体 | |
| JP2003303829A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2004207548A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びそれを用いて作製したヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |