JP2004140038A - 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 - Google Patents
薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 Download PDFInfo
- Publication number
- JP2004140038A JP2004140038A JP2002301059A JP2002301059A JP2004140038A JP 2004140038 A JP2004140038 A JP 2004140038A JP 2002301059 A JP2002301059 A JP 2002301059A JP 2002301059 A JP2002301059 A JP 2002301059A JP 2004140038 A JP2004140038 A JP 2004140038A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- compound semiconductor
- group
- semiconductor single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010409 thin film Substances 0.000 title claims description 21
- 150000001875 compounds Chemical class 0.000 claims abstract description 50
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 239000012808 vapor phase Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【課題】ＧａＡｓを含む３−５族化合物半導体単結晶と外部接続用オーミック電極との間で電流を円滑に流すことができるようにすること。
【解決手段】ＧａＡｓ単結晶１０のｎ＋ −ＧａＡｓ層８をエピタキシャル成長により成膜した後、引き続きＳｉ層１１を同一のエピタキシャル成長炉内においてエピタキシャル成長させ、しかる後アルミニウムの電極１２をオーミック電極としてＳｉ層１１上に形成する。Ｓｉ層１１によってｎ＋ −ＧａＡｓ層８の表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。Ｓｉ層１１は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層１１に対して適切な仕事関数を有するアルミニウム等を用いて電極１２を形成することにより、良好なオーミック電極とすることができる。
【選択図】 図１
【解決手段】ＧａＡｓ単結晶１０のｎ＋ −ＧａＡｓ層８をエピタキシャル成長により成膜した後、引き続きＳｉ層１１を同一のエピタキシャル成長炉内においてエピタキシャル成長させ、しかる後アルミニウムの電極１２をオーミック電極としてＳｉ層１１上に形成する。Ｓｉ層１１によってｎ＋ −ＧａＡｓ層８の表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。Ｓｉ層１１は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層１１に対して適切な仕事関数を有するアルミニウム等を用いて電極１２を形成することにより、良好なオーミック電極とすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、表面安定性に優れた半導体ウェーハの製造方法及びこれを用いた良好なオーミック電極特性を有する半導体デバイス並びにその製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＡｓ、ＧａＰ、ＧａＮ等の３−５族化合物半導体結晶が、マイクロ波帯以上の高周波領域で使用される高速電子素子又は各種発光ダイオード等の発光素子の如き半導体デバイスの製造のために広く用いられている。上述の如き化合物半導体結晶を利用して半導体デバイスを製造する場合半導体結晶自身の電気的特性が重要であることは勿論であるが、デバイス応用の観点からは、半導体結晶を外部デバイスと電気的に接続するための電極部分の電気的特性も重要である。すなわち、外部デバイスとの間で電流を効率よく流すことができるオーミック接続を得ることができる電極の形成が重要な技術的課題となってきている。
【０００３】
一般には、半導体における伝導帯準位または価電子帯準位と電極金属の仕事関数とは異なることが多いため、電極を介して半導体結晶内に電流を円滑に流し込むためには目的の半導体層の帯構造に適合した仕事関数を持つ電極材料を選ぶ必要がある。
【０００４】
しかし、半導体結晶に取り付ける電極の材料を上述の如き観点から選択したとしても、半導体結晶の表面の不安定性のために電位障壁が生じこれが電流の円滑な流れを阻害することになるという問題がある。例えば、ＧａＡｓ系化合物半導体の場合、高密度の表面欠陥準位が自然に形成され、同欠陥準位付近にフェルミ準位が固定され、かつ同準位が禁制帯内に形成されるために表面付近に電位障壁となる空乏層が形成されることが多い。このことは使用する電極金属の種類によらず一定の空乏層が発生することを意味し、この空乏層の影響により電極の材料を適切に選択したとしても、理想的なオーミック特性を得ることが事実上困難になっている。
【０００５】
この問題に対処するため、従来においては、半導体結晶と電極との間に、禁制帯幅が小さく電位障壁の小さいＩｎＧａＡｓ等の結晶層を電極接続層として形成し、電極と半導体結晶との間のエネルギャップを緩和する構成、あるいは不純物添加濃度を上げると空乏層厚さが薄くなることを利用し、電極からの電流がトンネル効果により半導体結晶に円滑に流れる程度に空乏層が薄くなるまで多量の不純物を添加するようにした構成が公知である。
【０００６】
【発明が解決しようとする課題】
しかし、ＩｎＧａＡｓ層を電極接続層として設ける構成によると、半導体結晶の最上層に形成されているＧａＡｓ層の上に、これと格子定数の異なるＩｎＧａＡｓ層等を形成することとなるので、出来上がった半導体デバイス内に無理な圧縮又は引張応力が作用することとなる。このため、歪が発生したり、表面形態が悪化したりするので、微細なパターニングに対して断線その他の不具合が生じるという問題を有している。一方、電位障壁となる空乏層の厚さを不純物の大量添加により薄くする方法によると、熱的安定性を損なうこととなり、出来上がった半導体デバイスの動作が不安定になるなどして半導体デバイスの動作の信頼性が低下することになるという問題点を有している。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができるようにした、表面安定性に優れた半導体ウェーハの製造方法及びこれを用いた良好なオーミック電極特性を有する半導体デバイス並びにその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ＧａＡｓを含む３−５族化合物半導体単結晶上に適宜の結晶構造のＳｉ層を積層することにより、表面安定性に優れ、且つ良好なオーミック電極特性を有する半導体積層構造を得ることができるようにしたものである。
【０００９】
請求項１の発明によれば、３−５族化合物半導体単結晶を用いた半導体デバイスにおいて、ｎ型にドープされた３−５族化合物半導体単結晶エピタキシャル層と、該３−５族化合物半導体単結晶エピタキシャル層上に形成されたＳｉ層と、該Ｓｉ層上に電子用オーミック電極として形成された金属電極とを備えて成ることを特徴とする半導体デバイスが提案される。
【００１０】
請求項２の発明によれば、３−５族化合物半導体単結晶を用いた半導体デバイスにおいて、ｐ型にドープされた３−５族化合物半導体単結晶エピタキシャル層と、該３−５族化合物半導体単結晶エピタキシャル層上に形成されたＳｉ層と、該Ｓｉ層上に正孔用オーミック電極として形成された金属電極とを備えて成ることを特徴とする半導体デバイスが提案される。
【００１１】
請求項３の発明によれば、請求項１又は２の発明において、前記３−５族化合物半導体単結晶がＧａＡｓ、ＩｎＧａＡｓ、及びＩｎＰのうちのいずれか１つの単結晶である半導体デバイスが提案される。
【００１２】
請求項４の発明によれば、請求項１、２又は３の発明において、前記Ｓｉ層が、前記３−５族化合物半導体単結晶エピタキシャル層上にエピタキシャルに成長させた単結晶層である半導体デバイスが提案される。
【００１３】
請求項５の発明によれば、請求項１、２又は３の発明において、前記Ｓｉ層が、前記３−５族化合物半導体単結晶エピタキシャル層上に多結晶層またはアモルファス層として形成されている半導体デバイスが提案される。
【００１４】
請求項６の発明によれば、３−５族化合物半導体デバイス用の薄膜結晶ウェーハの製造方法において、半導体基板上に所要の化合物半導体薄膜結晶層をエピタキシャル成長によって積層して３−５族化合物半導体単結晶を得る工程と該３−５族化合物半導体単結晶上にＳｉ層をエピタキシャル成長によって成膜する工程とを同一のエピタキシャル成長炉内において行うようにしたことを特徴とする薄膜結晶ウェーハの製造方法が提案される。
【００１５】
請求項７の発明によれば、請求項６の発明において、前記エピタキシャル生成が、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）である薄膜結晶ウェーハの製造方法が提案される。
【００１６】
請求項８の発明によれば、請求項６の発明において、前記３−５族化合物半導体単結晶がＧａＡｓ単結晶である薄膜結晶ウェーハの製造方法が提案される。
【００１７】
請求項９の発明によれば、請求項６の発明において、前記Ｓｉ層を成膜する場合に前記Ｓｉ層に接合する前記３−５族化合物半導体単結晶の薄膜層にＳｉによるｎ型ドープが行われるようにした薄膜結晶ウェーハの製造方法が提案される。
【００１８】
請求項１０の発明によれば、請求項６の発明において、前記Ｓｉ層を成膜する場合に前記Ｓｉ層に接合する前記３−５族化合物半導体単結晶の薄膜層のＡｓにより前記Ｓｉ層がｎ型ドープされるようにした薄膜結晶ウェーハの製造方法が提案される。
【００１９】
請求項１１の発明によれば、請求項６、７、８、９、又は１０の発明において、前記Ｓｉ層を単結晶層、多結晶層、またアモルファス層として形成するようにした薄膜結晶ウェーハの製造方法が提案される。
【００２０】
請求項１２の発明によれば、３−５族化合物半導体単結晶を用いた半導体デバイスの製造方法において、半導体基板上に所要の化合物半導体薄膜結晶層をエピタキシャル成長によって積層して３−５族化合物半導体単結晶を得る工程と該３−５族化合物半導体単結晶上にＳｉ層をエピタキシャル成長によって成膜する工程とを同一のエピタキシャル成長炉内において行った後、該Ｓｉ層上にオーミック電極として働く金属電極を形成するようにしたことを特徴とする半導体デバイスの製造方法が提案される。
【００２１】
３−５族化合物半導体単結晶エピタキシャル層上にＳｉ層を形成することにより、３−５族化合物半導体単結晶エピタキシャル層表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。Ｓｉ層は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層に対して適切な仕事関数を有する金属、例えばアルミニウム等を用いて電極を形成することにより、良好なオーミック電極とすることができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２３】
図１には、本発明による半導体デバイスの実施の形態の一例が断面図にて示されている。図１に示した半導体デバイスは、３−５族化合物半導体結晶を用いて構成されたヘテロ接合バイポーラトランジスタ（ＨＢＴ）１である。ＨＢＴ１は、これによりＨＢＴ素子として機能するように構成されている公知の構成のＨＢＴ用の３−５族化合物半導体単結晶であるＧａＡｓ単結晶１０を用いて構成されている。ＧａＡｓ単結晶１０は、ＧａＡｓ基板２の上に有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）等の適宜のエピタキシャル成長法によってバッファ層３〜ｎ＋ −ＧａＡｓ層（エミッタキャップ層）８を適宜のエピタキシャル成長炉内において順次積層形成して製造されたものである。
【００２４】
ＧａＡｓ単結晶１０の最上層であるｎ＋ −ＧａＡｓ層８はｎ型にドープされたＧａＡｓ層であり、ｎ＋ −ＧａＡｓ層８の上にエミッタ電極をオーミック電極として設けるため、ｎ＋ −ＧａＡｓ層８の上にはＳｉ層１１が積層形成され、Ｓｉ層１１の上にはアルミニウム（Ａｌ）から成る電極層１２が電子用のオーミック電極として形成されている。
【００２５】
このように、化学的に不安定で表面欠陥準位が形成され易いｎ＋ −ＧａＡｓ層８上にＳｉ層１１を積層形成することにより、ｎ＋ −ＧａＡｓ層８に空乏層のような電位障壁が生じるのを有効に防止することができる。そして、Ｓｉ層１１上に、Ｓｉに対して良好なオーミック接続を得ることができるアルミニウムの電極１２を形成することにより、電極１２とｎ−ＩｎＧａＰ層（エミッタ層）との間の良好なオーミック接続が確立される。
【００２６】
一般に、ＧａＡｓ結晶は空気中で速やかに酸化されその時の結晶面の乱れにより形成される空乏層によって高密度の表面準位を生じ、良好なオーミック電極形成の妨げとなる。したがって、エピタキシャル成長炉中でｎ＋ −ＧａＡｓ層８を成長させた後、引き続き同一のエピタキシャル成長炉中でＳｉ層１１をＭＯＶＰＥ法又はＭＢＥ法等によってエピタキシャル成長させることにより、不安な表面準位を生じさせることなしにＳｉ／ＧａＡｓヘテロ接合を形成することができる。
【００２７】
具体的には、ＧａＡｓ基板２の上に有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）等の適宜のエピタキシャル成長法によってバッファ層３〜ｎ＋ −ＧａＡｓ層（エミッタキャップ層）８を適宜のエピタキシャル成長炉内において順次積層形成してＧａＡｓ単結晶１０を形成した後、引き続きこのエピタキシャル成長炉内にシラン（ＳｉＨ４ ）又はジシラン（Ｓｉ２ Ｈ６ ）等のＳｉ原料を供給し、上述した適宜のエピタキシャル成長法によってＳｉ原料を熱分解し、これにより出来たＳｉをｎ＋ −ＧａＡｓ層８上に成長させることによりＳｉ層１１を成長させるようにするのが好ましい。ここで、Ｓｉ層１１は、ＧａＡｓ結晶であるｎ＋ −ＧａＡｓ層８上にエピタキシャル成長した単結晶層として形成するのが好ましい。しかし、Ｓｉ層１１は必ずしも単結晶層として形成することに限定されるものではなく、多結晶の形態、又はアモルファスの形態で形成してもよい。
【００２８】
ここで、オーミック接続をより一層効果的にするには、表面欠陥準位付近に固定されるフェルミ準位を考慮すると、Ａｓ、Ｐ等によりＳｉ層１１をｎ型にドープするのが好ましい。また、Ｓｉ層１１の厚さは、臨界的ではないが、数十Å〜数百Åの範囲であることが望ましい。同様の理由で、ｎ＋ −ＧａＡｓ層８にもｎ型ドーピングを施すことが望ましい。
【００２９】
ＧａＡｓとＳｉとの間には伝導帯端エネルギー準位に多少の差があるが、その差異は小さく、Ｓｉ層１１及びｎ＋ −ＧａＡｓ層８の両層に上述のごとくしてｎ型ドーピングを行うことでその接合抵抗は無視しうるほどに小さく出来る。このｎ型ドーピングは、ｎ＋ −ＧａＡｓ層８及びＳｉ層１１の各層に各々適切な手段で実施することができるが、特に意図的なドープを行わなくても、ｎ＋ −ＧａＡｓ層８上にＳｉ層１１を形成する際に、ｎ＋ −ＧａＡｓ層８とＳｉ層１１との間で加熱による相互拡散で各々十分な濃度のドーピング量を実現することができる。
【００３０】
Ｓｉ層１１は、表面が非常に安定で表面準位が小さいため、Ｓｉ半導体技術に使用されているのと同様に適切な電子親和力を有する金属であるアルミニウムの使用によりＳｉ層１１と電極１２との間で良好なオーミック接続が実現できる。この結果、電極１２を介してＧａＡｓ単結晶１０を外部のデバイスと電気的に接続し、両者を良好にオーミック接続することができる。
【００３１】
上記実施の形態では、エミッタ電極の構成について説明したが、ベース層に対するベース電極及びコレクタ層に対するコレクタ電極の場合も、同様にして、良好なオーミック電極を設けることができる。また、半導体デバイスは、ＨＢＴ素子に限定されるものではなく、発光ダイオード素子、ＨＥＭＴ素子等に広く適用できることは勿論である。
【００３２】
さらに、上記実施の形態では、電子用オーミック電極の場合を説明したが、本発明は正孔用オーミック電極についても同様に適用して同様の効果を得ることができる。
【００３３】
【発明の効果】
本発明によれば、上述の如く、３−５族化合物半導体単結晶エピタキシャル層上にＳｉ層を形成することにより、３−５族化合物半導体単結晶エピタキシャル層表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。そして、Ｓｉ層は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層に対して適切な仕事関数を有する金属、例えばアルミニウム等を用いて電極を形成することにより、Ｓｉ層と電極との間を良好なオーミック接続状態とすることができる。この結果、電極を介して３−５族化合物半導体単結晶と外部デバイスとの間で電流を効率よく流すことができる。
【図面の簡単な説明】
【図１】本発明による半導体デバイスの実施の形態の一例を示す断面図。
【符号の説明】
１ ＨＢＴ
２ ＧａＡｓ基板
３ バッファ層
８ ｎ＋ −ＧａＡｓ層
１０ ＧａＡｓ単結晶
１１ Ｓｉ層
１２ 電極
【発明の属する技術分野】
本発明は、表面安定性に優れた半導体ウェーハの製造方法及びこれを用いた良好なオーミック電極特性を有する半導体デバイス並びにその製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＡｓ、ＧａＰ、ＧａＮ等の３−５族化合物半導体結晶が、マイクロ波帯以上の高周波領域で使用される高速電子素子又は各種発光ダイオード等の発光素子の如き半導体デバイスの製造のために広く用いられている。上述の如き化合物半導体結晶を利用して半導体デバイスを製造する場合半導体結晶自身の電気的特性が重要であることは勿論であるが、デバイス応用の観点からは、半導体結晶を外部デバイスと電気的に接続するための電極部分の電気的特性も重要である。すなわち、外部デバイスとの間で電流を効率よく流すことができるオーミック接続を得ることができる電極の形成が重要な技術的課題となってきている。
【０００３】
一般には、半導体における伝導帯準位または価電子帯準位と電極金属の仕事関数とは異なることが多いため、電極を介して半導体結晶内に電流を円滑に流し込むためには目的の半導体層の帯構造に適合した仕事関数を持つ電極材料を選ぶ必要がある。
【０００４】
しかし、半導体結晶に取り付ける電極の材料を上述の如き観点から選択したとしても、半導体結晶の表面の不安定性のために電位障壁が生じこれが電流の円滑な流れを阻害することになるという問題がある。例えば、ＧａＡｓ系化合物半導体の場合、高密度の表面欠陥準位が自然に形成され、同欠陥準位付近にフェルミ準位が固定され、かつ同準位が禁制帯内に形成されるために表面付近に電位障壁となる空乏層が形成されることが多い。このことは使用する電極金属の種類によらず一定の空乏層が発生することを意味し、この空乏層の影響により電極の材料を適切に選択したとしても、理想的なオーミック特性を得ることが事実上困難になっている。
【０００５】
この問題に対処するため、従来においては、半導体結晶と電極との間に、禁制帯幅が小さく電位障壁の小さいＩｎＧａＡｓ等の結晶層を電極接続層として形成し、電極と半導体結晶との間のエネルギャップを緩和する構成、あるいは不純物添加濃度を上げると空乏層厚さが薄くなることを利用し、電極からの電流がトンネル効果により半導体結晶に円滑に流れる程度に空乏層が薄くなるまで多量の不純物を添加するようにした構成が公知である。
【０００６】
【発明が解決しようとする課題】
しかし、ＩｎＧａＡｓ層を電極接続層として設ける構成によると、半導体結晶の最上層に形成されているＧａＡｓ層の上に、これと格子定数の異なるＩｎＧａＡｓ層等を形成することとなるので、出来上がった半導体デバイス内に無理な圧縮又は引張応力が作用することとなる。このため、歪が発生したり、表面形態が悪化したりするので、微細なパターニングに対して断線その他の不具合が生じるという問題を有している。一方、電位障壁となる空乏層の厚さを不純物の大量添加により薄くする方法によると、熱的安定性を損なうこととなり、出来上がった半導体デバイスの動作が不安定になるなどして半導体デバイスの動作の信頼性が低下することになるという問題点を有している。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができるようにした、表面安定性に優れた半導体ウェーハの製造方法及びこれを用いた良好なオーミック電極特性を有する半導体デバイス並びにその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ＧａＡｓを含む３−５族化合物半導体単結晶上に適宜の結晶構造のＳｉ層を積層することにより、表面安定性に優れ、且つ良好なオーミック電極特性を有する半導体積層構造を得ることができるようにしたものである。
【０００９】
請求項１の発明によれば、３−５族化合物半導体単結晶を用いた半導体デバイスにおいて、ｎ型にドープされた３−５族化合物半導体単結晶エピタキシャル層と、該３−５族化合物半導体単結晶エピタキシャル層上に形成されたＳｉ層と、該Ｓｉ層上に電子用オーミック電極として形成された金属電極とを備えて成ることを特徴とする半導体デバイスが提案される。
【００１０】
請求項２の発明によれば、３−５族化合物半導体単結晶を用いた半導体デバイスにおいて、ｐ型にドープされた３−５族化合物半導体単結晶エピタキシャル層と、該３−５族化合物半導体単結晶エピタキシャル層上に形成されたＳｉ層と、該Ｓｉ層上に正孔用オーミック電極として形成された金属電極とを備えて成ることを特徴とする半導体デバイスが提案される。
【００１１】
請求項３の発明によれば、請求項１又は２の発明において、前記３−５族化合物半導体単結晶がＧａＡｓ、ＩｎＧａＡｓ、及びＩｎＰのうちのいずれか１つの単結晶である半導体デバイスが提案される。
【００１２】
請求項４の発明によれば、請求項１、２又は３の発明において、前記Ｓｉ層が、前記３−５族化合物半導体単結晶エピタキシャル層上にエピタキシャルに成長させた単結晶層である半導体デバイスが提案される。
【００１３】
請求項５の発明によれば、請求項１、２又は３の発明において、前記Ｓｉ層が、前記３−５族化合物半導体単結晶エピタキシャル層上に多結晶層またはアモルファス層として形成されている半導体デバイスが提案される。
【００１４】
請求項６の発明によれば、３−５族化合物半導体デバイス用の薄膜結晶ウェーハの製造方法において、半導体基板上に所要の化合物半導体薄膜結晶層をエピタキシャル成長によって積層して３−５族化合物半導体単結晶を得る工程と該３−５族化合物半導体単結晶上にＳｉ層をエピタキシャル成長によって成膜する工程とを同一のエピタキシャル成長炉内において行うようにしたことを特徴とする薄膜結晶ウェーハの製造方法が提案される。
【００１５】
請求項７の発明によれば、請求項６の発明において、前記エピタキシャル生成が、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）である薄膜結晶ウェーハの製造方法が提案される。
【００１６】
請求項８の発明によれば、請求項６の発明において、前記３−５族化合物半導体単結晶がＧａＡｓ単結晶である薄膜結晶ウェーハの製造方法が提案される。
【００１７】
請求項９の発明によれば、請求項６の発明において、前記Ｓｉ層を成膜する場合に前記Ｓｉ層に接合する前記３−５族化合物半導体単結晶の薄膜層にＳｉによるｎ型ドープが行われるようにした薄膜結晶ウェーハの製造方法が提案される。
【００１８】
請求項１０の発明によれば、請求項６の発明において、前記Ｓｉ層を成膜する場合に前記Ｓｉ層に接合する前記３−５族化合物半導体単結晶の薄膜層のＡｓにより前記Ｓｉ層がｎ型ドープされるようにした薄膜結晶ウェーハの製造方法が提案される。
【００１９】
請求項１１の発明によれば、請求項６、７、８、９、又は１０の発明において、前記Ｓｉ層を単結晶層、多結晶層、またアモルファス層として形成するようにした薄膜結晶ウェーハの製造方法が提案される。
【００２０】
請求項１２の発明によれば、３−５族化合物半導体単結晶を用いた半導体デバイスの製造方法において、半導体基板上に所要の化合物半導体薄膜結晶層をエピタキシャル成長によって積層して３−５族化合物半導体単結晶を得る工程と該３−５族化合物半導体単結晶上にＳｉ層をエピタキシャル成長によって成膜する工程とを同一のエピタキシャル成長炉内において行った後、該Ｓｉ層上にオーミック電極として働く金属電極を形成するようにしたことを特徴とする半導体デバイスの製造方法が提案される。
【００２１】
３−５族化合物半導体単結晶エピタキシャル層上にＳｉ層を形成することにより、３−５族化合物半導体単結晶エピタキシャル層表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。Ｓｉ層は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層に対して適切な仕事関数を有する金属、例えばアルミニウム等を用いて電極を形成することにより、良好なオーミック電極とすることができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２３】
図１には、本発明による半導体デバイスの実施の形態の一例が断面図にて示されている。図１に示した半導体デバイスは、３−５族化合物半導体結晶を用いて構成されたヘテロ接合バイポーラトランジスタ（ＨＢＴ）１である。ＨＢＴ１は、これによりＨＢＴ素子として機能するように構成されている公知の構成のＨＢＴ用の３−５族化合物半導体単結晶であるＧａＡｓ単結晶１０を用いて構成されている。ＧａＡｓ単結晶１０は、ＧａＡｓ基板２の上に有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）等の適宜のエピタキシャル成長法によってバッファ層３〜ｎ＋ −ＧａＡｓ層（エミッタキャップ層）８を適宜のエピタキシャル成長炉内において順次積層形成して製造されたものである。
【００２４】
ＧａＡｓ単結晶１０の最上層であるｎ＋ −ＧａＡｓ層８はｎ型にドープされたＧａＡｓ層であり、ｎ＋ −ＧａＡｓ層８の上にエミッタ電極をオーミック電極として設けるため、ｎ＋ −ＧａＡｓ層８の上にはＳｉ層１１が積層形成され、Ｓｉ層１１の上にはアルミニウム（Ａｌ）から成る電極層１２が電子用のオーミック電極として形成されている。
【００２５】
このように、化学的に不安定で表面欠陥準位が形成され易いｎ＋ −ＧａＡｓ層８上にＳｉ層１１を積層形成することにより、ｎ＋ −ＧａＡｓ層８に空乏層のような電位障壁が生じるのを有効に防止することができる。そして、Ｓｉ層１１上に、Ｓｉに対して良好なオーミック接続を得ることができるアルミニウムの電極１２を形成することにより、電極１２とｎ−ＩｎＧａＰ層（エミッタ層）との間の良好なオーミック接続が確立される。
【００２６】
一般に、ＧａＡｓ結晶は空気中で速やかに酸化されその時の結晶面の乱れにより形成される空乏層によって高密度の表面準位を生じ、良好なオーミック電極形成の妨げとなる。したがって、エピタキシャル成長炉中でｎ＋ −ＧａＡｓ層８を成長させた後、引き続き同一のエピタキシャル成長炉中でＳｉ層１１をＭＯＶＰＥ法又はＭＢＥ法等によってエピタキシャル成長させることにより、不安な表面準位を生じさせることなしにＳｉ／ＧａＡｓヘテロ接合を形成することができる。
【００２７】
具体的には、ＧａＡｓ基板２の上に有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）等の適宜のエピタキシャル成長法によってバッファ層３〜ｎ＋ −ＧａＡｓ層（エミッタキャップ層）８を適宜のエピタキシャル成長炉内において順次積層形成してＧａＡｓ単結晶１０を形成した後、引き続きこのエピタキシャル成長炉内にシラン（ＳｉＨ４ ）又はジシラン（Ｓｉ２ Ｈ６ ）等のＳｉ原料を供給し、上述した適宜のエピタキシャル成長法によってＳｉ原料を熱分解し、これにより出来たＳｉをｎ＋ −ＧａＡｓ層８上に成長させることによりＳｉ層１１を成長させるようにするのが好ましい。ここで、Ｓｉ層１１は、ＧａＡｓ結晶であるｎ＋ −ＧａＡｓ層８上にエピタキシャル成長した単結晶層として形成するのが好ましい。しかし、Ｓｉ層１１は必ずしも単結晶層として形成することに限定されるものではなく、多結晶の形態、又はアモルファスの形態で形成してもよい。
【００２８】
ここで、オーミック接続をより一層効果的にするには、表面欠陥準位付近に固定されるフェルミ準位を考慮すると、Ａｓ、Ｐ等によりＳｉ層１１をｎ型にドープするのが好ましい。また、Ｓｉ層１１の厚さは、臨界的ではないが、数十Å〜数百Åの範囲であることが望ましい。同様の理由で、ｎ＋ −ＧａＡｓ層８にもｎ型ドーピングを施すことが望ましい。
【００２９】
ＧａＡｓとＳｉとの間には伝導帯端エネルギー準位に多少の差があるが、その差異は小さく、Ｓｉ層１１及びｎ＋ −ＧａＡｓ層８の両層に上述のごとくしてｎ型ドーピングを行うことでその接合抵抗は無視しうるほどに小さく出来る。このｎ型ドーピングは、ｎ＋ −ＧａＡｓ層８及びＳｉ層１１の各層に各々適切な手段で実施することができるが、特に意図的なドープを行わなくても、ｎ＋ −ＧａＡｓ層８上にＳｉ層１１を形成する際に、ｎ＋ −ＧａＡｓ層８とＳｉ層１１との間で加熱による相互拡散で各々十分な濃度のドーピング量を実現することができる。
【００３０】
Ｓｉ層１１は、表面が非常に安定で表面準位が小さいため、Ｓｉ半導体技術に使用されているのと同様に適切な電子親和力を有する金属であるアルミニウムの使用によりＳｉ層１１と電極１２との間で良好なオーミック接続が実現できる。この結果、電極１２を介してＧａＡｓ単結晶１０を外部のデバイスと電気的に接続し、両者を良好にオーミック接続することができる。
【００３１】
上記実施の形態では、エミッタ電極の構成について説明したが、ベース層に対するベース電極及びコレクタ層に対するコレクタ電極の場合も、同様にして、良好なオーミック電極を設けることができる。また、半導体デバイスは、ＨＢＴ素子に限定されるものではなく、発光ダイオード素子、ＨＥＭＴ素子等に広く適用できることは勿論である。
【００３２】
さらに、上記実施の形態では、電子用オーミック電極の場合を説明したが、本発明は正孔用オーミック電極についても同様に適用して同様の効果を得ることができる。
【００３３】
【発明の効果】
本発明によれば、上述の如く、３−５族化合物半導体単結晶エピタキシャル層上にＳｉ層を形成することにより、３−５族化合物半導体単結晶エピタキシャル層表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。そして、Ｓｉ層は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層に対して適切な仕事関数を有する金属、例えばアルミニウム等を用いて電極を形成することにより、Ｓｉ層と電極との間を良好なオーミック接続状態とすることができる。この結果、電極を介して３−５族化合物半導体単結晶と外部デバイスとの間で電流を効率よく流すことができる。
【図面の簡単な説明】
【図１】本発明による半導体デバイスの実施の形態の一例を示す断面図。
【符号の説明】
１ ＨＢＴ
２ ＧａＡｓ基板
３ バッファ層
８ ｎ＋ −ＧａＡｓ層
１０ ＧａＡｓ単結晶
１１ Ｓｉ層
１２ 電極
Claims (12)
- ３−５族化合物半導体単結晶を用いた半導体デバイスにおいて、
ｎ型にドープされた３−５族化合物半導体単結晶エピタキシャル層と、
該３−５族化合物半導体単結晶エピタキシャル層上に形成されたＳｉ層と、
該Ｓｉ層上に電子用オーミック電極として形成された金属電極と
を備えて成ることを特徴とする半導体デバイス。 - ３−５族化合物半導体単結晶を用いた半導体デバイスにおいて、
ｐ型にドープされた３−５族化合物半導体単結晶エピタキシャル層と、
該３−５族化合物半導体単結晶エピタキシャル層上に形成されたＳｉ層と、
該Ｓｉ層上に正孔用オーミック電極として形成された金属電極と
を備えて成ることを特徴とする半導体デバイスが。 - 前記３−５族化合物半導体単結晶がＧａＡｓ、ＩｎＧａＡｓ、及びＩｎＰのうちのいずれか１つの単結晶である請求項１又は２記載の半導体デバイス。
- 前記Ｓｉ層が、前記３−５族化合物半導体単結晶エピタキシャル層上にエピタキシャルに成長させた単結晶層である請求項１、２又は３記載の半導体デバイス。
- 前記Ｓｉ層が、前記３−５族化合物半導体単結晶エピタキシャル層上に多結晶層またはアモルファス層として形成されている請求項１、２又は３記載の半導体デバイス。
- ３−５族化合物半導体デバイス用の薄膜結晶ウェーハの製造方法において、
半導体基板上に所要の化合物半導体薄膜結晶層をエピタキシャル成長によって積層して３−５族化合物半導体単結晶を得る工程と該３−５族化合物半導体単結晶上にＳｉ層をエピタキシャル成長によって成膜する工程とを同一のエピタキシャル成長炉内において行うようにしたことを特徴とする薄膜結晶ウェーハの製造方法。 - 前記エピタキシャル生成が、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）又は分子線エピタキシー法（ＭＢＥ法）である請求項６記載の薄膜結晶ウェーハの製造方法。
- 前記３−５族化合物半導体単結晶がＧａＡｓ単結晶である請求項６記載の薄膜結晶ウェーハの製造方法。
- 前記Ｓｉ層を成膜する場合に前記Ｓｉ層に接合する前記３−５族化合物半導体単結晶の薄膜層にＳｉによるｎ型ドープが行われるようにした請求項６記載の薄膜結晶ウェーハの製造方法。
- 前記Ｓｉ層を成膜する場合に前記Ｓｉ層に接合する前記３−５族化合物半導体単結晶の薄膜層のＡｓにより前記Ｓｉ層がｎ型ドープされるようにした請求項６記載の薄膜結晶ウェーハの製造方法。
- 前記Ｓｉ層を単結晶層、多結晶層、またアモルファス層として形成するようにした請求項６、７、８、９、又は１０記載の薄膜結晶ウェーハの製造方法。
- ３−５族化合物半導体単結晶を用いた半導体デバイスの製造方法において、
半導体基板上に所要の化合物半導体薄膜結晶層をエピタキシャル成長によって積層して３−５族化合物半導体単結晶を得る工程と該３−５族化合物半導体単結晶上にＳｉ層をエピタキシャル成長によって成膜する工程とを同一のエピタキシャル成長炉内において行った後、該Ｓｉ層上にオーミック電極として働く金属電極を形成するようにしたことを特徴とする半導体デバイスの製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301059A JP2004140038A (ja) | 2002-10-15 | 2002-10-15 | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 |
| EP03751458A EP1553618A1 (en) | 2002-10-15 | 2003-10-10 | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor |
| US10/530,562 US20060060132A1 (en) | 2002-10-15 | 2003-10-10 | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor |
| AU2003271176A AU2003271176A1 (en) | 2002-10-15 | 2003-10-10 | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor |
| PCT/JP2003/013067 WO2004036635A1 (ja) | 2002-10-15 | 2003-10-10 | 薄膜結晶ウェーハの製造方法、それを用いた半導体デバイス及びその製造方法 |
| CNA2003801015521A CN1706033A (zh) | 2002-10-15 | 2003-10-10 | 薄膜晶体晶片的制造方法、使用该晶片的半导体器件及其制造方法 |
| KR1020057006364A KR20050047137A (ko) | 2002-10-15 | 2003-10-10 | 박막 결정 웨이퍼의 제조방법, 이 방법을 이용한 반도체장치 및 이 반도체 장치의 제조방법 |
| TW092128447A TW200419675A (en) | 2002-10-15 | 2003-10-14 | Production process for thin film crystal wafer, semiconductor device using the same and production process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301059A JP2004140038A (ja) | 2002-10-15 | 2002-10-15 | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140038A true JP2004140038A (ja) | 2004-05-13 |
Family
ID=32105005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002301059A Pending JP2004140038A (ja) | 2002-10-15 | 2002-10-15 | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20060060132A1 (ja) |
| EP (1) | EP1553618A1 (ja) |
| JP (1) | JP2004140038A (ja) |
| KR (1) | KR20050047137A (ja) |
| CN (1) | CN1706033A (ja) |
| AU (1) | AU2003271176A1 (ja) |
| TW (1) | TW200419675A (ja) |
| WO (1) | WO2004036635A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8273649B2 (en) | 2008-11-17 | 2012-09-25 | International Business Machines Corporation | Method to prevent surface decomposition of III-V compound semiconductors |
| US8936976B2 (en) * | 2009-12-23 | 2015-01-20 | Intel Corporation | Conductivity improvements for III-V semiconductor devices |
| EP2980282B1 (en) | 2013-03-29 | 2021-02-24 | JX Nippon Mining & Metals Corporation | Compound semiconductor single crystals for photoelectric conversion elements, photoelectric conversion element, and production method for compound semiconductor single crystals for photoelectric conversion elements |
| CN103280503B (zh) * | 2013-05-23 | 2017-02-08 | 台州市一能科技有限公司 | 半导体器件 |
| US9418846B1 (en) | 2015-02-27 | 2016-08-16 | International Business Machines Corporation | Selective dopant junction for a group III-V semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US593274A (en) * | 1897-11-09 | Mechanism foe watches | ||
| JPS6015970A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
| JPS6352473A (ja) * | 1986-08-22 | 1988-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置 |
| JPS63199460A (ja) * | 1987-02-16 | 1988-08-17 | Nippon Denso Co Ltd | 半導体装置 |
| JPS63239941A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 化合物半導体装置の電極の製造方法 |
| JPS6472558A (en) * | 1987-09-11 | 1989-03-17 | Sharp Kk | Iii-v compound semiconductor device |
| US4999685A (en) * | 1989-05-16 | 1991-03-12 | United States Of America As Represented By The Secretary Of The Air Force | Schotiky barrier height for metal contacts to III-V semiconductor compounds |
| JP3813740B2 (ja) * | 1997-07-11 | 2006-08-23 | Ｔｄｋ株式会社 | 電子デバイス用基板 |
| WO2002013342A2 (en) * | 2000-08-04 | 2002-02-14 | Amberwave Systems Corporation | Silicon wafer with embedded optoelectronic material for monolithic oeic |
| JP2002217105A (ja) * | 2001-01-17 | 2002-08-02 | Sumitomo Chem Co Ltd | ３−５族化合物半導体の製造方法 |
| SG125069A1 (en) * | 2001-05-17 | 2006-09-29 | Sumitomo Chemical Co | Method and system for manufacturing III-V group compound semiconductor and III-V group compound semiconductor |
-
2002
- 2002-10-15 JP JP2002301059A patent/JP2004140038A/ja active Pending
-
2003
- 2003-10-10 AU AU2003271176A patent/AU2003271176A1/en not_active Abandoned
- 2003-10-10 CN CNA2003801015521A patent/CN1706033A/zh active Pending
- 2003-10-10 WO PCT/JP2003/013067 patent/WO2004036635A1/ja not_active Application Discontinuation
- 2003-10-10 US US10/530,562 patent/US20060060132A1/en not_active Abandoned
- 2003-10-10 KR KR1020057006364A patent/KR20050047137A/ko not_active Application Discontinuation
- 2003-10-10 EP EP03751458A patent/EP1553618A1/en not_active Withdrawn
- 2003-10-14 TW TW092128447A patent/TW200419675A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN1706033A (zh) | 2005-12-07 |
| KR20050047137A (ko) | 2005-05-19 |
| AU2003271176A1 (en) | 2004-05-04 |
| US20060060132A1 (en) | 2006-03-23 |
| TW200419675A (en) | 2004-10-01 |
| WO2004036635A1 (ja) | 2004-04-29 |
| EP1553618A1 (en) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2007059719A (ja) | 窒化物半導体 | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP2006294700A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP3853341B2 (ja) | バイポーラトランジスタ | |
| JP2013021024A (ja) | トランジスタ素子 | |
| JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 | |
| JP2003133320A (ja) | 薄膜半導体エピタキシャル基板及びその製造方法 | |
| JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3801963B2 (ja) | 窒化物半導体ヘテロ接合バイポーラトランジスタ | |
| JP3326378B2 (ja) | 半導体装置 | |
| JP2005229074A (ja) | バイポーラ型トランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002164533A (ja) | 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ | |
| US20060249761A1 (en) | Semiconductor material for electronic device and semiconductor element using same | |
| JP2000340576A (ja) | 化合物半導体薄膜結晶およびそれを用いたヘテロバイポーラトランジスタ | |
| JP2005150487A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP2002076015A (ja) | ヘテロ接合型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |