JP2002164533A - 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ - Google Patents

化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ

Info

Publication number
JP2002164533A
JP2002164533A JP2000362534A JP2000362534A JP2002164533A JP 2002164533 A JP2002164533 A JP 2002164533A JP 2000362534 A JP2000362534 A JP 2000362534A JP 2000362534 A JP2000362534 A JP 2000362534A JP 2002164533 A JP2002164533 A JP 2002164533A
Authority
JP
Japan
Prior art keywords
layer
carbon
type
compound semiconductor
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000362534A
Other languages
English (en)
Inventor
Taichi Okano
太一 岡野
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2000362534A priority Critical patent/JP2002164533A/ja
Priority to AU2001282579A priority patent/AU2001282579A1/en
Priority to PCT/JP2001/007536 priority patent/WO2002021599A2/en
Priority to US10/363,315 priority patent/US6876013B2/en
Priority to DE10196596T priority patent/DE10196596B4/de
Priority to TW90122223A priority patent/TW515113B/zh
Publication of JP2002164533A publication Critical patent/JP2002164533A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【解決すべき課題】 バイポーラトランジスタの電流増
幅率及び経時安定性を向上させることのできる化合物半
導体積層体を提供する。 【解決手段】 炭素含有p形GaAs系結晶層を備えた
化合物半導体積層体であって、該GaAs系結晶層はG
aAsのバンド端発光に起因する第1のフォトルミネッ
センス発光(L1)と、第2のフォトルミネッセンス発
光(L2)とを有し、L2はL1より長波長であり、か
つ強度比L2/L1が0.5〜3であることを特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】III−V族化合物半導体ヘテ
ロ接合バイポーラトランジスタ(HBT)を構成するに
好適に利用できる、炭素(C)添加p形GaAs系結晶
層を備えた化合物半導体積層構造体に関する。
【0002】
【従来の技術】高いキャリア濃度のp形III−V族半導
体成長層を必須の構成要素(構成層)とするIII−V族
半導体装置の代表的な例としてヘテロ接合バイポーラト
ランジスタ(以下HBTという)が周知である(赤崎
勇編著、「III−V族化合物半導体」(1994年5月
20日、(株)培風館発行初版)、239〜242頁参
照)。HBTはマイクロ波帯等の高周波帯域に於ける信
号増幅器などとして利用されている半導体装置である。
それは、基本的に素子動作電流(電子)を供給(放射)
するためのエミッタ(emitter)層、ベース(b
ase)層、及び素子動作電流を集配するコレクタ(c
ollector)層の3機能層のNPN型またはPN
P型ヘテロ(hetero)接合構造を備えてなる素子
である(深海 登世司監修、「半導体工学」(1993
年3月20日、東京電機大学出版局発行、第1版7
刷)、97〜99頁参照)。素子構造上、ベース層はエ
ミッタ層とコレクタ層との中間に配置される(上記の
「半導体工学」、97〜99頁参照)
【0003】III−V族化合物半導体NPN(npn)
型HBTにあって、エミッタ/コレクタ間に流通させる
素子動作電流を制御する重要な機能を担うベース(ba
se)層には、高キャリア(正孔)濃度のp形III−V
族化合物半導体層が利用されている(上記の「III−V
族化合物半導体」、239〜242頁参照)。砒化アル
ミニウム・ガリウム(組成式AlXGa1-XAs:0<X
<1)/砒化ガリウム(化学式:GaAs)系、或いは
リン化ガリウム・インジウム(組成式GaYIn1-YP:
0<Y<1)/GaAs系の何れの材料系からなるNP
N型化合物半導体HBTでは、p形ベース層は砒化ガリ
ウム(GaAs)から構成されるものとなっている。N
PN型のリン化ガリウム・インジウム系HBTでは、p
形GaAsベース層の表面上には、n形Ga0.51In
0.49Pエミッタ層、裏面にはn形GaAsコレクタ層が
接合される構成となっている(IEEE Inc.21
st.Annual GaAs IC symposi
um(Oct.177−20,1999),Techni
cal Digest 1999,237〜240頁参
照)。
【0004】p形ベース層としては、約1×1019cm
-3を越えるキャリア(正孔)濃度の低抵抗の結晶層、特
に、MOCVD等の気相成長法に依る気相成長層が利用
されている。高キャリア濃度のp形GaAs気相成長層
を成長させるための従来手段として、亜鉛(元素記号:
Zn)等のアクセプタ不純物をドーピングする技術手段
が知られている(Electron.Lett.,29
(1993),1725頁参照)。また、炭素を添加し
て高キャリア濃度のp形GaAs気相成長層を得る手段
がある(Appl.Phys.Lett.,68(7)
(1996),982〜984頁参照)。高い正孔濃度
を得るにあたっての容易さから、また、II族アクセプタ
不純物に比較しての低い拡散性から炭素(C)を添加す
る手段が一般化している(J.Vac.Sci.Tec
hnol.B、14(6)(1996),3509〜3
513)。
【0005】しかし、高いキャリア(正孔)濃度の炭素
(C)添加GaAs系結晶層を具備する従来のHBTで
は、素子流通電流(エミッタ−コレクタ電流)が経時的
に変化する不都合があることが知れている(”2000
GaAs MANTECHConference(M
ay 1〜4,2000)”、Digest ofPa
pers(GaAs Mantech,Inc.,US
A,2000),131〜135頁参照)。例えば、素子
流通電流の経時変化(不安定性)である電流ドリフト
(drift)が発生すると、ベース電流(Ib)に対
するコレクタ電流(Ic)の比率(β)(β=Ic/I
b)、所謂、電流増幅率(古川 静二郎他著、「電子デ
バイス工学」(1995年10月16日、森北出版
(株)発行第1版第8刷)、62〜63頁参照)が不安
定となるのが問題となっている。
【0006】
【発明が解決しようとする課題】本発明は、上記の電流
増幅率やその不安定性(電流ドリフト)が炭素(C)添
加p形GaAs系結晶層の光学的性質及び当該層の内部
に残留する水素不純物の濃度に依存すると云う知見に基
づきなされたもので、特に、電流増幅率を向上させると
共に、III−V族化合物半導体HBTに於ける従来の電
流ドリフトを減少させるに有効となる炭素(C)添加G
aAs系結晶層を提供することを目的とする。また、炭
素(C)添加GaAs系結晶層とからなるpn接合構造
を具備してなるIII−V族化合物半導体HBTを提供す
ることを目的とする。
【0007】
【課題を解決するための手段】本発明は上記の目的を達
成するためになされたもので、以下に記載の化合物半導
体積層構造体及び化合物半導体HBTからなる。 [1]炭素(元素記号:C)を含有するp形の砒化ガリ
ウム(化学式:GaAs)系結晶層(炭素含有p形Ga
As系結晶層)を備えてなる化合物半導体ヘテロ接合バ
イポーラ用の化合物半導体積層構造体であって、炭素含
有p形GaAs系結晶層が、GaAsのバンド端遷移に
起因する第1のフォトルミネッセンス発光と、第2のフ
ォトルミネッセンス発光とを有し、第2のフォトルミネ
ッセンス発光は第1のフォトルミネッセンス発光よりも
発光波長を長波長とし、且つ、第1のフォトルミネッセ
ンス発光の強度に対する第2のフォトルミネッセンス発
光の強度比が0.5以上で3以下であることを特徴とす
る化合物半導体積層構造体、 [2]炭素含有量が炭素原子濃度で1×1019原子/c
3以上6×1019原子/cm3以下であることを特徴と
する上記[1]に記載の化合物半導体積層構造体。 [3]第1及び第2のフォトルミネッセンス発光を有す
る炭素含有p形GaAs系結晶層の水素原子濃度が、5
×1018原子/cm3以下であることを特徴とする上記
[1]または[2]に記載の化合物半導体積層構造体。
【0008】[4]第1及び第2のフォトルミネッセン
ス発光を有する炭素含有p形GaAs系結晶層に、n形
のIII−V族化合物半導体結晶層が接合されていること
を特徴とする上記[1]ないし[3]のいずれか1項に
記載の化合物半導体積層構造体、 [5]n形のIII−V族化合物半導体結晶層には、p形
GaAs系結晶層との接合界面から層厚の増加方向にII
I族元素混晶の構成元素の組成禁止帯幅が減少するよう
に勾配が付されていることを特徴とする上記[4]に記
載の化合物半導体積層構造体。 [6]上記[1]ないし[3]のいずれか1項に記載の
第1及び第2のフォトルミネッセンス発光を有する炭素
含有p形GaAs系結晶層をベース(base)層と
し、上記[4]または[5]に記載のn形のIII−V族
化合物半導体結晶層をエミッタ(emitter)層及
びコレクタ(collector)層として備えてなる
化合物半導体ヘテロ接合バイポーラトランジスタ。
【0009】
【発明の実施の形態】本発明の請求項1に記載の発明に
係る第1の実施形態はHBT用の化合物半導体積層体を
構成する層の中に炭素(C)を有し、かつ特定のルミネ
ッセンス発光を有するP形の砒化ガリウム系(GaA
s)系結晶層を備えていることを特徴とする。上記のp
形GaAs系結晶層を備えたHBT用の積層体の構成と
しては該結晶層をベース層とし、n形のGaAlAs、
GaInAs等をエミッタ層、n形GaAs層等をコレク
タ層とするNPN型の積層体及び上記のp形GaAs系
結晶層をエミッタ層及びコレクタ層とし、n形GaAl
AsあるいはGaInAs等をベース層とするPNP型の
積層体が一般的なものである。本発明の炭素含有p形G
aAs系結晶層はNPN型及びPNP型の積層体に用い
ることができるが、特に有効なのはベース層として炭素
含有p形GaAs系結晶層を用いたNPN型の積層体で
ある。これらの積層体は通常基板上に順次積層して設け
られる。基板には砒化ガリウム、リン化インジウム(化
学式:InP)等のIII−V族化合物半導体単結晶が利
用できる。珪素(元素記号:Si)等の元素半導体単結
晶も基板として利用できる。次にNPN型積層体を取り
上げ、HBTについて説明すると、通常基板上にまず緩
衝層として例えばAlGaAs層とGaAs層を交互に
積層した超格子構造の層を堆積させる。この超格子構造
の層の上に例えばn形GaAsからなるコレクタ層を、
必要によりサブコレクタ層を介して積層させる。コレク
タ層はn形GaAlAs層、n形GaInAs層とすること
もできる。コレクタ層上にはベース層として本発明に係
る炭素含有p形GaAs系結晶層を積層し、さらにその
上にn形GaAlAs層、n形GaInAs層等を積層し、
エミッタ層とする。ベースとエミッタ層は成分が異なる
所謂ヘテロ接合である。ベース層、コレクタ層、エミッ
タ層には夫々電極が取り付けられ、HBTが構成され
る。本発明の化合物半導体積層体及びそれを使用したH
BTにおいて、炭素含有p形GaAs系結晶層以外の構
成要素については公知の技術を使用することができる。
以下に炭素含有p形GaAs系結晶層について説明す
る。本発明において、GaAs系結晶層とは、GaAs
や砒化アルミニウム・ガリウム(組成式AlXGa1-X
s:0≦X<1)等のガリウム(元素記号:Ga)及び
砒素(元素記号:As)を構成元素として含む化合物半
導体結晶層である。砒化ガリウム・インジウム(GaX
In1-XAs:0<X≦1)もGaAs系結晶層であ
る。p形GaAs系結晶層は有機金属熱分解化学的気相
堆積(MOCVD)法等の気相成長手段、あるいは分子
線エピタキシャル(英略称:MBE)法等の気相成長手
段により形成できる。
【0010】炭素含有p形GaAs系結晶層は、当該結
晶層の成膜時に炭素をドーピング(doping)すれ
ば形成できる。炭素のドーピング源としては、四塩化
炭素(分子式:CCl4)や四臭化炭素(分子式:C
Br4)等が利用できる(上記のはJ.Electr
on.Mater.,Vol.29,(2000)、及
びはAppl.Phys.Lett.,62(11)
(1993)参照)。これらは所謂、エクストリンシッ
ク(extrinsic)ドーピング手段と云われてい
る。また、トリメチル砒素((CH33As)等の有機
砒素化合物の熱分解を利用する、所謂、イントリンシッ
ク(intrinsic)ドーピング手段により形成で
きる(Abstract of Fourth Eur
opeanWorkshop on Metalorg
anic Vapour Phase Epitaxy
参照)。エクストリンシックまたはイントリンシックド
ーピングの手段に拘わらず、炭素(C)含有GaAs系
結晶層内部の炭素原子濃度は、約1×1019原子/cm
3以上で約6×1019/cm3以下とするのが望ましい。
四臭化炭素(CBr4)等を供給するエクストリンシッ
クドーピングにあっては、その供給量を調整するのが炭
素原子濃度を調節する一手段である。また、イントリン
シックドーピングにあっては例えば、成膜温度や第III
族構成元素源に対する第V族構成元素(砒素)源の供給
量比率(所謂、V/III比率)等の因子を調整して炭素
原子濃度を調整する。炭素含有p形GaAs系結晶層内
の炭素原子濃度は一般的な2次イオン質量分析法(英略
称:SIMS)等の分析法により定量できる。炭素原子
濃度は、as−grown状態と、成長後に例えば、熱
処理を施した後において然したる変化を来さないのが通
常である。
【0011】本発明では、上記の望ましい範囲の炭素原
子濃度を有する炭素含有p形GaAs系結晶層にあっ
て、更にその結晶性に規定を加える。炭素(原子半径=
0.77Å)はガリウム(Ga)(原子半径=1.38
Å)や砒素(As)(原子半径=1.25Å)に比較し
て原子半径が小であるため(原子半径については、
(社)日本化学会編著、「化学便覧基礎編」(丸善
(株)、昭和45年8月20日発行、第3刷、1259
頁参照)、炭素原子を過度に含有させると例えば、Ga
As結晶の格子が縮小することに起因して結晶性が損な
われる。この結晶性が損なわれる状況は一般的なフォト
ルミネッセンス(英略称:PL)(以下ルミネッセンス
と略す)法により測定できる。
【0012】図1に温度10K(ケルビン)において測
定した炭素含有GaAs結晶層のルミネッセンススペク
トルを例示する。励起光には、波長488nmのアルゴ
ン(Ar)レーザー光を用いている。中心波長にして約
830nm前後に出現する第1のルミネッセンス発光
(L1)はGaAsのバンド端遷移に起因している。例
えば、温度10Kにおけるルミネッセンス測定におい
て、第1のルミネッセンス発光(L1)が出現する波長
範囲は、大凡830nmである。より長波長の約845
nm近傍には本発明の云う第2のルミネッセンス発光
(L2)が出現している。第2のルミネッセンス発光
(L2)は、炭素含有p形GaAs系結晶層内部の水素
原子濃度が小である程、第1のルミネッセンス発光(L
1)より発光波長を隔てて長波長側に出現する。水素原
子濃度が約5×1018 原子/cm3以下である場合、温
度10Kでのルミネッセンス測定に於いて、第2のルミ
ネッセンス発光は波長にして大凡、840nmを越えた
長波長の範囲に出現する。
【0013】第2のルミネッセンス発光(L2)の強度
は炭素含有p形GaAs系結晶層の炭素原子濃度と結晶
性とに影響されて変化する。炭素原子濃度が増加すると
第2のルミネッセンス発光(L2)の強度は増大する傾
向にある。一方、炭素原子濃度が上記の望ましい範囲を
越えて極端に大となると、GaAs系結晶の格子の縮小
が顕著となるため、例えば、経時的な特性の変化の少な
いGaInP系HBTを構成するに支障を来すこととな
る。従って、極端に強度の高い第2のルミネッセンス発
光(L2)を発現する炭素含有p形GaAs系結晶層
は、例えば、npn接合型化合物半導体HBTのベース
(base)層として好ましく利用できない。化合物半
導体HBTの一構成層として好ましく利用できる炭素含
有p形GaAs系結晶層は、第2のルミネッセンス発光
(L2)の強度比が第1のルミネッセンス発光(L1)
の強度に対して望ましくは3倍以下とするものである。
【0014】また、第2のルミネッセンス発光(L2)
の強度は、炭素含有p形GaAs系結晶層の結晶性が劣
悪である程、低下する。転位或いは点欠陥等の結晶欠陥
を多く含む結晶性の劣悪な炭素含有p形GaAs系結晶
層を例えば、ベース層として用いても、正孔移動度が低
下しているため、電流増幅率に優れる化合物半導体HB
Tを得るに難を来す。例えば、100以上の大きな直流
電流増幅率(=β)を安定して顕現させるには、第1の
ルミネッセンス発光(L1)の強度に対して、0.5以
上の強度比を有する第2のルミネッセンス発光(L2)
を発現する結晶性に優れる炭素含有p形GaAs系結晶
層を利用する。上記の強度比(L2/L1)は低温(1
例として温度10K)でアルゴンレーザー光を用いて測
定するのが望ましい。
【0015】炭素原子濃度が約1×1019原子/cm3
以上で約6×1019原子/cm3以下の望ましい範囲に
あり、また、第1及び第2のルミネッセンス発光(L
1、L2)の強度比を上記の範囲とする炭素含有p形G
aAs系結晶層を得るには、第1には精密に制御した成
長温度で炭素含有p形GaAs系結晶層を形成すること
にある。最適な成膜温度は例えば、MOCVD法では成
膜雰囲気の圧力に依るが、常圧(略大気圧)MOCVD
法では概ね、約500℃から約600℃の範囲、望まし
くは520℃から540℃である。104パスカル(単
位:Pa)程度の減圧MOCVD法では好ましくは54
0℃から560℃である。略同一の炭素原子濃度であっ
ても、成長温度が適切な範囲にないと結晶性に優れる炭
素含有p形GaAs系結晶層は得られ難い。従って、第
2のルミネッセンス発光(L2)の強度は低下する。
【0016】第2には、V/III比率を比較的に低比率
側に設定することにある。例えば、トリメチルガリウム
((CH33Ga)/アルシン(AsH3)反応系常圧
MOCVD法に依るイントリンシックドーピングの場合
ではV/III比率を約0.5から約1.0とするのが適
する。減圧MOCVD法にあっては、V/III比は約
1.0から約1.3が適する。V/III比が常圧の場合
の約0.5、減圧の場合の約1.0に満たない低比率で
あると平滑な表面を有する炭素含有GaAs結晶層が充
分に安定して得られない。逆に、V/III比が常圧の場
合の約1.0、減圧の場合の約1.3を越えて大である
と炭素原子濃度が高められず、前記の望ましい範囲の正
孔濃度の炭素含有p形GaAs系結晶層が得られ難くな
る。上記の第1の成長温度の制御及び第2のV/III比
率の制御は併用して行なうのが望ましい。
【0017】本発明の請求項2に記載の発明に係わる第
2の実施形態は、上記のようにして、炭素含有p形Ga
As系結晶層の炭素原子濃度を1×1019原子/cm3
以上、6×1019原子/cm3以下としたものである。
本発明の請求項3に記載の発明に係わる第3の実施形態
では、水素原子濃度を5×1018原子/cm3以下とす
る炭素含有p形GaAs系結晶層を用いる。 炭素含有
p形GaAs系結晶層を化合物半導体HBTのベース層
としては、特性の経時変化を低減する観点からすれば水
素原子は含有されていないのが最も望ましい。しかし、
炭素含有p形GaAs系結晶層の成長時に成長雰囲気か
ら当該層内に水素が侵入する。このため、実際には水素
原子濃度の最低は大凡、1×1017原子/cm3程度で
ある。実用上は、約5×1018原子/cm3以下の水素
原子濃度であれば、増幅率(=β)の経時的変化(βの
ドリフト)を数%未満に抑えることができる。例えば、
水素原子濃度を約5×1018原子/cm3として、前記
の望ましい範囲の炭素含有p型GaAs系結晶層をベー
ス層とすると、電流増幅率(β)の変動率を±1%未満
とする動作安定性に優れる化合物半導体HBTが構成で
きる利点がある。
【0018】炭素含有p形GaAs系結晶層内の水素原
子濃度を減ずる技術手段として、炭素含有p形GaAs
系結晶層を気相成長させ、一旦、当該層を冷却した後、
熱処理を施す手段が挙げられる。例えば約400〜85
0℃程度の温度で5〜10分間の熱処理により、炭素含
有p形GaAs系結晶層内の水素原子濃度をアズグロー
ン(as−grown)の場合に比較して約1桁程度減
少させられる。例えば、熱処理前のas−grown状
態で約2.3×1019原子/cm3である水素原子濃度
を約2.5×1018原子/cm3に減ぜられる。また、
炭素含有p形GaAs系結晶層を成膜した後、冷却する
ことなく引き続き、当該結晶層の表面にn形III−V族
化合物半導体混晶層、例えばn形のリン化ガリウム・イ
ンジウム(GaXIn1-XP)層をヘテロ接合させて気相
成長させ、その後、気相成長雰囲気中で冷却しても、炭
素含有p形GaAs系結晶層内の水素原子濃度を減ずる
に効果がある。炭素含有p形GaAs系結晶層に接合さ
せたIII−V族化合物半導体層は、冷却時における気相
成長雰囲気からの水素原子の侵入を阻止する役目を果た
すため、GaAs結晶層を冷却してからIII−V族化合
物半導体層を積層する場合に比べてp形GaAs系結晶
層内部の水素原子濃度を低濃度に維持できる。
【0019】このようにして接合層を形成した後、冷却
する手段に依れば、上記したように水素原子濃度が低い
炭素含有p形GaAs系結晶層が形成できる外、併せ
て、例えば化合物半導体HBTを構成するに必要なpn
接合構造が形成出来る利便がある。本発明の請求項4に
記載の発明に係わる第4の実施形態では、第1及び第2
の実施形態に記す炭素含有p形GaAs系結晶層にn形
のIII−V族化合物半導体層を接合させた構成とし、水
素原子濃度を、望ましくは、5×1018原子/cm3以下
としたものである。
【0020】本発明の請求項5の発明に係わる第5の実
施形態では、n形のIII−V族化合物半導体結晶層を層
厚の増加方向にIII族構成元素の組成に勾配を付した組
成勾配層から構成する。特に、n形III−V族化合物半
導体混晶層を、炭素含有p形GaAs系結晶層との接合
界面より遠方に向けて、即ち、接合界面から厚み方向に
向けて、禁止帯幅を減少させた組成勾配層から構成す
る。リン化インジウム(化学式:InP)の禁止帯幅は
1.34エレクトロンボルト(eV)である。リン化ガ
リウム(化学式:GaP)の禁止帯幅はInPのそれよ
り大きく、2.20eVである。即ち、これらの混晶で
あるGaXIn1-XP(0≦X≦1)を例にして説明すれ
ば、ガリウム組成比が大である程、禁止帯幅は大とな
る。従って、炭素含有p形GaAs系結晶層との接合界
面から遠方に向けてガリウム(Ga)組成比(=X)を
漸次、減少させれば、その方向に向けて禁止帯幅を漸
次、小とするGaXIn1-XP組成勾配層が得られる。ま
た、n形砒化アルミニウム・インジウム(組成式Alz
In1-zAs:0≦Z≦1)にあっては、炭素含有p形
GaAs系結晶層との接合界面から遠方の方向に漸次、
アルミニウム組成比(=Z)が小となる様に勾配を付せ
ば、その方向に向けて禁止帯幅を順次、小とするn形組
成勾配層が得られる。
【0021】本発明の組成勾配を付したn形III−V族
化合物半導体混晶層は例えば、リン化ガリウム・インジ
ウム(GaXIn1-XP:0≦X≦1)では上記したよう
に、ガリウム(Ga)組成(=X)或いはインジウム
(In)組成(=1−X)を炭素含有p形GaAs系結
晶層との接合界面より遠方に向けて順次、変化させたG
XIn1-XP(0≦X≦1)層であるが、その組成勾配
層は、ガリウムとインジウムの成長原料の気相成長領域
への供給量を経時的に変化させて得られる。または、一
方の原料、例えば、ガリウム原料の供給量を一定としつ
つ、他方の原料、例えばインジウム原料の供給量を経時
的に変化させれば形成できる。両原料の供給比率を一定
に保持しながら、成膜温度を経時的に変化させ、温度に
依る原料の分解特性の差異を利用して組成勾配を付与す
る手段もある。一般には、所望の組成の勾配を制御性の
観点から原料の供給流量を経時的に変化させる技術手段
が好んで利用される。
【0022】組成勾配には数種類の様式が例示できる。
例えば、GaXIn1-XP(0≦X≦1)にあって、その
層厚の増加方向にガリウム(Ga)組成(=X)を連続
的に直線的に減少させる様式がある。他の例には、炭素
含有p形GaAs系結晶層との接合界面近傍の領域でガ
リウム組成を一定とした後、順次、ガリウム組成を連続
的に直線的或いは曲線的に減少させる様式がある。ま
た、別の例には、炭素含有p形GaAs系結晶層との接
合界面から遠方に向けてガリウム組成比またはインジウ
ム組成比(=1−X)を階段(step)状に変化させ
る様式がある。GaXIn1-XPにあって、ガリウム組成
比(=X)が増加すれば必然的にインジウム組成比(=
1−X)は減少する。GaAs系結晶とGaXIn1-X
層との選択エッチングの容易さ並びに表面準位密度の低
さなどの優位性から、炭素含有p形GaAs系結晶層と
n形GaXIn1-XP(0≦X≦1)層とのヘテロ接合構
造は、GaInP系HBTを構成するpnヘテロ接合構
造として好んで利用できる。
【0023】本発明の請求項6の発明に係わる第6の実
施形態では、炭素含有p形GaAs系結晶層とn形III
−V族化合物半導体層とのpn接合構造を利用して化合
物半導体HBTを構成する。特に、炭素含有p形GaA
s系結晶層をベース層とし、n形GaXIn1-XP組成勾
配層をエミッタ層及びコレクタ層とするGaXIn1-X
系化合物半導体HBTを構成する。また、炭素含有p形
GaXIn1-XAs層とn形AlzIn1-zAs組成勾配層
とからなるpn接合型ヘテロ接合構造を利用して、炭素
含有p形GaXIn1-XAs層をベース層とし、n形Al
zIn1-zAsをエミッタ層及びコレクタ層とするAlz
In1-zAs系化合物半導体HBTを構成する。pn接
合界面で禁止帯幅が最大となる様に組成勾配を付したn
形III−V族化合物半導体層を利用すれば、ベース層と
のバンド(band)障壁を高め、しいてはベース電流
の漏洩(leak)を抑制する作用を有し、長期に亘る
動作信頼性に優れるHBTがもたらされる効果がある。
【0024】
【実施例】(実施例1)本実施例では、GaXIn1-X
系ヘテロバイポーラトランジスタ(HBT)を構成する
場合を例にして、本発明を詳細に説明する。図2は本実
施例に係わるHBT100の断面模式図である。また、
平面模式図を図3に示す。
【0025】HBT100用のエピタキシャル積層構造
体は、アンドープ半絶縁性の結晶面(100)2°オフ
(off)GaAs単結晶を基板101として構成し
た。基板101としたGaAs単結晶の比抵抗は室温で
約2×108Ω・cmである。直径を約100mmとす
る基板101の表面上には、緩衝層102を構成するA
CGa1-CAs/GaAs系超格子構造体を堆積させ
た。超格子構造体はアルミニウム組成比(=C)を0.
30とするアンドープでp形のAl0.30Ga0.70As層
102aと、アンドープでp形のGaAs層102bと
から構成した。Al 0.30Ga0.70As層102aのキャ
リア濃度は約4×1013cm-3とし、層厚は45nmと
した。p形GaAs層102bのキャリア濃度は8×1
13cm-3とし、層厚は50nmとした。上記夫々の層
厚のAl0.30Ga0.70As層102aとp形GaAs層
102bとを交互に積層し、積層周期数は5周期とし
た。Al 0.30Ga0.70As層102aとp形GaAs層
102bは、何れも(CH33Ga/(CH33Al/
AsH3/H2反応系に依る減圧MOCVD法に依り、6
40℃で成膜した。102a層と102bのキャリア濃
度はAsH3 と(CH33Ga、(CH33Alの供給
比率(所謂V/III比率)を変えることにより制御し
た。成膜時の圧力は約1.3×104パスカル(Pa)
とした。キャリア(輸送)ガスには水素を利用した。以
下に示す各層の成膜時の圧力はすべて約1.3×104
パスカルである。成膜時の温度は炭素含有(ドープ)p
形GaAsの場合を除いてすべて640℃である。
【0026】緩衝層102上には、(CH33Ga/A
sH3/H2反応系を利用した減圧MOCVD法に依り、
Si(珪素)ドープのn形GaAs層をサブコレクタ
(sub collector)層103−1として積
層した。サブコレクタ層103−1を構成するGaAs
層のキャリア濃度は4×1018cm-3とした。キャリア
濃度はジシラン(分子式:Si26)のMOCVD反応
系への供給量を調整して制御した。層厚は500nmと
した。サブコレクタ層103−1上には、サブコレクタ
層と同様にしてSiドープGaAs層からなるn形Ga
Asコレクタ層103−2を積層させた。コレクタ層1
03−2のキャリア濃度は1×1016cm -3とし、層厚
は600nmとした。
【0027】n形GaAsコレクタ層103−2の上に
は、AsH3/(CH33Gaの反応系への供給比率
(V/IIIモル比率)を1.2に設定し、温度550℃
で炭素(C)ドープp形GaAsからなるp形ベース
(base)層104を積層した。キャリア濃度は約4
×1019cm-3とし、層厚は約45nmとした。
【0028】p形ベース層104を成長した後、エミッ
タ(emitter)層105を積層する前に640℃
に温度を上げて成長を中断する期間を設けた。成長中断
中はMOCVD反応系内に気相成長時にキャリアガスと
して利用した水素(H2)ガスを通流させたままの状態
とした。正確に5分間に亘る成長中断の期間を設けた
後、継続して(CH33Ga/(CH33In/PH3
反応系による減圧MOCVD法に依り、n形Ga0.51
0.49Pからなるエミッタ(emitter)層105
(キャリア濃度=4×1017cm-3、層厚=30nm)
を堆積した。また、エミッタ層105上には、オーミッ
クコンタクト層106として(CH33Ga/(C
33In/AsH3反応系にジシランを添加し、減圧
MOCVD法に依り、Siドープn形Ga0.50In0.50
As層(キャリア濃度=6×1018cm -3、層厚=60
nm)を堆積して、npn型HBT用の積層構造体の形
成を終了した。積層構造体の気相成長を終了した後、反
応系内に窒素(N2)ガスを充満させた後、640℃か
ら350℃に毎分約30℃の冷却速度で降温させた。3
50℃から室温に至る迄は自然冷却させた。この冷却操
作により、炭素ドープp形GaAsベース層104内部
の水素原子(プロトン)の濃度を約2.0×1018cm
-3に低下させた。
【0029】図1は冷却後、温度10Kで測定した炭素
ドープp形GaAs層のルミネッッセンス(PL)スペ
クトルである。中心波長を約830nmとする第1のル
ミネッセンス発光と、中心波長を約852nmとする第
2のルミネッセンス発光が出現した。第1のルミネッセ
ンス発光に対する第2のルミネッセンス発光の強度の比
率は約1.3であった。また、一般的なSIMS分析に
依れば、ベース層104をなすCドープp形GaAs層
内の炭素原子濃度は約4.3×1019cm-3と定量され
た。
【0030】積層構造体に湿式手段によるエッチング加
工を施して、図2に示す如くのp形ベース層104及び
n形コレクタ層103の表面を露出させた断面構造を形
成した。次に、露出させたベース層104の表面領域に
金・亜鉛合金からなるp形オーミック性のベース電極1
07を形成した。露出したコレクタ層103の表面領域
には、金・ゲルマニウム合金からなるn形オーミック性
のコレクタ電極108を形成した。また、残置したエミ
ッタ層105の表面上には、金・ゲルマニウム合金から
なるn形オーミック性のエミッタ電極109を形成し
て、npn接合型GaInP系HBT100を構成し
た。
【0031】HBT100のコレクタ電流の電流密度を
約1kA/cm2に設定した際の、ベース電流(Ib)
に対するコレクタ電流(Ic)の比率、所謂、電流増幅
率(β=Ic/Ib)は約110であった。また、βの
ドリフト(経時変化率)は約0.8%と小であった。
【0032】(比較例)炭素含有p形GaAs層(ベー
ス層)を変えた外は図2に示す実施例1と同様の構造の
npn接合型GaInPHBTを構成した。図2と同様
の構成要素には、同一の符号を付して、その説明を省略
する。各層の成膜時の圧力は1.3×104パスカル、
成膜温度は、炭素含有p形GaAs層を除き、640℃
である。
【0033】実施例1に記載のGaAsコレクタ層10
3−2の上には、AsH3/(CH33Ga減圧MOC
VD反応系への供給比率(=V/IIIモル比率)を2.
0に設定して成長させた炭素(C)ドープp形GaAs
層をp形ベース(base)層104として積層した。
ベース層104をなす炭素ドープp形GaAs層の層厚
は約45nmとした。成長温度は510℃に設定した。
【0034】p形GaAsベース層104の成長を終了
した後、エミッタ層105及びオーミックコンタクト層
106を積層して、npn型HBT用の積層構造体の形
成を終了した。積層構造体の気相成長を終了した後、6
40℃から室温に水素雰囲気中で自然冷却させた。この
冷却条件では、炭素ドープGaAsベース層104内部
の水素原子(プロトン)の濃度は約2.2×1019cm
-3、炭素原子濃度は約4.3×1019cm-3となった。
炭素ドープGaAsベース層104内の炭素原子濃度と
水素原子濃度の差異は、同層104のキャリア濃度(=
2×1019cm -3)と略同一となった。
【0035】図4は温度10Kで測定した炭素ドープp
型GaAs層のルミネッセンス(PL)スペクトルであ
る。中心波長を約831nmとする第1のルミネッセン
ス発光(L1)が出現した。第2のルミネッセンス発光
(L2)は、ベース層104とした炭素ドープp形Ga
As層内部の水素原子濃度が高濃度であるのを反映し
て、僅かに長波長の約849nmに出現した。また、p
形GaAs層を好適な成長温度範囲よりも更に低温で成
長させたため、結晶性が悪く、第2のルミネッセンス発
光(L2)の強度は、第1のそれ(L1)に対して約
0.4倍であった。
【0036】実施例1と同様の加工手段により積層構造
体から、npn接合型GaInPHBT100を構成し
た。ベース電流(=Ib)に対するコレクタ電流(=I
c)の比率で表したHBT100の電流増幅率(β=I
c/Ib)は約50と低く、また、βのドリフト(経時
変化率)は約1.5%と大であった。
【0037】(実施例2)本実施例では、III族元素に
組成勾配を付したn形III−V族化合物半導体層をエミ
ッタ層として炭素含有p形GaAs層に接合させて、G
aInP系HBTを構成する場合を例にして本発明を具
体的に説明する。各層の成膜時の圧力は約1.3×10
4パスカル、成膜温度は、炭素含有p形GaAsを除
き、640℃である。
【0038】p形GaAs層104までを実施例1と同
様にして、成長した後(図2参照)、エミッタ(emi
tter)層105を積層する前に温度を640℃に上
げて成長を中断する期間を設けた。成長中断中はMOC
VD反応系内に気相成長時にキャリアガスとして利用し
た水素(H2)ガスを通流させたままの状態とした。正
確に5分間に亘る成長中断の期間を設けた後、継続し
て、ガリウム組成(=X)に組成勾配を付したSiドー
プn形GaXIn1-XP(0≦X≦1)からなるエミッタ
層105(キャリア濃度=4×1017cm-3、層厚=3
5nm)を積層させた。ガリウム組成比(=X)は炭素
ドープp形GaAsベース層104との接合界面で約
0.80とした。ガリウム組成比はp形GaAsベース
層104との接合界面から約7nmの幅の領域に於いて
直線的に0.51に至る迄減少させた。その後、ガリウ
ム組成比は一定の0.51とした。また、エミッタ層1
05上には、実施例1と同様にオーミックコンタクト層
106を堆積して、npn型HBT用の積層構造体の形
成を終了した。
【0039】積層構造体の気相成長を終了して、反応系
内に窒素(N2)ガスを充満させた後、640℃から約
400℃に毎分約25℃の冷却速度で降温させた。約4
00℃から室温に至る迄は自然冷却させた。この冷却操
作により、炭素ドープGaAsベース層104内部の水
素原子(プロトン)の濃度は約1.8×1018原子/c
3に低下させた。
【0040】実施例1と同様の加工手段により積層構造
体から、npn接合型GaInP系HBT100を構成
した。HBT100の電流増幅率(β=Ic/Ib)は
約120であった。また、βのドリフト(経時変化率)
は約0.3%と実施例1のHBTに比較して変動率は更
に小となった。更に、ベース電極107とエミッタ電極
109との間に1.0Vの電圧を印加した際のベース電
流値は約10ナノアンペア(nA)程度と低値となっ
た。
【0041】
【発明の効果】本発明によるルミネッセンス発光の強度
比を規定された範囲内とする炭素含有p形GaAs系結
晶層を用いれば、炭素原子濃度を好適な範囲内とし、且
つ結晶性に優れるため、電流増幅率が高い化合物半導体
HBTが得られる。また電流増幅率の経時変化を減少さ
せることができる。
【0042】特に水素原子濃度を5×1018原子/cm
3以下とする炭素含有p形GaAs系結晶層からは、電
流増幅率等の特性の経時変化がさらに小さく安定に動作
する化合物半導体HBTが得られる。
【0043】本発明において、例えば炭素含有p形Ga
As系結晶層をベース層とし、これにIII族混晶のn形I
II−V族化合物半導体結晶層を接合させる構成とし、そ
のn形III−V族化合物半導体結晶層を、p形ベース層
との接合界面で高い障壁をもたらす様にIII族元素に組
成勾配を付した積層構造体からは、電流増幅率に特に優
れ、且つその変動率の小さい化合物半導体ヘテロバイポ
ーラトランジスタが得られる。また接合界面で高い障壁
がもたらされることにより、p形ベース層の漏洩電流を
低減する作用効果を有する。
【図面の簡単な説明】
【図1】本発明に係わる炭素ドープp形GaAs層の温
度10Kにおけるフォトルミネッセンススペクトルであ
る。
【図2】実施例1に記載のHBTの断面模式図である。
【図3】実施例1に記載のHBTの平面模式図である。
【図4】比較例に記載の炭素ドープp型GaAs層の温
度10Kにおけるフォトルミネッセンススペクトルであ
る。
【符号の説明】
L1 第1のルミネッセンス発光 L2 第2のルミネッセンス発光 100 化合物半導体HBT 101 GaAs単結晶基板 102 超格子構造緩衝層 102a AlGaAs緩衝層構成層 102b GaAs緩衝層構成層 103−1 n形GaAsサブコレクタ層 103−2 n形GaAsコレクタ層 104 p形GaAsベース層 105 n形GaInPエミッタ層 106 n形オーミックコンタクト層 107 ベース電極 108 コレクタ電極 109 エミッタ電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F003 AP04 AZ09 BA92 BB01 BB04 BC02 BC08 BE04 BE90 BF06 BM03 BP23 BP32 5F045 AA04 AA05 AB10 AB17 AC01 AC08 AC19 AD09 AE13 AF04 BB04 BB16 CA02 CA10 DA68

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 炭素(元素記号:C)を含有するp形の
    砒化ガリウム(化学式:GaAs)系結晶層(炭素含有
    p形GaAs系結晶層)を備えてなる化合物半導体ヘテ
    ロ接合バイポーラトランジスタ用の化合物半導体積層構
    造体であって、炭素含有p形GaAs系結晶層が、Ga
    Asのバンド端遷移に起因する第1のフォトルミネッセ
    ンス発光と、第2のフォトルミネッセンス発光とを有
    し、第2のフォトルミネッセンス発光は第1のフォトル
    ミネッセンス発光よりも発光波長を長波長とし、且つ、
    第1のフォトルミネッセンス発光の強度に対する第2の
    フォトルミネッセンス発光の強度比が0.5以上で3以
    下であることを特徴とする化合物半導体積層構造体。
  2. 【請求項2】 炭素含有量が炭素原子濃度で1×1019
    原子/cm3以上6×1019原子/cm3以下であること
    を特徴とする請求項1に記載の化合物半導体積層構造
    体。
  3. 【請求項3】 第1及び第2のフォトルミネッセンス発
    光を有する炭素含有p形GaAs系結晶層の水素原子濃
    度が、5×1018原子/cm3以下であることを特徴と
    する請求項1または2に記載の化合物半導体積層構造
    体。
  4. 【請求項4】 第1及び第2のフォトルミネッセンス発
    光を有する炭素含有p形GaAs系結晶層に、n形のII
    I−V族化合物半導体結晶層が接合されていることを特
    徴とする請求項1ないし3のいずれか1項に記載の化合
    物半導体積層構造体。
  5. 【請求項5】 n形のIII−V族化合物半導体結晶層に
    は、炭素含有p形GaAs系結晶層との接合界面から層
    厚の増加方向にIII族元素混晶の構成元素の組成に禁止
    帯幅が減少するように勾配が付されていることを特徴と
    する請求項4に記載の化合物半導体積層構造体。
  6. 【請求項6】 請求項1ないし3のいずれか1項に記載
    の第1及び第2のフォトルミネッセンス発光を有する炭
    素含有p形GaAs系結晶層をベース(base)層と
    し、請求項4または5に記載のn形のIII−V族化合物
    半導体結晶層をエミッタ(emitter)層及びコレ
    クタ(collector)層として備えてなる化合物
    半導体ヘテロ接合バイポーラトランジスタ。
JP2000362534A 2000-09-08 2000-11-29 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ Pending JP2002164533A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000362534A JP2002164533A (ja) 2000-11-29 2000-11-29 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ
AU2001282579A AU2001282579A1 (en) 2000-09-08 2001-08-31 Compound semiconductor multilayer structure and bipolar transistor using the same
PCT/JP2001/007536 WO2002021599A2 (en) 2000-09-08 2001-08-31 Compound semiconductor multilayer structure and bipolar transistor using the same
US10/363,315 US6876013B2 (en) 2000-09-08 2001-08-31 Compound semiconductor multilayer structure and bipolar transistor using the same
DE10196596T DE10196596B4 (de) 2000-09-08 2001-08-31 Verfahren zur Herstellung einer Kristallschicht in einer Verbindungshalbleiter-Mehrschichtsstruktur
TW90122223A TW515113B (en) 2000-09-08 2001-09-07 Compound semiconductor multi-layer constructing crystal layer and using the same of compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000362534A JP2002164533A (ja) 2000-11-29 2000-11-29 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2002164533A true JP2002164533A (ja) 2002-06-07

Family

ID=18833793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000362534A Pending JP2002164533A (ja) 2000-09-08 2000-11-29 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP2002164533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070924A (ja) * 2007-09-11 2009-04-02 Sumitomo Electric Ind Ltd Iii族窒化物半導体光素子を作製する方法、およびフォトルミネッセンススペクトルを測定する方法
JP2012109557A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および垂直共振器面発光レーザ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388335A (ja) * 1989-08-31 1991-04-12 Fujitsu Ltd ヘテロ接合バイポーラ半導体装置
JPH07193078A (ja) * 1991-11-13 1995-07-28 Internatl Business Mach Corp <Ibm> ヘテロ接合トランジスタ及びその製造方法
JPH1022353A (ja) * 1996-07-03 1998-01-23 Sumitomo Chem Co Ltd エピタキシャル半導体の検査方法
JPH11251329A (ja) * 1998-03-05 1999-09-17 Hitachi Cable Ltd 半導体ウェハ及びその製造方法
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP2000133654A (ja) * 1998-10-23 2000-05-12 Furukawa Electric Co Ltd:The バイポーラトランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388335A (ja) * 1989-08-31 1991-04-12 Fujitsu Ltd ヘテロ接合バイポーラ半導体装置
JPH07193078A (ja) * 1991-11-13 1995-07-28 Internatl Business Mach Corp <Ibm> ヘテロ接合トランジスタ及びその製造方法
JPH1022353A (ja) * 1996-07-03 1998-01-23 Sumitomo Chem Co Ltd エピタキシャル半導体の検査方法
JPH11251329A (ja) * 1998-03-05 1999-09-17 Hitachi Cable Ltd 半導体ウェハ及びその製造方法
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP2000133654A (ja) * 1998-10-23 2000-05-12 Furukawa Electric Co Ltd:The バイポーラトランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070924A (ja) * 2007-09-11 2009-04-02 Sumitomo Electric Ind Ltd Iii族窒化物半導体光素子を作製する方法、およびフォトルミネッセンススペクトルを測定する方法
JP2012109557A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および垂直共振器面発光レーザ
JP2016129268A (ja) * 2010-10-27 2016-07-14 住友化学株式会社 半導体基板、半導体基板の製造方法および垂直共振器面発光レーザ

Similar Documents

Publication Publication Date Title
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward &lt;1-100&gt; and &lt;11-20&gt; directions relative to {0001} crystal planes
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
JP2004047764A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
Beam III et al. The use of tertiarybutylphosphine and tertiarybutylarsine for the metalorganic molecular beam epitaxy of the In0. 53Ga0. 47As/InP and In0. 48Ga0. 52P/GaAs materials systems
US6462361B1 (en) GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
US6876013B2 (en) Compound semiconductor multilayer structure and bipolar transistor using the same
JP2002164533A (ja) 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ
US20040113143A1 (en) Semiconductor device having a lattice-mismatched semiconductor layer on a substrate
US7157749B2 (en) Bipolar transistor with a GaAs substrate and a SiGe base or collector
US6800879B2 (en) Method of preparing indium phosphide heterojunction bipolar transistors
JPH09246527A (ja) 半導体装置
JP3631600B2 (ja) 化合物半導体基板
JP2002083816A (ja) 化合物半導体ヘテロ接合構造体
US6191014B1 (en) Method for manufacturing compound semiconductor
JP2004140038A (ja) 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
US20060255367A1 (en) Compound semiconductor epitaxial substrate
JPH05283813A (ja) 半導体装置の製造方法
JP2000124444A (ja) 半導体装置及びエピタキシャルウェハ
JPH0864614A (ja) ヘテロ接合バイポーラトランジスタ、AlGaAsエピタキシャル成長層及び結晶成長方法
JP3326378B2 (ja) 半導体装置
TW515113B (en) Compound semiconductor multi-layer constructing crystal layer and using the same of compound semiconductor device
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JPH02156522A (ja) 半導体装置の製造方法
JP2003303829A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JPH07111348A (ja) ガンダイオード

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20050530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109