JP3631600B2 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP3631600B2
JP3631600B2 JP32496897A JP32496897A JP3631600B2 JP 3631600 B2 JP3631600 B2 JP 3631600B2 JP 32496897 A JP32496897 A JP 32496897A JP 32496897 A JP32496897 A JP 32496897A JP 3631600 B2 JP3631600 B2 JP 3631600B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
layer
growth
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32496897A
Other languages
English (en)
Other versions
JPH11163399A (ja
Inventor
永 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32496897A priority Critical patent/JP3631600B2/ja
Publication of JPH11163399A publication Critical patent/JPH11163399A/ja
Application granted granted Critical
Publication of JP3631600B2 publication Critical patent/JP3631600B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は周期表第IV族の単一元素から成る基板上に、周期表第III−V族の化合物半導体層を形成した化合物半導体基板に関し、特に、光素子、電子素子、光電子素子、およびこれらの集積回路に用いられる化合物半導体基板に関する。
【0002】
【従来の技術】
ガリウム砒素のような周期表第III−V族の化合物半導体を用いた電子デバイスは、シリコン半導体を用いたデバイスより高速・高周波域で動作することが可能であるため、マイクロ波デバイスやミリ波デバイスなどの電子素子、或いはLED(発光ダイオード)やLD(レーザーダイオード)などの光デバイスへの利用が拡大している。
【0003】
ところが、化合物半導体のみから成るバルク状の化合物半導体基板は、口径が末だ3〜4インチ、大きくても5〜6インチ程度と小さく、しかも高価格であり、6〜8インチさらには12インチといった大口径化が達成されて低価格であるシリコン基板と比較して、その上に形成される半導体装置の量産化と今後の成長を困難としている。
【0004】
そこで、注目されているのがシリコン基板上に化合物半導体層をエピタキシャル成長させたヘテロエピタキシャル成長の化合物半導体基板である。シリコン基板に化合物半導体をエピタキシャル成長することで、化合物半導体層を有する基板の大口径化と低コスト化が可能となる。また、シリコン基板上に化合物半導体層を形成した基板は、機械的強度に優れ、且つ熱伝導性が高いため、半導体装置を形成した際の放熱性に優れるなどの特徴を有する。また、ガリウム砒素などの化合物半導体材料は、光学特性と電気特性を併せ持つため、シリコン基板上に優れた結晶性の化合物半導体を成長できれば、MESFET(金属半導体電界効果トランジスタ)やHEMT(高電子移動度トランジスタ)などの電子素子と共に、LEDやLDなどの光素子を同一基板上に作製した光・電子混成デバイスを実現することも可能になる。
【0005】
シリコン基板上に化合物半導体を形成した半導体基板は、このような多くのメリットを持つ反面、シリコンなどの第IV族の元素から成る基板上にガリウム砒素などのIII−V族の元素から成る化合物半導体層をヘテロエピタキシャル成長させると、化合物半導体層の成長初期における成長時の基板温度が高いため、化合物半導体層に基板材料のシリコン原子が拡散侵入し、これが化合物半導体に対してドーパントとなって化合物半導体層が低抵抗となり、それを用いたデバイス特性が劣化するという問題があった。
【0006】
シリコン基板上に形成した化合物半導体層上に、さらに第2の化合物半導体層を形成し、この第2の化合物半導体層をデバイスの動作層とする場合、シリコン基板の直上に形成した化合物半導体がデバイスの動作層となる第2の化合物半導体層よりも一般に低抵抗となるため、動作層に形成されたデバイスの特性を劣化させたり、デバイス間の素子分離が不十分となって素子の複合形成や集積化(IC化)を困難にしていた。例えば、FETでは、ピンチオフ特性の低下、しきい値のシフト、ドレインコンダクタンスの増加を起こし、素子の性能を低下させる。また、素子を高集積化した場合、素子間のリーク電流の発生などによって素子の分離特性が低下し、集積回路の動作不良、消費電力の増加、遅延時間の増加などの性能低下をもたらす。
【0007】
そこで、このシリコン基板と化合物半導体層との界面での低抵抗層によるデバイスへの影響を軽減もしくは無くすために、幾つかの公報が開示されている。
【0008】
▲1▼特開平7−273024号公報では、シリコン基板上に1×1018atoms・cm−3以上のP型の不純物を導入した化合物半導体によるバッファ層を形成することにより、シリコン基板との界面の低抵抗化を防止した化合物半導体基板が開示されている。
【0009】
▲2▼特開平8−321444号公報では、シリコン基板表面に凹凸を形成し、その上に化合物半導体を成長し、その後高温アニール手段を経て、界面にPN接合を形成し、これを空乏層とすることによって、シリコン基板との界面近傍に形成される低抵抗層の実質的な厚みを小さくして抵抗値を高くし、デバイスへの影響を小さくした化合物半導体基板が開示されている。
【0010】
▲3▼特開平5−144764号公報では、シリコン基板上にガリウム砒素層を成長させた後、ガリウム砒素層の上から酸素イオンを界面に到達するように高エネルギーで注入して、このシリコン基板との界面近傍を高抵抗化した化合物半導体基板が開示されている。
【0011】
▲4▼特開平6−208963号公報では、シリコン基板と化合物半導体層との間に、酸素を1×1016〜1×1021atoms・cm−3添加した高抵抗な化合物半導体層を少なくとも1層形成することにより、シリコン基板との界面近傍に導電層が形成されることを防止した化合物半導体基板が開示されている。
【0012】
【発明が解決しようとする課題】
しかしながら、上記▲1▼のごとくシリコン基板上に1×l018atoms・cm−3以上のP型の不純物を導入した化合物半導体から成るバッファ層を形成した場合、シリコン基板に近いバッファ層の下層部では1×1018atoms・cm−3以上のP型不純物の導入で、より高抵抗化することも可能であるが、シリコンの拡散濃度が小さいバッファ層の中層部から上層部では、逆効果として、導入したP型不純物によって低抵抗化するという問題がある。
【0013】
また、上記▲2▼のごとくシリコン基板上に凹凸を形成して、その上にエピタキシャル成長させた極薄の動作層は、基板の凹凸の影響を受けて結晶中に欠陥が生じており、この動作層にデバイスが形成されると、化合物半導体デバイスの大きな特徴である高い電子移動度が低下し、化合物半導体デバイスの本来の特性である高速動作性などの特性が発揮できないといった問題を生じてしまう。実際、シリコン基板上にエピタキシャル成長させた化合物半導体層を鏡面研磨し、その上に再度エピタキシャル成長し、この再エピタキシャル成長層にデバイスを形成することにより、特性の向上が図れたという公報もこれまで開示されている。したがって、化合物半導体層が形成されるシリコン基板の表面が凹凸であることは極めて不利である。
【0014】
また、上記▲3▼のごとくシリコン基板上にガリウム砒素層を成長させた後に、ガリウム砒素層の上から酸素イオンをシリコン基板との界面に到達するように高エネルギーで注入して界面近傍を高低抗化する場合、デバイスを形成するガリウム砒素層に与えるダメージが強く、イオン注入後のアニールによってダメージを軽減したとしても、完全に回復させることは難しく、また酸素濃度の層分布の制御が困難で、ガリウム砒素デバイスの大きな特徴である高い電子移動度が劣化し、ガリウム砒素デバイス本来の特性である高速動作性などの特性が発揮できないといった問題がある。
【0015】
また、上記▲4▼のごとくシリコン基板と化合物半導体層との間に、1×1016atoms・cm−3〜1×1021atoms・cm−3で、酸素を添加した膜厚200nm以上の高抵抗な化合物半導体層を形成することにより、界面近傍の導電層の絶縁不良の防止を図る場合、高濃度の酸素添加では成長表面が荒れ、例え酸素添加濃度を抑制したとしても、膜厚が厚くなった場合、成長表面が荒れる傾向がある。
【0016】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、シリコン基板上にエピタキシャル成長させる化合物半導体層が低抵抗化したり、結晶性が損なわれることを解消した化合物半導体基板を提供することを目的とする。
【0017】
本発明により、MESFETやHEMTなどの電子デバイスや、LEDやLDなどの光デバイスなどの特性の劣化を防止し、これらデバイス間の素子分離を確実にすることで素子の複数形成や複合形成や高集積化を可能とする化合物半導体基板を提供しようとするものである。
【0018】
【課題を解決するための手段】
本発明の化合物半導体基板は、シリコンから成る基板上に、周期表第III−V族の元素から成る化合物半導体層を前記基板に連続してエピタキシャル成長させた化合物半導体基板において、前記化合物半導体層が周期表周期表第II、VI族の元素、炭素およびゲルマニウムのうちの少なくとも一種を、その原子濃度が前記基板との界面側で1×1017atoms・cm−3以上となり、且つ上層側で1×1017atoms・cm−3以下となるような勾配を有して含有する。
【0019】
【作用】
シリコンなどの周期表第IV族の単一元素から成る基板上に、ガリウム砒素などの周期表第III−V族の元素から成る化合物半導体層をエピタキシャル成長させる場合、良好なエピタキシャル成長層を得るために、基板温度を高温に設定し、成長雰囲気を適正に設定する。これらの設定された成長条件により、特にエピタキシャル成長初期において、基板の構成元素であるシリコンなどの周期表第IV族の元素が成長層の構成元素であるガリウム砒素などの周期表第III−V族の元素中に拡散侵入し、成長層の電気抵抗が本来の電気抵抗より低下する。
【0020】
この成長層の電気抵抗の低下は、本来、半絶縁性(比抵抗が10〜10Ω・cm前後の高抵抗)である化合物半導体がP型半導体もしくはN型半導体に変化することによる。周知のように、エピタキシャル成長させたガリウム砒素結晶中に基板材料のシリコン原子が侵入した場合、ガリウム原子と置換するとN型半導体として低抵抗化し、砒素原子と置換するとP型半導体として低抵抗化する。この置換のいずれが起こるか、またそのドーピング濃度は、成長装置や成長条件による。例えばMOCVD装置の場合、原料ガスの供給量が一定でも、温度、原料ガスのガス分圧(V/III 比)、成長圧力などの成長条件により変化するもので、一概にいずれかに定めることはできない。
【0021】
このような置換を補償する手段として、シリコン原子がガリウム原子と置換した場合、他のガリウム原子と置換する亜鉛原子のような周期表第II族の原子の補償、もしくは砒素原子と置換する炭素原子のような周期表第IV族の原子の補償が、高抵抗化に具合がよい。或いはシリコン原子が砒素原子と置換した場合、他の砒素原子と置換するセレン原子のような周期表第VI族の原子の補償、もしくはガリウム原子と置換するゲルマニウム原子のような周期表第IV族の原子の補償が高抵抗化に具合がよい。
【0022】
さらに、この成長層の電気抵抗の低下は、成長層の成長初期と成長後期で異なる。成長初期の成長層の下層部に拡散侵入したシリコン原子の濃度は高く、成長後期の成長層の上層部に拡散侵入したシリコン原子の濃度は低い。従って、拡散侵入したシリコン原子の濃度に応じて、補償する原子の濃度が成長層の成長初期と成長後期で異なるのが、成長層の下層部から上層部までの各層部において高抵抗化に具合がよい。
【0023】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づき詳細に説明する。
図1は本発明に係る化合物半導体装置の一実施形態を示す断面図であり、1は周期表第IV族の元素から成る基板、2は基板上に形成される化合物半導体層である。
【0024】
化合物半導体層2を形成するための基板1としては、シリコンやゲルマニウムなどの周期表第IV族の元素から成る基板が用いられる。この周期表第IV族の元素から成る基板1としては、(100)面が<011>方向に2〜7°傾斜した基板などが好適に用いられる。この周期表第IV族の元素から成る基板1は、1 ×10〜10Ω・cm程度の高抵抗半導体基板が望ましい。
【0025】
周期表第IV族の元素から成る基板1上には、周期表第III−V族の元素から成る化合物半導体層2が形成される。このような化合物半導体層2には、GaAs、InP、AlGaAs、InGaP、InGaAs、AlGaInP、InGaAsPなどがある。このような化合物半導体層は、周期表第IV族の元素から成る基板上に一層、もしくは複数層形成される。形成される化合物半導体層2の厚みは使用目的に応じて種々設定されるが、通常は0.1〜4μm程度である。
【0026】
このような化合物半導体層2は、有機金属材料を加熱して分解して、他の有機金属材料の構成元素と反応させる有機金属化学気相成長(MOCVD)法などで形成される。MOCVD法では、基板1をカーボンサセプタ上に設置して、原料ガスを分解・反応させることにより、基板1上に化合物半導体層2を形成する。
【0027】
まず、周期表第IV族の元素から成る基板1を洗浄し、これをMOCVD装置内のカーボンサセプタ上に設置し、水素とアルシン(AsH)の混合ガスの雰囲気下で基板を900℃で約10分間加熱して基板1表面の自然酸化膜を蒸発・除去する。
【0028】
次に、基板温度を550℃まで下げて、そのままの状態で成長ガスに切り換える。この場合、原料ガスとしては、トリメチルガリウム(TMG)、トリエチルガリウム(TEG)、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、トリメチルインジウム(TMI)、トリエチルインジウム(TEI)、フォスフィン(PH)、アルシン(AsH)などが用いられる。また、キャリアガスとして水素ガスなどが用いられる。
【0029】
上記原料ガスに加えて、周期表第II、IV族、またはVI族の元素を含有するドーピングガスを流す。このようなドーピングガスとしては、トリメチルジンク(TMZ)、トリエチルジンク(TEZ)、シラン(SiH)、セレン化水素(HSe)などがある。このドーピングガスの供給流量をマスフローコントローラ(MFC)で成長時間とともに次第に減らして形成する。この場合、図3に示すように、基板1側から表面側に向かって漸次減少するような傾斜濃度でドーピングされるように形成する。なお、この傾斜濃度は、図4に示すように化合物半導体層の膜厚と比例的に、また図5に示すように多段的に、さらに図6に示すようにな二段階的に減少するように形成してもよい。
【0030】
このエピタキシャル成長層2のドーピング原子濃度は、基板1との界面側から表面側に向かって、l×l017atoms・cm−3以上から1×1017atoms・cm−3以下になるような勾配を有しなければならない。すなわち、エピタキシャル成長層2の基板1側の界面に拡散侵入したシリコン原子濃度は成長条件にもよるが、少なくとも1×1017atoms・cm−3以上であり、また基板1と反対側の上層部に拡散侵入したシリコン原子濃度は成長条件にもよるが、多くとも1×1017atoms・cm−3以下であるからである。
【0031】
図2は、本発明に係る化合物半導体基板の他の実施形態を示す図である。この実施形態では、周期表第IV族の元素から成る基板1上に化合物半導体層2を形成し、この化合物半導体層2上に、さらに周期表第III−V族の元素から成る第2の化合物半導体3をエピタキシャル成長させたものである。この場合、化合物半導体層2をバッファ層として機能させ、第2の化合物半導体層3をFETなどの動作層として機能させることができる。
【0032】
本発明ではシリコン基板上にガリウム砒素成長層を形成することが一般的であり、さらに周期表第II、IV、またはVI族の元素をドーピングガスとして用いるが、このようなシリコン、ガリウム、或いは砒素などと周期表の同一族に属する元素であれば全く同じ作用となり、ドーピングガスなども選択して用いることができる。
【0033】
<実施例1>
減圧MOCVD装置を用いて、図1に示すように、シリコン単結晶基板1上にガリウム砒素層2を2μmの膜厚となるようにエピタキシャル成長した。(100)面から2°傾いたオフアングルのシリコン基板1を洗浄し、これを減圧MOCVD装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を900℃で約10分間加熱してシリコン基板1表面のSiO自然酸化膜を蒸発・除去した。
【0034】
次に、基板温度を550℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素ガスをキャリアガスとしてトリメチルガリウム(TMGa)とアルシン(AsH)ガスを流量比でAsH/TMGa=50で用いた。本実施例では、成長時のガス圧を20Torrに設定した。ガス圧を20Torrに設定したので、拡散侵入したシリコン原子はガリウム砒素成長層のGa原子と置換して、n型不純物として作用する。そのため、本実施例ではドーピングガスとして四塩化炭素(CCl)を用い、このドーピングガスの供給流量を成長時間と共に次第に減らした。この流量制御には、マスフローコントローラ(MFC)を用い、外部より印加電圧を自動制御した。この間、ガリウム砒素成長層に基板から拡散侵入したシリコン原子濃度を打ち消すように、成長ガスに添加した四塩化炭素からのC原子のドーピングを行なった。本実施例では、図3に示すようなドーピング傾斜原子濃度となるように、ドーピング用の添加ガスの供給量をMFCで制御した。
【0035】
得られた基板のエピタキシャル成長層の抵抗率が大きくなるようにドーピングガスの供給量をスタート時で変化させた結果、ドーピングガスの供給無しの場合の抵抗率が1×10Ω・cmであるのに対し、ドーピングガスを最適に供給した場合の抵抗率は1×10Ω・cmとなった。なお、シリコン基板の抵抗率が影響することが考えられるため、このシリコン基板をエッチングで除去した後に、エピタキシャル層の抵抗率を測定した。
【0036】
<実施例2>
減圧MOCVD装置を用いて、図1に示すように、シリコン単結晶基板1上にガリウム砒素層2を2μmの膜厚となるようにエピタキシャル成長した。基板の準備は実施例1と同じとした。基板温度を550℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。本実施例では、このガリウム砒素成長ガスとしては、水素ガスをキャリアガスとして、トリメチルガリウム(TMGa)とアルシン(AsH)ガスを流量比でAsH/TMGa=80で用いた。また、本実施例では、成長時のガス圧を100Torrに設定したので、拡散侵入したシリコン原子はガリウム砒素成長層のAs原子と置換してP型不純物として作用することから、成長ガスと共に、ドーピングガスとしてHSeガスを用い、このドーピングガスの供給流量を成長時間と共に次第に減らした。この間、基板からガリウム砒素成長層に拡散侵入したシリコン原子濃度を打ち消すように、成長ガスに添加したHSeガスからのSe原子のドーピングを行なった。本実施例では、ドーピング用の添加ガスの供給量が図3に示すようなドーピング傾斜原子濃度となるように、MFCで制御した。
【0037】
得られた基板のエピタキシャル成長層の抵抗率が大きくなるようにドーピングガスの供給量を調整した結果、ドーピングガスの供給無しの場合の抵抗率が5×10Ω・cmであるのに対し、ドーピングガスを供給した場合の抵抗率は3×10Ω・cmとなった。なお、エピタキシャル層2の抵抗率はシリコン基板をエッチングで除去した後に測定した。
【0038】
【発明の効果】
以上のように、本発明では、周期表第IV族の単一元素から成る基板上に周期表第III−V族の化合物半導体層をエピタキシャル成長させる際に、拡散侵入する基板の構成原子の価電子制御作用を打ち消すように補償原子を基板に接した化合物半導体層中に濃度傾斜ドーピングすることから、基板上の化合物半導体層の高抵抗化が図られ、この化合物半導体層もしくはこの化合物半導体層上に形成される第2の化合物半導体層にMESFETなどのデバイスを形成したときに、素子の特性向上や素子の分離特性が優れた化合物半導体基板が得られる。
【図面の簡単な説明】
【図1】本発明に係る化合物半導体装置の一実施形態を示す断面図である。
【図2】本発明に係る化合物半導体装置の他の実施形態を示す断面図である。
【図3】本発明に係る化合物半導体装置のドーピング勾配の一例を示す図である。
【図4】本発明に係る化合物半導体装置のドーピング勾配の二番目の例を示す図である。
【図5】本発明に係る化合物半導体装置のドーピング勾配の三番目の例を示す図である。
【図6】本発明に係る化合物半導体装置のドーピング勾配の四番目の例を示す図である。
【符号の説明】
1‥‥‥基板、2‥‥‥化合物半導体層

Claims (1)

  1. シリコンから成る基板上に、周期表第III−V族の元素から成る化合物半導体層を前記基板に連続してエピタキシャル成長させた化合物半導体基板において、前記化合物半導体層が周期表周期表第II、VI族の元素、炭素およびゲルマニウムのうちの少なくとも一種を、その原子濃度が前記基板との界面側で1×1017atoms・cm−3以上となり、且つ上層側で1×1017atoms・cm−3以下となるような勾配を有して含有することを特徴とする化合物半導体基板。
JP32496897A 1997-11-26 1997-11-26 化合物半導体基板 Expired - Fee Related JP3631600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32496897A JP3631600B2 (ja) 1997-11-26 1997-11-26 化合物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32496897A JP3631600B2 (ja) 1997-11-26 1997-11-26 化合物半導体基板

Publications (2)

Publication Number Publication Date
JPH11163399A JPH11163399A (ja) 1999-06-18
JP3631600B2 true JP3631600B2 (ja) 2005-03-23

Family

ID=18171646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32496897A Expired - Fee Related JP3631600B2 (ja) 1997-11-26 1997-11-26 化合物半導体基板

Country Status (1)

Country Link
JP (1) JP3631600B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298005A1 (en) * 2007-10-12 2011-12-08 Lattice Power (Jiangxi) Corporation Method for fabricating an n-type semiconductor material using silane as a precursor
JP5205071B2 (ja) * 2008-02-01 2013-06-05 富士通株式会社 発光素子及び集積素子
US9330908B2 (en) 2013-06-25 2016-05-03 Globalfoundries Inc. Semiconductor structure with aspect ratio trapping capabilities
US9349809B1 (en) 2014-11-14 2016-05-24 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren

Also Published As

Publication number Publication date
JPH11163399A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
EP1655766B1 (en) Substrate for growth of nitride semiconductor
US9269577B2 (en) Method for manufacturing nitride semiconductor device
US20060118819A1 (en) III-nitride material structures including silicon substrates
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
WO2002097861A2 (en) Semiconductor device, semiconductor layer and production method thereof
JPH08293505A (ja) 化合物半導体装置及びその製造方法
US6462361B1 (en) GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JP2007305630A (ja) 電界効果トランジスタ及びその製造方法
JP3631600B2 (ja) 化合物半導体基板
JP2013021024A (ja) トランジスタ素子
JP3728093B2 (ja) 半導体装置
JP3603603B2 (ja) Iii族窒化物半導体発光素子基板
JPH05243613A (ja) 発光素子およびその製造方法
JP2004128415A (ja) トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
KR100944883B1 (ko) Pn 접합을 갖는 박막 결정 웨이퍼 및 그 제조 공정
JP3592922B2 (ja) 化合物半導体基板
JP2000068497A (ja) GaN系化合物半導体装置
JP2008103546A (ja) Iii−v族化合物半導体素子及びiii−v族化合物半導体エピタキシャルウェハ
JP3156909B2 (ja) 半導体積層構造の気相成長方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2006012915A (ja) Iii−v族化合物半導体装置及びその製造方法
JP3561243B2 (ja) 化合物半導体の成長方法及び化合物半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041217

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees