JPH11163399A - 化合物半導体基板 - Google Patents

化合物半導体基板

Info

Publication number
JPH11163399A
JPH11163399A JP32496897A JP32496897A JPH11163399A JP H11163399 A JPH11163399 A JP H11163399A JP 32496897 A JP32496897 A JP 32496897A JP 32496897 A JP32496897 A JP 32496897A JP H11163399 A JPH11163399 A JP H11163399A
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
layer
semiconductor layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32496897A
Other languages
English (en)
Other versions
JP3631600B2 (ja
Inventor
Hisashi Higuchi
永 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32496897A priority Critical patent/JP3631600B2/ja
Publication of JPH11163399A publication Critical patent/JPH11163399A/ja
Application granted granted Critical
Publication of JP3631600B2 publication Critical patent/JP3631600B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板上に化合物半導体層を形成した
場合、この化合物半導体層の結晶性が損なわれ、またこ
の化合物半導体層の高抵抗化を図ることができないとい
う問題があった。 【解決手段】 周期表第IV族の単一元素から成る基板上
に、周期表第III-V族の元素から成る化合物半導体層を
前記基板に連続してエピタキシャル成長させた化合物半
導体基板において、前記化合物半導体層が周期表第II、
IV、またはVI族の元素の少なくとも一種を、その原子濃
度が前記基板との界面側で1×1017atoms・cm
-3以上となり、且つ表面側で1×1017atoms・c
-3以下となるような勾配を有して含有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は周期表第IV族の単一
元素から成る基板上に、周期表第III-V族の化合物半導
体層を形成した化合物半導体基板に関し、特に、光素
子、電子素子、光電子素子、およびこれらの集積回路に
用いられる化合物半導体基板に関する。
【0002】
【従来の技術】ガリウム砒素のような周期表第III-V族
の化合物半導体を用いた電子デバイスは、シリコン半導
体を用いたデバイスより高速・高周波域で動作すること
が可能であるため、マイクロ波デバイスやミリ波デバイ
スなどの電子素子、或いはLED(発光ダイオード)や
LD(レーザーダイオード)などの光デバイスへの利用
が拡大している。
【0003】ところが、化合物半導体のみから成るバル
ク状の化合物半導体基板は、口径が末だ3〜4インチ、
大きくても5〜6インチ程度と小さく、しかも高価格で
あり、6〜8インチさらには12インチといった大口径
化が達成されて低価格であるシリコン基板と比較して、
その上に形成される半導体装置の量産化と今後の成長を
困難としている。
【0004】そこで、注目されているのがシリコン基板
上に化合物半導体層をエピタキシャル成長させたヘテロ
エピタキシャル成長の化合物半導体基板である。シリコ
ン基板に化合物半導体をエピタキシャル成長すること
で、化合物半導体層を有する基板の大口径化と低コスト
化が可能となる。また、シリコン基板上に化合物半導体
層を形成した基板は、機械的強度に優れ、且つ熱伝導性
が高いため、半導体装置を形成した際の放熱性に優れる
などの特徴を有する。また、ガリウム砒素などの化合物
半導体材料は、光学特性と電気特性を併せ持つため、シ
リコン基板上に優れた結晶性の化合物半導体を成長でき
れば、MESFET(金属半導体電界効果トランジス
タ)やHEMT(高電子移動度トランジスタ)などの電
子素子と共に、LEDやLDなどの光素子を同一基板上
に作製した光・電子混成デバイスを実現することも可能
になる。
【0005】シリコン基板上に化合物半導体を形成した
半導体基板は、このような多くのメリットを持つ反面、
シリコンなどの第IV族の元素から成る基板上にガリウム
砒素などのIII-V族の元素から成る化合物半導体層をヘ
テロエピタキシャル成長させると、化合物半導体層の成
長初期における成長時の基板温度が高いため、化合物半
導体層に基板材料のシリコン原子が拡散侵入し、これが
化合物半導体に対してドーパントとなって化合物半導体
層が低抵抗となり、それを用いたデバイス特性が劣化す
るという問題があった。
【0006】シリコン基板上に形成した化合物半導体層
上に、さらに第2の化合物半導体層を形成し、この第2
の化合物半導体層をデバイスの動作層とする場合、シリ
コン基板の直上に形成した化合物半導体がデバイスの動
作層となる第2の化合物半導体層よりも一般に低抵抗と
なるため、動作層に形成されたデバイスの特性を劣化さ
せたり、デバイス間の素子分離が不十分となって素子の
複合形成や集積化(IC化)を困難にしていた。例え
ば、FETでは、ピンチオフ特性の低下、しきい値のシ
フト、ドレインコンダクタンスの増加を起こし、素子の
性能を低下させる。また、素子を高集積化した場合、素
子間のリーク電流の発生などによって素子の分離特性が
低下し、集積回路の動作不良、消費電力の増加、遅延時
間の増加などの性能低下をもたらす。
【0007】そこで、このシリコン基板と化合物半導体
層との界面での低抵抗層によるデバイスへの影響を軽減
もしくは無くすために、幾つかの公報が開示されてい
る。
【0008】特開平7−273024号公報では、シ
リコン基板上に1×1018atoms・cm-3以上のP
型の不純物を導入した化合物半導体によるバッファ層を
形成することにより、シリコン基板との界面の低抵抗化
を防止した化合物半導体基板が開示されている。
【0009】特開平8−321444号公報では、シ
リコン基板表面に凹凸を形成し、その上に化合物半導体
を成長し、その後高温アニール手段を経て、界面にPN
接合を形成し、これを空乏層とすることによって、シリ
コン基板との界面近傍に形成される低抵抗層の実質的な
厚みを小さくして抵抗値を高くし、デバイスへの影響を
小さくした化合物半導体基板が開示されている。
【0010】特開平5−144764号公報では、シ
リコン基板上にガリウム砒素層を成長させた後、ガリウ
ム砒素層の上から酸素イオンを界面に到達するように高
エネルギーで注入して、このシリコン基板との界面近傍
を高抵抗化した化合物半導体基板が開示されている。
【0011】特開平6−208963号公報では、シ
リコン基板と化合物半導体層との間に、酸素を1×10
16〜1×1021atoms・cm-3添加した高抵抗な化
合物半導体層を少なくとも1層形成することにより、シ
リコン基板との界面近傍に導電層が形成されることを防
止した化合物半導体基板が開示されている。
【0012】
【発明が解決しようとする課題】しかしながら、上記
のごとくシリコン基板上に1×l018atoms・cm
-3以上のP型の不純物を導入した化合物半導体から成る
バッファ層を形成した場合、シリコン基板に近いバッフ
ァ層の下層部では1×1018atoms・cm-3以上の
P型不純物の導入で、より高抵抗化することも可能であ
るが、シリコンの拡散濃度が小さいバッファ層の中層部
から上層部では、逆効果として、導入したP型不純物に
よって低抵抗化するという問題がある。
【0013】また、上記のごとくシリコン基板上に凹
凸を形成して、その上にエピタキシャル成長させた極薄
の動作層は、基板の凹凸の影響を受けて結晶中に欠陥が
生じており、この動作層にデバイスが形成されると、化
合物半導体デバイスの大きな特徴である高い電子移動度
が低下し、化合物半導体デバイスの本来の特性である高
速動作性などの特性が発揮できないといった問題を生じ
てしまう。実際、シリコン基板上にエピタキシャル成長
させた化合物半導体層を鏡面研磨し、その上に再度エピ
タキシャル成長し、この再エピタキシャル成長層にデバ
イスを形成することにより、特性の向上が図れたという
公報もこれまで開示されている。したがって、化合物半
導体層が形成されるシリコン基板の表面が凹凸であるこ
とは極めて不利である。
【0014】また、上記のごとくシリコン基板上にガ
リウム砒素層を成長させた後に、ガリウム砒素層の上か
ら酸素イオンをシリコン基板との界面に到達するように
高エネルギーで注入して界面近傍を高低抗化する場合、
デバイスを形成するガリウム砒素層に与えるダメージが
強く、イオン注入後のアニールによってダメージを軽減
したとしても、完全に回復させることは難しく、また酸
素濃度の層分布の制御が困難で、ガリウム砒素デバイス
の大きな特徴である高い電子移動度が劣化し、ガリウム
砒素デバイス本来の特性である高速動作性などの特性が
発揮できないといった問題がある。
【0015】また、上記のごとくシリコン基板と化合
物半導体層との間に、1×1016atoms・cm-3
1×1021atoms・cm-3で、酸素を添加した膜厚
200nm以上の高抵抗な化合物半導体層を形成するこ
とにより、界面近傍の導電層の絶縁不良の防止を図る場
合、高濃度の酸素添加では成長表面が荒れ、例え酸素添
加濃度を抑制したとしても、膜厚が厚くなった場合、成
長表面が荒れる傾向がある。
【0016】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、シリコン基板上にエピタキ
シャル成長させる化合物半導体層が低抵抗化したり、結
晶性が損なわれることを解消した化合物半導体基板を提
供することを目的とする。
【0017】本発明により、MESFETやHEMTな
どの電子デバイスや、LEDやLDなどの光デバイスな
どの特性の劣化を防止し、これらデバイス間の素子分離
を確実にすることで素子の複数形成や複合形成や高集積
化を可能とする化合物半導体基板を提供しようとするも
のである。
【0018】
【課題を解決するための手段】本発明の化合物半導体基
板は、周期表第IV族の単一元素から成る基板上に、周期
表第III-V族の元素から成る化合物半導体層を前記基板
に連続してエピタキシャル成長させた化合物半導体基板
において、前記化合物半導体層が周期表第II、IV、また
はVI族の元素の少なくとも一種を、その原子濃度が前記
基板との界面側で1×1017atoms・cm-3以上と
なり、且つ上層側で1×1017atoms・cm-3以下
となるような勾配を有して含有する。
【0019】
【作用】シリコンなどの周期表第IV族の単一元素から成
る基板上に、ガリウム砒素などの周期表第III-V族の元
素から成る化合物半導体層をエピタキシャル成長させる
場合、良好なエピタキシャル成長層を得るために、基板
温度を高温に設定し、成長雰囲気を適正に設定する。こ
れらの設定された成長条件により、特にエピタキシャル
成長初期において、基板の構成元素であるシリコンなど
の周期表第IV族の元素が成長層の構成元素であるガリウ
ム砒素などの周期表第III-V族の元素中に拡散侵入し、
成長層の電気抵抗が本来の電気抵抗より低下する。
【0020】この成長層の電気抵抗の低下は、本来、半
絶縁性(比抵抗が107 〜108 Ω・cm前後の高抵
抗)である化合物半導体がP型半導体もしくはN型半導
体に変化することによる。周知のように、エピタキシャ
ル成長させたガリウム砒素結晶中に基板材料のシリコン
原子が侵入した場合、ガリウム原子と置換するとN型半
導体として低抵抗化し、砒素原子と置換するとP型半導
体として低抵抗化する。この置換のいずれが起こるか、
またそのドーピング濃度は、成長装置や成長条件によ
る。例えばMOCVD装置の場合、原料ガスの供給量が
一定でも、温度、原料ガスのガス分圧(V/III 比)、
成長圧力などの成長条件により変化するもので、一概に
いずれかに定めることはできない。
【0021】このような置換を補償する手段として、シ
リコン原子がガリウム原子と置換した場合、他のガリウ
ム原子と置換する亜鉛原子のような周期表第II族の原子
の補償、もしくは砒素原子と置換する炭素原子のような
周期表第IV族の原子の補償が、高抵抗化に具合がよい。
或いはシリコン原子が砒素原子と置換した場合、他の砒
素原子と置換するセレン原子のような周期表第VI族の原
子の補償、もしくはガリウム原子と置換するゲルマニウ
ム原子のような周期表第IV族の原子の補償が高抵抗化に
具合がよい。
【0022】さらに、この成長層の電気抵抗の低下は、
成長層の成長初期と成長後期で異なる。成長初期の成長
層の下層部に拡散侵入したシリコン原子の濃度は高く、
成長後期の成長層の上層部に拡散侵入したシリコン原子
の濃度は低い。従って、拡散侵入したシリコン原子の濃
度に応じて、補償する原子の濃度が成長層の成長初期と
成長後期で異なるのが、成長層の下層部から上層部まで
の各層部において高抵抗化に具合がよい。
【0023】
【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づき詳細に説明する。図1は本発明に係る化合物
半導体装置の一実施形態を示す断面図であり、1は周期
表第IV族の元素から成る基板、2は基板上に形成される
化合物半導体層である。
【0024】化合物半導体層2を形成するための基板1
としては、シリコンやゲルマニウムなどの周期表第IV族
の元素から成る基板が用いられる。この周期表第IV族の
元素から成る基板1としては、(100)面が<011
>方向に2〜7°傾斜した基板などが好適に用いられ
る。この周期表第IV族の元素から成る基板1は、1 ×1
3 〜105 Ω・cm程度の高抵抗半導体基板が望まし
い。
【0025】周期表第IV族の元素から成る基板1上に
は、周期表第III-V族の元素から成る化合物半導体層2
が形成される。このような化合物半導体層2には、Ga
As、InP、AlGaAs、InGaP、InGaA
s、AlGaInP、InGaAsPなどがある。この
ような化合物半導体層は、周期表第IV族の元素から成る
基板上に一層、もしくは複数層形成される。形成される
化合物半導体層2の厚みは使用目的に応じて種々設定さ
れるが、通常は0.1〜4μm程度である。
【0026】このような化合物半導体層2は、有機金属
材料を加熱して分解して、他の有機金属材料の構成元素
と反応させる有機金属化学気相成長(MOCVD)法な
どで形成される。MOCVD法では、基板1をカーボン
サセプタ上に設置して、原料ガスを分解・反応させるこ
とにより、基板1上に化合物半導体層2を形成する。
【0027】まず、周期表第IV族の元素から成る基板1
を洗浄し、これをMOCVD装置内のカーボンサセプタ
上に設置し、水素とアルシン(AsH3 )の混合ガスの
雰囲気下で基板を900℃で約10分間加熱して基板1
表面の自然酸化膜を蒸発・除去する。
【0028】次に、基板温度を550℃まで下げて、そ
のままの状態で成長ガスに切り換える。この場合、原料
ガスとしては、トリメチルガリウム(TMG)、トリエ
チルガリウム(TEG)、トリメチルアルミニウム(T
MA)、トリエチルアルミニウム(TEA)、トリメチ
ルインジウム(TMI)、トリエチルインジウム(TE
I)、フォスフィン(PH3 )、アルシン(AsH3
などが用いられる。また、キャリアガスとして水素ガス
などが用いられる。
【0029】上記原料ガスに加えて、周期表第II、IV
族、またはVI族の元素を含有するドーピングガスを流
す。このようなドーピングガスとしては、トリメチルジ
ンク(TMZ)、トリエチルジンク(TEZ)、シラン
(SiH4 )、セレン化水素(H2 Se)などがある。
このドーピングガスの供給流量をマスフローコントロー
ラ(MFC)で成長時間とともに次第に減らして形成す
る。この場合、図3に示すように、基板1側から表面側
に向かって漸次減少するような傾斜濃度でドーピングさ
れるように形成する。なお、この傾斜濃度は、図4に示
すように化合物半導体層の膜厚と比例的に、また図5に
示すように多段的に、さらに図6に示すようにな二段階
的に減少するように形成してもよい。
【0030】このエピタキシャル成長層2のドーピング
原子濃度は、基板1との界面側から表面側に向かって、
l×l017atoms・cm-3以上から1×1017at
oms・cm-3以下になるような勾配を有しなければな
らない。すなわち、エピタキシャル成長層2の基板1側
の界面に拡散侵入したシリコン原子濃度は成長条件にも
よるが、少なくとも1×1017atoms・cm-3以上
であり、また基板1と反対側の上層部に拡散侵入したシ
リコン原子濃度は成長条件にもよるが、多くとも1×1
17atoms・cm-3以下であるからである。
【0031】図2は、本発明に係る化合物半導体基板の
他の実施形態を示す図である。この実施形態では、周期
表第IV族の元素から成る基板1上に化合物半導体層2を
形成し、この化合物半導体層2上に、さらに周期表第II
I-V族の元素から成る第2の化合物半導体3をエピタキ
シャル成長させたものである。この場合、化合物半導体
層2をバッファ層として機能させ、第2の化合物半導体
層3をFETなどの動作層として機能させることができ
る。
【0032】本発明ではシリコン基板上にガリウム砒素
成長層を形成することが一般的であり、さらに周期表第
II、IV、またはVI族の元素をドーピングガスとして用い
るが、このようなシリコン、ガリウム、或いは砒素など
と周期表の同一族に属する元素であれば全く同じ作用と
なり、ドーピングガスなども選択して用いることができ
る。
【0033】<実施例1>減圧MOCVD装置を用い
て、図1に示すように、シリコン単結晶基板1上にガリ
ウム砒素層2を2μmの膜厚となるようにエピタキシャ
ル成長した。(100)面から2°傾いたオフアングル
のシリコン基板1を洗浄し、これを減圧MOCVD装置
内のカーボンサセプタ上に設置し、まず水素とアルシン
の混合ガスの雰囲気下で基板を900℃で約10分間加
熱してシリコン基板1表面のSiO2自然酸化膜を蒸発
・除去した。
【0034】次に、基板温度を550℃まで下げて、そ
のままの状態でガスをガリウム砒素成長ガスに切り換え
た。このガリウム砒素成長ガスとして、水素ガスをキャ
リアガスとしてトリメチルガリウム(TMGa)とアル
シン(AsH3 )ガスを流量比でAsH3 /TMGa=
50で用いた。本実施例では、成長時のガス圧を20T
orrに設定した。ガス圧を20Torrに設定したの
で、拡散侵入したシリコン原子はガリウム砒素成長層の
Ga原子と置換して、n型不純物として作用する。その
ため、本実施例ではドーピングガスとして四塩化炭素
(CCl4 )を用い、このドーピングガスの供給流量を
成長時間と共に次第に減らした。この流量制御には、マ
スフローコントローラ(MFC)を用い、外部より印加
電圧を自動制御した。この間、ガリウム砒素成長層に基
板から拡散侵入したシリコン原子濃度を打ち消すよう
に、成長ガスに添加した四塩化炭素からのC原子のドー
ピングを行なった。本実施例では、図3に示すようなド
ーピング傾斜原子濃度となるように、ドーピング用の添
加ガスの供給量をMFCで制御した。
【0035】得られた基板のエピタキシャル成長層の抵
抗率が大きくなるようにドーピングガスの供給量をスタ
ート時で変化させた結果、ドーピングガスの供給無しの
場合の抵抗率が1×102 Ω・cmであるのに対し、ド
ーピングガスを最適に供給した場合の抵抗率は1×10
6 Ω・cmとなった。なお、シリコン基板の抵抗率が影
響することが考えられるため、このシリコン基板をエッ
チングで除去した後に、エピタキシャル層の抵抗率を測
定した。
【0036】<実施例2>減圧MOCVD装置を用い
て、図1に示すように、シリコン単結晶基板1上にガリ
ウム砒素層2を2μmの膜厚となるようにエピタキシャ
ル成長した。基板の準備は実施例1と同じとした。基板
温度を550℃まで下げて、そのままの状態でガスをガ
リウム砒素成長ガスに切り換えた。本実施例では、この
ガリウム砒素成長ガスとしては、水素ガスをキャリアガ
スとして、トリメチルガリウム(TMGa)とアルシン
(AsH3 )ガスを流量比でAsH3 /TMGa=80
で用いた。また、本実施例では、成長時のガス圧を10
0Torrに設定したので、拡散侵入したシリコン原子
はガリウム砒素成長層のAs原子と置換してP型不純物
として作用することから、成長ガスと共に、ドーピング
ガスとしてH2 Seガスを用い、このドーピングガスの
供給流量を成長時間と共に次第に減らした。この間、基
板からガリウム砒素成長層に拡散侵入したシリコン原子
濃度を打ち消すように、成長ガスに添加したH2 Seガ
スからのSe原子のドーピングを行なった。本実施例で
は、ドーピング用の添加ガスの供給量が図3に示すよう
なドーピング傾斜原子濃度となるように、MFCで制御
した。
【0037】得られた基板のエピタキシャル成長層の抵
抗率が大きくなるようにドーピングガスの供給量を調整
した結果、ドーピングガスの供給無しの場合の抵抗率が
5×101 Ω・cmであるのに対し、ドーピングガスを
供給した場合の抵抗率は3×106 Ω・cmとなった。
なお、エピタキシャル層2の抵抗率はシリコン基板をエ
ッチングで除去した後に測定した。
【0038】
【発明の効果】以上のように、本発明では、周期表第IV
族の単一元素から成る基板上に周期表第III-V族の化合
物半導体層をエピタキシャル成長させる際に、拡散侵入
する基板の構成原子の価電子制御作用を打ち消すように
補償原子を基板に接した化合物半導体層中に濃度傾斜ド
ーピングすることから、基板上の化合物半導体層の高抵
抗化が図られ、この化合物半導体層もしくはこの化合物
半導体層上に形成される第2の化合物半導体層にMES
FETなどのデバイスを形成したときに、素子の特性向
上や素子の分離特性が優れた化合物半導体基板が得られ
る。
【図面の簡単な説明】
【図1】本発明に係る化合物半導体装置の一実施形態を
示す断面図である。
【図2】本発明に係る化合物半導体装置の他の実施形態
を示す断面図である。
【図3】本発明に係る化合物半導体装置のドーピング勾
配の一例を示す図である。
【図4】本発明に係る化合物半導体装置のドーピング勾
配の二番目の例を示す図である。
【図5】本発明に係る化合物半導体装置のドーピング勾
配の三番目の例を示す図である。
【図6】本発明に係る化合物半導体装置のドーピング勾
配の四番目の例を示す図である。
【符号の説明】
1‥‥‥基板、2‥‥‥化合物半導体層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 周期表第IV族の単一元素から成る基板上
    に、周期表第III-V族の元素から成る化合物半導体層を
    前記基板に連続してエピタキシャル成長させた化合物半
    導体基板において、前記化合物半導体層が周期表第II、
    IV、またはVI族の元素の少なくとも一種を、その原子濃
    度が前記基板との界面側で1×1017atoms・cm
    -3以上となり、且つ上層側で1×1017atoms・c
    -3以下となるような勾配を有して含有することを特徴
    とする化合物半導体基板。
JP32496897A 1997-11-26 1997-11-26 化合物半導体基板 Expired - Fee Related JP3631600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32496897A JP3631600B2 (ja) 1997-11-26 1997-11-26 化合物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32496897A JP3631600B2 (ja) 1997-11-26 1997-11-26 化合物半導体基板

Publications (2)

Publication Number Publication Date
JPH11163399A true JPH11163399A (ja) 1999-06-18
JP3631600B2 JP3631600B2 (ja) 2005-03-23

Family

ID=18171646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32496897A Expired - Fee Related JP3631600B2 (ja) 1997-11-26 1997-11-26 化合物半導体基板

Country Status (1)

Country Link
JP (1) JP3631600B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182296A (ja) * 2008-02-01 2009-08-13 Fujitsu Ltd 発光素子及び集積素子
JP2011501399A (ja) * 2007-10-12 2011-01-06 ラティス パワー (チアンシ) コーポレイション シランを前駆物質として用いるn型半導体材料を製作する方法
US9330908B2 (en) 2013-06-25 2016-05-03 Globalfoundries Inc. Semiconductor structure with aspect ratio trapping capabilities
US9349809B1 (en) 2014-11-14 2016-05-24 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
JP2021100116A (ja) * 2019-12-20 2021-07-01 アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングAZUR SPACE Solar Power GmbH 気相エピタキシー法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501399A (ja) * 2007-10-12 2011-01-06 ラティス パワー (チアンシ) コーポレイション シランを前駆物質として用いるn型半導体材料を製作する方法
JP2009182296A (ja) * 2008-02-01 2009-08-13 Fujitsu Ltd 発光素子及び集積素子
US9330908B2 (en) 2013-06-25 2016-05-03 Globalfoundries Inc. Semiconductor structure with aspect ratio trapping capabilities
US9349809B1 (en) 2014-11-14 2016-05-24 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
US9627491B2 (en) 2014-11-14 2017-04-18 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
JP2021100116A (ja) * 2019-12-20 2021-07-01 アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングAZUR SPACE Solar Power GmbH 気相エピタキシー法

Also Published As

Publication number Publication date
JP3631600B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
US9269577B2 (en) Method for manufacturing nitride semiconductor device
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
CN109964305B (zh) Iii族氮化物结构生长用成核层
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JPH08293505A (ja) 化合物半導体装置及びその製造方法
US6462361B1 (en) GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
US20050009221A1 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP3631600B2 (ja) 化合物半導体基板
JP2013021024A (ja) トランジスタ素子
JP3728093B2 (ja) 半導体装置
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
JP2000068497A (ja) GaN系化合物半導体装置
JP3592922B2 (ja) 化合物半導体基板
JP2011054685A (ja) 半導体基板
JP2008103546A (ja) Iii−v族化合物半導体素子及びiii−v族化合物半導体エピタキシャルウェハ
JP2000022211A (ja) Iii族窒化物半導体発光素子基板
JP2006012915A (ja) Iii−v族化合物半導体装置及びその製造方法
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP4962829B2 (ja) エピタキシャルウェーハの製造方法
JPH06208963A (ja) 半導体結晶基板
JP4770130B2 (ja) 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ
JP2000311903A (ja) 化合物半導体基板およびその製造方法
JPH0917737A (ja) 半導体積層構造の気相成長方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041217

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees