JPH06208963A - 半導体結晶基板 - Google Patents

半導体結晶基板

Info

Publication number
JPH06208963A
JPH06208963A JP28315393A JP28315393A JPH06208963A JP H06208963 A JPH06208963 A JP H06208963A JP 28315393 A JP28315393 A JP 28315393A JP 28315393 A JP28315393 A JP 28315393A JP H06208963 A JPH06208963 A JP H06208963A
Authority
JP
Japan
Prior art keywords
substrate
layer
compound semiconductor
oxygen
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28315393A
Other languages
English (en)
Inventor
Masahiko Hata
雅彦 秦
Noboru Fukuhara
昇 福原
Hiroaki Takada
裕章 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP28315393A priority Critical patent/JPH06208963A/ja
Publication of JPH06208963A publication Critical patent/JPH06208963A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】Si基板の絶縁特性の悪さ、およびヘテロ界面
での導電層の影響による半導体装置の性能低下の防止を
はかり、Si基板上に良好な化合物半導体を形成したエ
ピタキシャル成長半導体結晶基板を提供する。 【構成】Si基板上に3−5族化合物半導体層を形成し
た半導体基板において、該化合物半導体層の能動層とS
i基板との間に、酸素を添加した高抵抗化合物半導体層
を少なくとも1層有することを特徴とするエピタキシャ
ル成長半導体結晶基板。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Si基板上にガリウム
砒素(GaAs)、アルミニウムガリウム砒素(AlG
aAs)などの3−5族化合物半導体層を形成した半導
体結晶基板に関する。
【0002】
【従来の技術】GaAsなどの化合物半導体の優れた物
性を利用して、種々の物性の異なる半導体薄膜を積層す
ることによって、LED、レーザーダイオード、MES
FET、HEMT、HBTなどの高性能・高機能半導体
を製造することが試みられている。このような半導体結
晶はGaAsなどの単結晶インゴッドから切り出された
化合物半導体結晶の上に有機金属熱分解気相成長法など
で形成される。しかしながらGaAsなどの化合物半導
体基板は機械的に脆く、取扱いが難しい。また、良質で
大面積の結晶基板が得られにくいなどの問題がある。
【0003】それに対処するために、Si基板上にGa
Asなどの化合物半導体を結晶成長させる方法が提案さ
れている。Si基板は、GaAs基板よりも機械的、熱
的特性に優れ、さらに安価に大面積の基板が容易に得ら
れるため製造費用も安くできるため有利である。また、
このような構成のウエハーを製造できれば、Si半導体
装置と化合物半導体装置を同一チップ上に形成する混成
半導体装置の製造も可能となる。
【0004】しかし、GaAsなどの化合物半導体をS
i基板上にエピタキシャル成長させる際にはさまざまな
問題が生じる。この問題は主にSiとGaAsなどの化
合物半導体との間の格子定数差および/または熱膨張差
に起因している。例えば、Siの格子定数はGaAsの
ものよりも約4%小さく、熱膨張係数は約230%小さ
い。格子定数の差だけで単純計算するとSi上に成長し
たGaAs結晶中には1012/cm2 の程度で転移密度
が生じてしまう。また熱膨張係数の差に基づく熱応力は
109 dyn/cm2 以上となり、欠陥やクラックを引
き起こす要因となる。
【0005】これらの問題点を解決し、半導体装置用の
基板として十分良質な品質の化合物半導体エピタキシャ
ル結晶を形成するために、結晶成長方法にさまざまな工
夫がされている。例えば、Si基板上に3−5族化合物
半導体をエピタキシャル成長させる方法としては、主に
有機金属熱分解気相成長法で作製する。このとき上記問
題点を解決するために、GaAsなどの化合物半導体エ
ピタキシャル結晶とSi基板の間の格子定数および熱膨
張係数の不整合による応力および転移を吸収させるため
の低温成長中間層を挿入する、いわゆる2段階成長法ま
たこれらを改良した成長法がいくつか提案されている。
【0006】上記結晶成長技術により転移密度の低減が
可能であり、Si基板上に作製した化合物半導体装置の
試作が報告されている。しかし、従来の結晶成長技術の
目的は、Si基板上の化合物半導体中の転移密度または
熱応力の低減を図ることであり、例えば、高性能FET
用またはそれらを集積したIC用基板として用いる場
合、必ずしも絶縁性などが十分でない。
【0007】一般に、MOCVD法によるいわゆる2段
階成長法またはその改良法で作製したSi基板上のGa
Asなどの化合物半導体結晶は、200℃から900℃
程度の温度範囲で熱履歴をうける。このとき、Si基板
とGaAsなどの化合物半導体の構成元素の相互拡散が
発生することが報告されている。例えば、S.J.PEATRON
(APPL.PHYS.LETT.51(9) 682(1987)) らによれば、MO
CVD法により2段階成長でSi基板上に作製したGa
As結晶基板のSi基板とGaAsエピタキシャル結晶
との界面で電界研磨CV法により1017cm-3以上のキ
ャリアの蓄積が認められている。これはおもにSi元素
のGaAs結晶側への拡散によるものである。さらに、
ヘテロ界面のGaAs結晶中の結晶欠陥によりSi元素
の拡散係数はバルクのGaAs結晶に比べ2桁程度大き
くなっていることが報告されている。
【0008】つまりこのSi基板とGaAsなどの化合
物半導体結晶とのヘテロ界面は、構成元素の相互拡散が
発生すると、Si元素は一般に3−5族半導体にたいし
てキャリアを形成する不純物元素となり、逆に、化合物
半導体の成分元素である3族または5族がSi基板に対
してキャリアを形成する不純物元素となる。このため、
Si基板上にGaAsなどの3−5族化合物半導体結晶
を形成する際に成分元素が相互に拡散し導電層が形成さ
れると考えられる。
【0009】さらに、GaAs基板の比抵抗が107 Ω
cm以上が得られるのに対して、禁制帯幅の小さいSi
基板は最も高いもので比抵抗が104 Ωcm 、一般的
には102 Ωcm以下であり、絶縁性が小さいためSi
基板を通して素子分離特性に問題が生じる。
【0010】たとえば、高速FET素子をSi基板上に
形成する際、これらのSi基板または、Si基板とGa
Asなどの3−5族化合物半導体結晶との界面の導電層
により、ピンチオフ特性の低下、しきい値のシフト、ド
レインコンダクタンスの増加を起こし素子の性能低下を
起こす。また、素子を高集積した場合に素子間のリーク
電流の発生などによる素子分離特性が低下し、集積回路
の動作不良、消費電力の増加、遅延時間の増加等の性能
低下をもたらす。
【0011】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑み、Si基板の絶縁特性の悪さ、およびヘテロ界面
での導電層の影響による半導体装置の性能の低下防止を
はかり、Si基板上に良好な特性を有する化合物半導体
を形成したエピタキシャル成長半導体結晶基板を提供す
ることを目的とする。
【0012】
【課題を解決しようとする手段】すなわち、本発明は、
次に記す発明からなる。 (1)Si基板上に3−5族化合物半導体層を形成した
半導体基板において、該化合物半導体層の能動層とSi
基板との間に、酸素を添加した高抵抗化合物半導体層を
少なくとも1層有することを特徴とするエピタキシャル
成長半導体結晶基板。 (2)Si基板上に3−5族化合物半導体層を形成した
半導体基板において、該化合物半導体層の能動層とSi
基板との間に、酸素を添加した高抵抗化合物半導体層を
少なくとも1層有し、能動層と能動層に最も近い酸素を
添加した高抵抗化合物半導体層との間に酸素を添加しな
い高抵抗化合物半導体層を少なくとも1層有することを
特徴とするエピタキシャル成長半導体結晶基板。 (3)酸素を添加した高抵抗化合物半導体層がAlX
(1-X) As(0<x<1)であることを特徴とする
(1)記載のエピタキシャル成長半導体結晶基板。 (4)酸素を添加した高抵抗化合物半導体層がAlX
(1-X) As(0<x<1)であり、酸素を添加しない
高抵抗化合物半導体層がAly Ga(1-y) As(0<y
<1)であることを特徴とする(2)記載のエピタキシ
ャル成長半導体結晶基板。 (5)酸素を添加した高抵抗AlX Ga(1-X) As層の
Al濃度xが0.2≦x<1であり、酸素を添加しない
Aly Ga(1-y) As層のAl濃度yが0.1≦y≦
0.5であることを特徴とする(4)記載のエピタキシ
ャル成長半導体結晶基板。 (6)能動層と能動層に最も近い酸素を添加した高抵抗
化合物半導体層との間の距離が100nm以上であり、
Si基板上に形成される化合物半導体エピタキシャル層
の合計膜厚が5μm以下であることを特徴とする
(2)、(4)または(5)記載のエピタキシャル成長
半導体結晶基板。
【0013】酸素を添加した高抵抗化合物半導体層とし
て、酸素を添加したAlX Ga(1-X ) As(0<x<
1)などの高抵抗半導体層を形成することが好ましい。
これにより、Si基板の絶縁性の悪さ、およびSi基板
と3−5族化合物半導体結晶界面に形成される導電層に
よる絶縁不良を防止した良好な特性を持ったエピタキシ
ャル成長結晶基板を再現性よく安定して得ることができ
る。
【0014】以下、本発明について、MOCVD法を用
いてSi基板上に作製した3−5族化合物半導体を能動
層に有するFET用結晶を例にとり、詳細に説明する。
結晶成長に使用する3族原料としては通常、トリメチル
ガリウム、トリエチルガリウム等のトリアルキルガリウ
ム、トリメチルアルミニウム、トリエチルアルミニウム
等のトリアルキルアルミニウム、トリメチルインジウ
ム、トリエチルインジウム等のトリアルキルインジウム
やシクロペンタジエニルインジウムを目的とする化合物
半導体の組成に応じて単独または混合して用いる。これ
らの原料については、得られる結晶の純度に問題がない
程度に高純度のものが市販されているのでこれらを使用
することができる。
【0015】一方、5族原料としては市販のアルシンま
たはフォスフィンのほか、アルキルアルシン、アルキル
フォスフィンを用いることができる。また、3族原料化
合物と適当な有機5族化合物との付加化合物(アダク
ツ)を使用することもできる。
【0016】MOCVD法を行う反応装置は、縦型、横
型、バレル型等公知の装置が使用可能である。図1は本
発明を実施するためのMOCVD法によるGaAsのエ
ピタキシャル成長装置の一例の概略図である。以下この
図を用いて本発明を具体的に説明する。
【0017】マスフローコントローラ1により流量制御
された、キャリアガスは恒温槽2によって温度調整され
たバブラー3に送り込まれ、同バブラー3に入れられた
トリアルキルガリウム中にバブルされ、蒸発したアルキ
ルガリウム蒸気とともに反応器7に導入される。このと
きのトリアルキルガリウムの導入量は液温によって定ま
る蒸気圧とバブルされるキャリアガス流量によって制御
され、通常10-3〜10-5mol/minの範囲であ
る。
【0018】一方、アルシンは通常アルミニウムまたは
鋼製の高圧容器4に充填されており、減圧弁5により調
圧後、マスフローコントローラ6により流量調整して反
応器7に導入される。アルシンの導入量は通常ガリウム
原料の5〜200倍の範囲が一般的である。
【0019】アルシンおよびトリアルキルガリウム蒸気
はマスフローコントローラ8により流量制御されたキャ
リアガスとともに反応器7に送り込まれるのが一般的で
ある。反応器内には外部コイル9により高周波誘導加熱
が可能なグラファイト支持台(サセプター)10が設置
されており、前記原料とキャリアガスとの混合ガスはそ
の上に載置された基板11付近で熱分解されて、該基板
上にGaAsのエピタキシャル結晶成長が生じる。反応
後のガスは排気口12から排出される。
【0020】以上はGaAsの成長例であるが、トリア
ルキルガリウムの他にトリアルキルガリウムに用いたも
のと同様なガス供給装置を用いてトリアルキルアルミニ
ウムを供給することによりAlX Ga(1-X) As(0<
x<1)エピタキシャル結晶を得ることができる。また
同様にしてトリアルキルインジウムを供給することでI
X Ga(1-X) As(0<x<1)、AlX In(1-X)
As(0<x<1)エピタキシャル結晶を得ることがで
きる。またAsの代わりにPを用いることによりInX
Ga(1-X)P、InX Al(1-X) P、InX Gay Al
(1-x-y) P(0<x<1、0<y<1、0<(x+y)
<1)のエピタキシャル成長結晶を得ることができる。
AsおよびP原として上記のような水素化物の他、有機
化合物を用いる場合、トリアルキルガリウムと同様な供
給法を用いればよい。
【0021】本発明のSi基板上の3−5族化合物半導
体を能動層に有する高性能FET用エピタキシャル結晶
は、MOCVD法によりいわゆる2段階成長法またはそ
の改良された公知の作製法により成長したSi基板上の
GaAsまたはAlX Ga(1 -X) As(0<x<1)結
晶上へ、高抵抗の酸素がドープされたAlX Ga(1-X )
As(0<x<1)を所定の厚さに成長させ、引き続き
所定の原料切り替えおよび/または不純物添加を行って
GaAsまたはAlX Ga(1-X) As、InXGa
(1-X) P(0<x<1)等の所定のバッファー層および
/または能動層結晶を成長させることにより安定して得
ることができる。能動層部分の構造を選ぶことにより、
通常のFETのほかHEMT等、各種のヘテロ接合化合
物半導体装置用結晶が作製可能である。このような構造
を採ることにより、特に導電制御が困難なSi基板と成
長初期の化合物半導体との界面および、絶縁特性の劣る
Si基板による、この上に作製した化合物半導体装置へ
の影響を低減させることができる。
【0022】酸素ドープ高抵抗層の組成範囲はAlx
(1-x) Asの場合、酸素に対する活性度からx>0で
ある必要があるが、酸素の取り組み率を大きく抵抗率を
上げやすくするためにxは0.1以上が好ましい。また
結晶が酸化されにくく安定であるためにはxは0.8以
下が好ましい。より好ましくは0.2≦x≦0.7が適
当である。酸素の濃度範囲についてはそのベースとなる
結晶純度にもよるが概ね、好ましくは1×1016/cm
3 以上、より好ましくは1×1017/cm3 以上であ
る。一方、上限は成長条件等にも異なるので一概に決め
られないが、あまり多すぎると成長表面が荒れたりする
ので、好ましくは1×1021/cm3 程度以下、より好
ましくは1×1020/cm3 程度以下である。
【0023】酸素ドーパントとしては水素または不活性
ガスに希釈された酸素ガスを用いることが可能である。
また、原料の有機金属のアルキルアルミニウムの一部を
酸化して、例えばジメチルアルミニウムメトオキサイド
等のアルコキサイドとしトリメチルアルミニウム等のア
ルミニウム原料に混合したものを酸素ドーパントとして
使用することができる。上記の高抵抗層は導電性の基板
および基板表面からのSi不純物およびエピタキシャル
成長の初期汚染等の過渡的に不純物による絶縁特性の劣
化から、半導体装置の電気的な絶縁を目的とするので、
該層の厚さは200nm以上、より好ましくは500n
m以上である。
【0024】酸素を添加した高抵抗層は、深いトラップ
準位を形成するため、能動層と酸素を添加した高抵抗層
の間の、酸素を添加しないバッファー層の厚さは100
nm以上さらに望ましくは250nm以上の厚さをもた
せることが望ましい。さらに、酸素を添加した高抵抗の
深いトラップ準位の影響を低減するために、酸素を添加
しないAlX Ga(1-X) As(0<x<1)を、能動層
と酸素を添加したAlX Ga(1-X) As(0<x<1)
層の間に挿入する事が望ましい。さらに、Si基板とG
aAs層またはAlX Ga(1-X) As(0<x<1)層
との格子定数の差により、化合物半導体層の厚さが5μ
m程度をこえると、化合物半導体層にクラックが生じる
ため、これより膜厚を小さくすることが望ましい。
【0025】
【実施例】以下、実施例および比較例により本発明を具
体的に説明するが、本発明はこれにより限定されるもの
ではない。 実施例1 比抵抗60Ω・cmのP型Si基板上にいわゆるMOC
VD法の2段階成長法を用いてノンドープGaAs層を
2μmの厚さに成長した上に、さらに図1に示した装置
において、水素で20mol・ppm希釈したジシラン
が供給可能なアルシン供給部と同様な機構およびトリメ
チルアルミニウムが供給可能なトリメチルガリウム供給
部と同様な機構2系列(図示せず)を有する装置を用
い、基板温度650℃、キャリア水素ガスを45l/m
in、トリメチルガリウム(以下TMG)を供給量2.
25×10-4mol/minおよびアルシンを供給量
4.5×10-3mol/min(As/Ga比=20に
相当)で結晶成長を行った。
【0026】このときGaAs成長速度は50nm/m
inであった。ノンドープGaAs層を200nm成長
後、市販のTMGを1.13×10-4mol/minお
よび市販のトリメチルアルミニウム(以下TMA)を空
気酸化により酸素不純物を約4000ppmとしたもの
を2.25×10-4mol/min、アルシンを4.5
×10-3mol/minの速度で水素キャリアとともに
供給した。
【0027】このときの成長速度は75nm/minで
Al組成比x=0.7のAlX Ga (1-X) As層が得ら
れる。この層を13分20秒間1000nm成長した
後、酸素不純物濃度4000ppmのTMAの供給を止
め、アルシンの供給量1.7×10-2mol/min、
TMGの供給量1.8×10-4mol/min、TMA
の供給量3.8×10-5でAl組成比x=0.20のA
X Ga(1-X) As層を5分200nm成長した。つぎ
にTMAの供給を止め、TMGの供給量2.25×10
-4mol/min、アルシンの供給量1.7×10-2
ol/minで、GaAsを1分間成長した。つぎにT
MAの供給量1.4×10-5mol/min、TMGの
供給量5.9×10-5mol/min、アルシンの供給
量1.7×10-2mol/minでAl組成比x=0.
22でノンドープAlX Ga(1-X)As層を7秒間2n
m成長した。つぎにジシランを3.2×10-8mol/
minで添加しn型AlGaAs層を3分3秒間50n
m成長した。このときキャリア濃度は約1.5×1018
/cm3 が得られた。
【0028】つぎにTMAの供給を停止し、同時にジシ
ランの添加量を4.1×10-8mol/minでn型G
aAs層を6分15秒間80nm連続で成長した後、T
MGとジシランの供給を停止して結晶成長を停止し、5
50℃まで冷却後アルシンの供給を停止し、さらに室温
付近まで冷却後、試料を反応炉より取り出した。得られ
た試料を、電界研磨CV法によりキャリア電子濃度プロ
ファイルを測定したところ、図2に示すように、Si基
板の代わりに、半絶縁性GaAs基板上に同様の構造の
結晶を成長したときに得られたものと同様に良好なプロ
ファイルが得られた。
【0029】つぎに、試料の残りの一部を用いて基板を
加工し、図3に断面図で示すソース電極13、ドレイン
電極14を設け、さらにゲート長2μm、ゲート幅10
0μmのゲート電極15を設けたリセスゲート型FET
を作製した。なお、ソース−ドレイン電極間隔は6μm
である。ゲート電極はAlで、オーミック電極であるソ
ース、ドレイン電極はAuGe/Ni/Auを合金化処
理して形成した。なお上記FETは、概略断面図を図3
に示すように、Si基板23上にGaAs層22、酸素
ドープAlX Ga(1-X) As(0<x<1)層21、ノ
ンドープAlX Ga(1-X) As(0<x<1)層20、
ノンドープGaAs層19からなるバッファ層を有し、
ノンドープAlX Ga(1-X) As(0<x<1)層、S
iドープAlX Ga(1-X) As(0<x<1)層17、
SiドープGaAs層16からなる能動層を有してい
る。
【0030】このFETのI−V特性を測定した。ドレ
イン電流電圧特性の結果を、図4に示した。ドレイン電
圧が5Vまで顕著なキンクの無い良好な特性が得られ
た。なお、横軸はドレイン電圧、縦軸はドレイン電流で
ゲート電圧を−0.2Vステップで変化させた。
【0031】さらにこのFETのドレイン電流−ゲート
電圧特性を図5に示す。縦軸はドレイン電流を常用対数
で、横軸にゲート電圧を取っている。サブスレショルド
領域でのドレイン電流の変化に対するゲート電圧の変化
は最小で、57.3mV/Decadeであった。これ
は、Si基板の代わりに、半絶縁性GaAs基板上に作
製した同様なFETの4点平均の56.8mV/Dec
adeとほぼ同等で、良好な結果が得られた。
【0032】また、上記と同じ手法でソース、ドレイン
電極を設け、ソース、ドレイン間のエピ層を表面から9
40nmエッチングで除去し、電極間のリーク電流を電
圧に対して測定した結果、リーク電流が1×10-6A流
れる電圧は35V以上が得られた。また、10V印加時
のリーク電流は3×10-8A以下という結果が得られ良
好な電極間分離特性を示していることがわかった。なお
この時のソース−ドレイン電極間は11μm、電極は幅
は200μmである。エッチング除去した領域の長さは
5μmである。
【0033】つぎに、上記FETに隣接したサイドゲー
ト電極を用いて、サイドゲート電圧に対するFETのド
レイン電流への影響を調べたところ図6に示すように、
サイドゲート電圧が20Vまでサイドゲート電圧による
ドレイン電圧への影響はほとんど見られなかった。な
お、このときのサイドゲート−ソース電極間隔は10μ
mである。FETのドレイン電圧は2V、ゲート電圧は
0Vで測定した。このことから、この試料のバッファー
層は隣接する素子間の分離に対して良好な特性を有して
いることが判った。この構造のバッファー層および基板
の絶縁性の評価を行った。能動層をエッチング除去した
バッファー層/基板の電流電圧特性を基板上の5カ所で
調べたところ、図7に示すように電圧10Vで、リーク
電流が5×10-8A以下と良好な絶縁性を有しているこ
とが判った。なお、この時の電流方向の電極間隔は5μ
m、電極幅は200μmであった。電極は、FETのオ
ーミック電極と同様な方法で形成した。なおエッチング
量は、表面から270nmである。
【0034】比較例1 比較のために、上記実施例のFET用エピタキシャル結
晶基板の酸素を添加したAlX Ga(1-X) As(0<x
<1)層が無いSi基板を用いたFET用エピタキシャ
ル結晶基板を作製しバッファー層および基板の絶縁性の
評価を基板上の5カ所で行った。酸素を添加したAlX
Ga(1-X) As(0<x<1)層が無いこと以外は実施
例と同様である。なお、電極形状、および、電極作製方
法は、実施例のバッファー層/基板の絶縁性評価素子と
同様である。能動層をエッチング除去したバッファー層
/基板の電流電圧特性を調べたところ、図7に示すよう
に電圧10Vで、リーク電流が4x10-3A以上と絶縁
性不良を示している。酸素を添加したAlX Ga(1-X)
As(0<x<1)層を含まないSi基板上に作製した
FET用エピタキシャル結晶基板は、能動層の下のバッ
ファー層および基板のリーク電流が5桁程度大きくなり
絶縁不良が生じる。このためFETのピンチオフ特性の
劣化、ドレインコンダクタンスの増加、または、集積回
路においては素子間分離の不良の発生が容易に推測され
る。
【0035】
【発明の効果】本発明のエピタキシャル成長半導体結晶
基板は、Si基板と3−5族化合半導体層の能動層の間
のバッファー層として酸素を添加したAlX Ga(1-X)
As(0<x<1)などの高抵抗半導体層を形成するこ
とにより、Si基板の絶縁性の悪さ、およびSi基板と
3−5族化合物半導体結晶界面に形成される導電層によ
る絶縁不良を防止した良好な特性を有するものである。
該エピタキシャル成長半導体結晶基板は、再現性よく安
定して得ることができ、Si基板上の3−5族化合半導
体装置用エピタキシャル成長半導体結晶基板として有用
である。
【図面の簡単な説明】
【図1】半導体結晶基板を製造する気相成長装置の一例
の概略図。
【図2】実施例1で得られたエピタキシャル結晶の深さ
とキャリア電子濃度との関係を示す図。
【図3】リセスゲート型FET評価用素子パターンの概
略断面図。
【図4】リセスゲート型FETのドレイン電流のドレイ
ン電圧特性を示す図。
【図5】リセスゲート型FETのドレイン電流のゲート
電圧特性を示す図。
【図6】サイドゲート電極を設けたリセスゲート型FE
Tのドレイン電流のサイドゲート電圧依存性を示す図。
【図7】実施例1で得られたエピタキシャル結晶のバッ
ファー層および基板のリーク電流の5ケ所における電圧
特性をまとめて示す図。
【図8】比較例1で得られたエピタキシャル結晶のバッ
ファー層および基板のリーク電流の5ケ所における電圧
特性をまとめて示す図。
【符号の説明】
1.マスフローコントローラー 2.恒温槽 3.トリメチルガリウムバブラー 5.減圧弁 6.マスフローコントローラー 7.反応炉 8.マスフローコントローラー 9.高周波加熱コイル 10.サセプター 11.排気口

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】Si基板上に3−5族化合物半導体層を形
    成した半導体基板において、該化合物半導体層の能動層
    とSi基板との間に、酸素を添加した高抵抗化合物半導
    体層を少なくとも1層有することを特徴とするエピタキ
    シャル成長半導体結晶基板。
  2. 【請求項2】Si基板上に3−5族化合物半導体層を形
    成した半導体基板において、該化合物半導体層の能動層
    とSi基板との間に、酸素を添加した高抵抗化合物半導
    体層を少なくとも1層有し、能動層と能動層に最も近い
    酸素を添加した高抵抗化合物半導体層との間に酸素を添
    加しない高抵抗化合物半導体層を少なくとも1層有する
    ことを特徴とするエピタキシャル成長半導体結晶基板。
  3. 【請求項3】酸素を添加した高抵抗化合物半導体層がA
    X Ga(1-X) As(0<x<1)であることを特徴と
    する請求項1記載のエピタキシャル成長半導体結晶基
    板。
  4. 【請求項4】酸素を添加した高抵抗化合物半導体層がA
    X Ga(1-X) As(0<x<1)であり、酸素を添加
    しない高抵抗化合物半導体層がAly Ga(1 -y) As
    (0<y<1)であることを特徴とする請求項2記載の
    エピタキシャル成長半導体結晶基板。
  5. 【請求項5】酸素を添加した高抵抗AlX Ga(1-X)
    s層のAl濃度xが0.2≦x<1であり、酸素を添加
    しないAly Ga(1-y) As層のAl濃度yが0.1≦
    y≦0.5であることを特徴とする請求項4記載のエピ
    タキシャル成長半導体結晶基板。
  6. 【請求項6】能動層と能動層に最も近い酸素を添加した
    高抵抗化合物半導体層との間の距離が100nm以上で
    あり、Si基板上に形成される化合物半導体エピタキシ
    ャル層の合計膜厚が5μm以下であることを特徴とする
    請求項2、4または5記載のエピタキシャル成長半導体
    結晶基板。
JP28315393A 1992-11-18 1993-11-12 半導体結晶基板 Pending JPH06208963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28315393A JPH06208963A (ja) 1992-11-18 1993-11-12 半導体結晶基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30853392 1992-11-18
JP4-308533 1992-11-18
JP28315393A JPH06208963A (ja) 1992-11-18 1993-11-12 半導体結晶基板

Publications (1)

Publication Number Publication Date
JPH06208963A true JPH06208963A (ja) 1994-07-26

Family

ID=26554919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28315393A Pending JPH06208963A (ja) 1992-11-18 1993-11-12 半導体結晶基板

Country Status (1)

Country Link
JP (1) JPH06208963A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327938A (ja) * 2003-04-28 2004-11-18 Sumitomo Chem Co Ltd 化合物半導体エピタキシャル基板
WO2010061616A1 (ja) * 2008-11-28 2010-06-03 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
JP2010263197A (ja) * 2009-04-07 2010-11-18 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法、および電子デバイス
WO2011135809A1 (ja) * 2010-04-30 2011-11-03 住友化学株式会社 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327938A (ja) * 2003-04-28 2004-11-18 Sumitomo Chem Co Ltd 化合物半導体エピタキシャル基板
WO2010061616A1 (ja) * 2008-11-28 2010-06-03 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
JP2010153846A (ja) * 2008-11-28 2010-07-08 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス、および半導体基板の製造方法
CN102227801A (zh) * 2008-11-28 2011-10-26 住友化学株式会社 半导体基板、电子器件、及半导体基板的制造方法
US8729677B2 (en) 2008-11-28 2014-05-20 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP2010263197A (ja) * 2009-04-07 2010-11-18 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法、および電子デバイス
US8987782B2 (en) 2009-04-07 2015-03-24 Sumitomo Chemical Company, Limited Semiconductor structure for forming a combination of different types of devices
WO2011135809A1 (ja) * 2010-04-30 2011-11-03 住友化学株式会社 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法
US9559196B2 (en) 2010-04-30 2017-01-31 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device

Similar Documents

Publication Publication Date Title
KR101553721B1 (ko) 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
EP1777737A1 (en) High-electron-mobility transistor, field-effect transistor, epitaxial substrate, method for manufacturing epitaxial substrate, and method for manufacturing group iii nitride transistor
US20110297957A1 (en) Compound seminconductor structure
TW201448208A (zh) 碳摻雜半導體元件
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US10865469B2 (en) Compound semiconductor, method for manufacturing same, and nitride semiconductor
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP2560562B2 (ja) エピタキシャル成長化合物半導体結晶
JP5248743B2 (ja) 半導体装置および半導体装置の製造方法
CN114005729A (zh) 一种氮化物异质结材料表面原位生长SiN钝化膜的方法
US7135347B2 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
US7291873B2 (en) High electron mobility epitaxial substrate
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JPH06208963A (ja) 半導体結晶基板
KR101083612B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
US7550786B2 (en) Compound semiconductor epitaxial substrate
JP2000068497A (ja) GaN系化合物半導体装置
JPH11163399A (ja) 化合物半導体基板
JP2000311903A (ja) 化合物半導体基板およびその製造方法
JP2560562C (ja)
JPH11312692A (ja) 半導体エピタキシャル基板