JP2560562C - - Google Patents

Info

Publication number
JP2560562C
JP2560562C JP2560562C JP 2560562 C JP2560562 C JP 2560562C JP 2560562 C JP2560562 C JP 2560562C
Authority
JP
Japan
Prior art keywords
layer
crystal
fet
resistance
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
English (en)
Original Assignee
住友化学工業株式会社
Publication date

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】 本発明は電界効果トランジスタ−(以下FETと呼称する。)およびFETを
基本素子とする半導体集積回路(以下ICと呼称する)用に適したエピタキシャ
ル成長化合物半導体結晶に関する。 【0002】 【従来の技術】 GaAs、AlGaAs、InGaAs、InAlAs、GaInP、AlGaInPなどのエピタキシャル成長化
合物半導体結晶(以下単にエピタキシャル結晶と呼称する場合がある。)は超高
速FET素子の材料として極めて有用であり、その需要は超高周波帯における各
種増幅機や高速集積回路用途に近年激増している現状にある。これらの用途向け
のFET素子は通常半絶縁性の単結晶基板上に所定のキャリア濃度、膜厚および
組成でエピタキシャル成長させた結晶層の加工により作製される。このFET素
子の材料となるエピタキシャル結晶は気相成長法、分子線エピタキシャル成長法
および液相成長法により製作されている。例えば気相成長法の一種である有機金
属熱分解法により、近年超高速FETの一種として注目を集めている高電子移動
度トランジスタ−(High Electron Mobility Transistor;以下HEMTと呼称
する。)用のエピタキシャル結晶を作製する場合,加熱された単結晶GaAs基板上
に原料であるアルシン、トリメチルガリウム、トリメチルアルミニウムおよびド
−パントガスを順次供給して熱分解させ、ノンド−プGaAs(膜厚約0.5μ)、 ノンド−プAl0.3Ga0.7As(膜厚0.001〜0.02μ)、n型Al0.3Ga0.7As(膜厚0.035
〜0.05μ)およびn型GaAs結晶(膜厚0.05〜0.15μ)を順次エピタキシャル成長
させることにより所定の構造を有する結晶を得ることができる。 【0003】 【発明が解決しようとする課題】 しかしながら、従来のエピタキシャル結晶ではFET素子作製に用いた場合、
素子特性が必ずしも良好ではないという問題があった。従来のFET用エピタキ
シャル成長結晶においては一般に基板とエピタキシャル成長界面に生じ易い欠陥
層の影響を避けるため活性層との間に0.2〜5μ程度の高純度バッファ−層が挿
入されているが、バッファ−層自身のリ−ク電流を低減するためにバッファ−層
は高抵抗の結晶であることが要求される。しかしながら安定的にバッファ−層を
高抵抗化するためにはバッファ−層結晶を高純度化する必要があるが、これには
いくつかの課題があった。すなわちエピタキシャル成長結晶の残留不純物を低減
することがかなり困難であること、およびエピタキシャル結晶が高純度化するほ
ど基板およびエピタキシャル層の基板界面の不純物ないし欠陥の影響が相対的に
大きくなり、必要な高い抵抗率を有する結晶を得るためにはエピタキシャル層だ
けでなく、基板やその洗浄法、エピタキシャル成長炉の雰囲気などを厳密に管理
する必要があり、その実施に際しては実質的に大きな困難を伴うものであった。 バッファ−層またはその一部が低抵抗化した場合、バッファ−層を通じての電
流リ−クが生じ易くなりFET特性不良の一因となっていると考えられ、これら
の結晶のFETへの応用上の障害となっていた。また、集積回路(IC)用に用
いる結晶においてもやはり同様にバッファ−層不純物に起因すると思われるしき
い値電圧のばらつきといった問題を生じていた。 【0004】 この問題に対してバッファ−層結晶成長に際して結晶の禁制帯中に深い準位を
形成するド−パント、たとえばクロム、酸素、バナジウム等を添加し、不純物補
償により残留キャリア濃度を下げる試みが行われている。特に結晶成分としてAl
が入った場合,Alが非常に活性が高いことを利用して酸素あるいは遷移金属類の
ド−ピングにより高い抵抗率を有する結晶層が得られることが報告されている( 特開平3−22519号公報および特開平1−261818号公報)。酸素および遷移金属
類は半導体の禁制帯中に深い準位を形成することが知られており,これらの不純
物に対するAlの高い活性を利用してAlを含む結晶中に多量に深い準位を導入する
ことによりエピタキシャル結晶およびエピタキシャル層に影響を及ぼす基板から
の不純物、さらにはエピタキシャル成長炉雰囲気からの不純物を効果的に補償し
、高抵抗結晶を安定的に作製することは可能ではある。 【0005】 しかしながら、酸素または遷移金属をド−プしたAlを含む高抵抗エピタキシャ
ル層をバッファ−層としてFET作製に用いた場合、次の問題があることが判っ
た。すなわち、これらの高抵抗結晶の上に活性層を形成しFETを作製し、その
静特性をみた場合、ドレイン電流のドレイン電圧特性においてヒステリシスや一
定ドレイン電圧印加時にドレイン電流が異常増加するキンク現象の発生といった
問題が生じる。また選択ド−プ構造によりHEMTを作製した場合は2次元電子
密度の減少が生じる。これらの現象の原因については明らかではないが、高抵抗
バッファ−層中に多量に導入されている深い準位がそのような異常特性の原因と
推測される。したがって酸素または遷移金属をド−プしたAlを含む高抵抗エピタ
キシャル層は高抵抗ではあってもFET特性の面からは必ずしも高品質とはいえ
ず、各種FETへ利用する上でバッファ−層の抵抗率とFET特性とはトレ−ド
オフの関係にあることがわかり,安定した高抵抗でしかも素子特性への影響の少
ない結晶材料が望まれていた。 【0006】 本発明の目的は上記の実情に鑑み、エピタキシャル結晶において、現実に可能
な結晶純度レベルの範囲で高い抵抗率を有し,高速電子素子用として良好な素子
特性を可能にし、かつ工業的に安定して生産可能な構造を有するエピタキシャル
結晶を提供することにある。 【0007】 【課題を解決するための手段】 すなわち本発明は、基板上にバッファ−層、その上に活性層を有するエピタキ
シャル成長化合物半導体結晶において、該バッファ−層として(A)酸素または/ および遷移金属を1×1017/cm3以上1×1021/cm3以下添加した高抵抗
AlGaAsまたはAlGaInP層とその上の(B)高純度GaAs、InGaPまたはAlGaAs層からな
る層を有することを特徴とするエピタキシャル成長化合物半導体結晶を提供する
ことにある。 【0008】 本発明によれば現実に可能な結晶純度レベルの範囲で十分な抵抗率を達成でき
、かつ高抵抗化に必要な酸素または遷移金属不純物が素子特性へ及ぼす影響を低
減ないし応用上無視しうるレベルにまで下げることが可能であり,このような構
造を採用することによりバッファ−層の抵抗とFET特性を同時に満足する各種
FET用結晶の安定的な生産が可能になる。 【0009】 本発明のエピタキシャル結晶の製法としてはAlを含む混晶の成長可能な液層エ
ピタキシャル成長法、有機金属気相成長法、分子線エピタキシャル成長法、化学
ビ−ムエピタキシャル成長法、原子層エピタキシャル成長法などを用いることが
できる。 【0010】 以下、本発明について、有機金属気相成長法を用いて作製したAlGaAsバッファ
−層及びn型GaAs活性層からなるFET用結晶を例にとり、さらに詳細に説明す
る。 【0011】 結晶成長に使用する3族原料としては通常、トリメチルガリウム、トリエチル
ガリウム等のトリアルキルガリウム、トリメチルアルミニウム、トリエチルアル
ミニウム等のトリアルキルアルミニウムや3水素化アルミニウム、トリメチルイ
ンジウム、トリエチルインジウム等のトリアルキルインジウムやシクロペンタジ
エニルインジウムを目的とする化合物半導体の組成に応じて単独または混合して
用いる。これらの原料については得られる結晶の純度について問題がない程度に
高純度のものが市販されているのでこれらを使用することができる。一方、5族
原料としては市販のアルシンまたはホスフィンの他、アルキルアルシン,アルキ
ルホスフィンを用いることができる。また3族原料化合物と適当な有機5族化合 物との付加化合物(アダクツ)を使用することも可能である。 【0012】 図1は本発明を実施するための有機金属気相成長法によるGaAsのエピタキシャ
ル成長装置の一例の概略図である。以下この図を用いて本発明を具体的に説明す
る。 【0013】 マスフロ−コントロ−ラ−1により流量制御されたキャリアガスは恒温槽2に
よって温度調節されたバブラ−3に送り込まれ,同バブラ−3に入れられたトリ
アルキルガリウム中にバブルされ,蒸発したアルキルガリウム蒸気と共に反応器
7に導入される。このときのトリアルキルガリウムの導入量は液温によって定ま
る蒸気圧とバブルされるキャリアガス流量によって制御され、通常10-3〜10-5mo
l/minの範囲である。一方アルシンは通常アルミニウムまたは鋼製の高圧容器4
に充填されており,減圧弁5により調圧後,マスフロ−コントロ−ラ−6により
流量調整して反応器7に導入される。アルシンの導入量は通常ガリウム原料の5
〜200倍の範囲が一般的である。アルシンおよびトリアルキルガリウム蒸気はマ
スフロ−コントロ−ラ−8により流量制御されたキャリアガスと共に反応器7に
送り込まれるのが一般的である。反応器内には外部コイル9により高周波誘導加
熱が可能なグラファイト支持台(サセプタ−)10が設置されており,前記原料
とキャリアガスとの混合ガスはその上に載置された基板11付近で熱分解され該
基板上にGaAsのエピタキシャル結晶成長が生じる。反応後のガスは排気口12か
ら排出される。 【0014】 以上はGaAsの成長例であるがトリアルキルガリウムの他にトリアルキルガリウ
ムに用いたものと同様なガス供給装置を用いてトリアルキルアルミニウムを供給
することによりAlGaAsエピタキシャル結晶を得ることができる。また同様にして
トリアルキルインジウムを供給することによりInGaAs、InAlAsエピタキシャル結
晶を得ることができる。またAsの代わりにPを用いることによりInGaP、InAlP、
InGaAlPのエピタキシャル結晶を得ることができる。AsおよびP源として上記の
ような水素化物の他、有機化合物を用いる場合はトリアルキルガリウムと同様 の供給法を用いればよい。 【0015】 本発明の高品質な高速電子素子用エピタキシャル結晶は、洗浄した基板上へ高
抵抗の酸素または/および遷移金属ド−プAlGaAs、AlInGaPまたはInAlAs層を所
定の厚さに成長させ、引続き高純度のGaAsまたはAlGaAsまたはInGaP層を所定の
厚さに成長した後、引続き所定の原料切り替えおよび不純物添加を行って所定の
キャリア濃度、組成および膜厚を有する活性層結晶を成長させることにより安定
して得ることができる。活性層部分の構造を選ぶことにより、通常のFETの他
、HEMTやMISFET等、各種のヘテロ接合FETが作製可能である。この
ような構造を採ることにより、特に純度の制御が困難な結晶成長初期層を安定し
て高抵抗化できると共に活性層への酸素不純物の影響を実質的に低減させること
ができる。 【0016】 酸素ド−プ高抵抗層の組成範囲はAlX Ga(1-X)Asの場合、酸素に対する活性度
からx>0である必要があるが、xが小さいと酸素の取り込み率が小さく抵抗率
を上げ難い。またxの大きい場合、結晶は酸化されやすく不安定であることから
0.1<x<0.8が望ましい。より望ましくは0.2≦x≦0.7が適当である。Alx Iny
Ga(1-X-Y)Pの場合、GaAs基板を用いる場合は格子整合の点からy=0.49付近であ
ることが必要である。Alについては0<x≦0.51の範囲でよい。また、遷移金属
の場合はドーパントの種類にもよるが、上記の制限は特にない。 【0017】 また基板としてInPを用いる場合はこれに格子整合する系としてIn0.51Al0.49A
sを用いることができる。 【0018】 酸素または/および遷移金属の濃度範囲についてはそのベ−スとなる結晶純度
にもよるが、1×1017/cm3以上である。一方、上限は成長条件等により異なるの
で一概に決められないが、余り多過ぎると成長表面が荒れたりするので1×1021
/cm3程度以下、望ましくは1×1020/cm3程度以下である。 酸素ド−パントとしては水素または不活性ガスに希釈された酸素ガスを用いる ことが可能である。また原料の有機金属のアルキルアルミニウムの一部を酸化し
てアルコキサイドとしたものをアルミニウム原料として使用することができる。
またアルミニウムのアルコキサイドを原料アルキルアルミニウムとは別にド−パ
ントとして添加して用いることができる。その他、Alを含む混晶の高抵抗化ド−
パントとして知られているトリエトキシバナジル等の遷移金属アルコキサイド、
ヘキサカルボニルクロム等の遷移金属化合物類を用いることも可能であるが、高
抵抗層の上に作製する高純度層への影響はできるだけ少ないことが望ましく、残
留効果や表面偏析の少ない不純物が望ましい。 【0019】 上記の高抵抗層は基板及び基板表面からの不純物およびエピタキシャル成長炉
における雰囲気からの初期汚染等の過渡的な不純物のゲッタリング層をも兼ねて
おり,その上に成長させる結晶層の純度を上げるために望ましくは2000Å以上、
より望ましくは5000Å以上必要である。また、上限は特にないが工業的にみれば
通常5μ以下が好ましい。 【0020】 高抵抗層の上に作製する高純度層としてはノンド−プのGaAs、AlGaAs、InGaP
を用いることができる。その際の純度としてはドナ−不純物,アクセプタ−不純
物及び電子捕獲性の深い準位などの活性な欠陥の濃度の総和が1×1016/cm3以下
、望ましくは1×1015/cm3以下であることが必要である。また残留不純物の濃度
がこれらの値以下である場合でも不純物相互の補償により結晶の抵抗率は高い方
が望ましい。AlX Ga(1-X)Asについては任意の組成xを選ぶことができるが、Al
の組成が高い場合結晶性が低下しやすいためx≦0.3が適当である。 高純度層の厚さについては該結晶層の純度および要求される素予特性のレベル
にもよるが少なくとも1000Å以上、上記高抵抗層の影響を無視しうる程度に低減
するためには望ましくは3000Å以上、より望ましくは5000Å以上が必要である。
この高純度の結晶層を入れることにより、実際のFET素子動作時に酸素または
遷移金属添加層で生じる深い準位へのキャリア捕獲・放出に伴う空間電荷密度の
変動による活性層電流密度への影響を低減ないし除去することができる。一方、
厚すぎる場合は高純度層の抵抗率によっては高純度層での電流リ−クが問題とな るため望ましくは20000Å以下、より望ましくは10000Å以下が適当である。 【0021】 【発明の効果】 以上のように本発明によれば、ヒステリシスやキンク等の少ない良好な特性を
有し、超高周波帯における増幅器、論理素子用FET用の材料として有用な高速
電子素子用エピタキシャル結晶を提供することができ、また使用する基板やその
前処理等の影響を低減し、各種FETを安定的に製造することができるエピタキ
シャル結晶を提供することができる。 【0022】 また本発明のエピタキシャル結晶は同一基板上に複数の素子を作製した場合の
素子間干渉も低減が可能でFETを基本素子とした集積回路用としても有用であ
り、その工業的な意義はきわめて大きい。 【0023】 【実施例】 以下,実施例および比較例により本発明をさらに具体的に説明するが,本発明
はこれらにより限定されるものではない。 【0024】 実施例1 図1に示した装置において、さらに水素で20molppmに希釈したジシランが供給
可能なアルシン供給部と同様な機構2系列およびトリメチルアルミニウムが供給
可能なトリメチルガリウム供給部と同様な機構2系列(図示せず。)を有する装
置を用い、半絶縁性GaAs単結晶を基板として基板温度650℃、トリメチルガリウ
ム(以下TMG)供給量5.2×10-5mol/min及びキャリア水素ガス91/minで、アル
シン供給量を2.6×10-4mol/min(As/Ga=50に相当)として結晶成長を行った。
このときのGaAs成長速度は400Å/minであった。ノンド−プGaAs層を3000Å成長
後、市販のトリメチルアルミニウム(以下TMA)を1.3×10-5mol/minおよび市
販のTMAを空気酸化により酸素不純物濃度を約4000ppmとしたものを3.9×10-5
mol/minの速度で水素キャリアと共に供給した。このときの成長速度は800Å/min
でAl組成比x=0.5のAlX Ga(1-X)As層が得られる。この層を12分30 秒の成長により厚さ10000Åに成長後、酸素不純物濃度4000ppmのTMAの供給を
止め、Al組成比x=0.2のAlX Ga(1-X)As層を成長速度500Å/minで10分間成長し
た。なお,このときのAl組成比x=0.2のAlX Ga(1-X)As層は他に行った実験によ
り、残留キャリア濃度1〜3×1015/cm3程度のp型であった。次にTMAの供給
を停止し、同時にジシランを8.9×10-8mol/min添加しn型GaAs層を成長速度400
Å/minで0.5ミクロン連続して成長した後、TMGとジシランの供給を停止して
結晶成長を停止し、550℃冷却後アルシンの供給を停止し、室温付近まで冷却後
試料を反応炉より取り出した。 【0025】 得られた試料のホ−ル測定を行ったところ、室温での電子移動度3,900cm2/Vs
ec、シ−トキャリア濃度5×1012/cm2であった。 次にホ−ル測定試料の電極部を残して約0.6μエッチングを行ってn型ド−ピ
ングGaAs層を除去し、残ったノンド−プAlGaAs層部分について抵抗率を測定した
ところ、1×105ohm・cm以上であり高い抵抗率を有していることが判った。 【0026】 次に試料の残りの一部を3000Åエッチング後、直径200μのAl電極を蒸着法に
より形成し、c−v法により各試料の電子濃度プロファイル測定を行ったところ
、図2(a)に示すように良好なプロファイルを得た。 次に試料の残りの一部を用いて図3に平面図で示すソース電極13およびドレ
イン電極14を設け、さらにゲ−ト長1μ、ゲ−ト幅250μのゲート電極15を
設けたリセスゲ−ト型FET(但し、図3中のサイドゲートを設けず。)を作製
した。なお、上記FETの図3のA−A’概略断面は図4で示すようにGaAs基板
21上にGaAs層20、酸素ドープAlGaAs層19、高純度AlGaAs層18、Siをドー
プしたn型ド−ピングGaAs層17よりなっている。 【0027】 このFETの静特性を測定したところ図5のようなヒステリシスが少なく、キ
ンクのない良好な静特性が得られた。なお、図中の横軸はドレイン電圧、縦軸は
ドレイン電流、パラメーター:ゲート電圧である。以下の静特性を示す図も同じ
条件である。 【0028】 次に上記のFETを作製する際に試料の一部には図3でゲ−ト電極15、サイ
ドゲート電極16を設けず、ソ−ス電極とドレイン電極間(約10μ)に深さ0.6
μ、幅5μの溝を堀込み、ドレインソ−ス間のリ−ク電流を測定した。10V印加
時のリ−ク電流値は5.1×10-9Aであった。また100V印加時もリ−ク電流の値は
1μA以下であった。このことからきわめて抵抗の高い良好なバッファ−層がで
きていることが判った。 【0029】 次に図3で示すように上記FETに隣接してサイドゲート電極16を設けた試
料を作製した。この電極をサイドゲ−トとして電圧を印加し、FETのドレイン
・ソ−ス電流への影響を調べたところ図6(a)に示すようにサイドゲ−ト電圧に
よるドレインソ−ス電流への影響は殆ど見られなかった。(FETのドレイン電
圧Vds=2V、ゲ−ト電圧Vgs=0Vで測定。)なお、図6中の横軸はVsg;サ
イドゲ−ト電圧(V)、縦軸は規格化Ids;ドレイン電流値Idsをサイドゲ−ト
電圧Vsg=0V時のIdsで規格化した値を示す。このことからこの試料のバッフ
ァ−層は隣接する素子間の分離に対して良好な特性を有していることが判った。 【0030】 実施例2 Al組成x=0.5のAlX Ga(1-X)As層成長の際に酸素不純物濃度を約4000ppmとし
たトリメチルアルミニウムの供給量を5.2×10-5mol/minとし、市販トリメチルア
ルミニウムを用いなかった以外は実施例1と同様にして結晶成長を行った。 【0031】 得られた試料のホ−ル測定を行ったところ、室温での電子移動度3,900cm2/Vs
ec、シ−トキャリア濃度5×1012/cm2であった。次にホ−ル測定試料の電極部を
残して約0.6ミクロンエッチングを行ってn型ド−ピングGaAs層を除去し、残っ
たノンド−プAlGaAs層部分について抵抗率を測定したところ、1×105ohm・cm以
上であり良好な抵抗率を有していることが判った。 【0032】 次にc−v法により各試料の電子濃度プロファイル測定を行った結果、図2(b )に示すように良好なプロファイルを得た。 次に上記の結晶を用いて実施例1と同様にしてリセスゲ−ト型FETを作製し
、静特性を測定したところ図7のようなヒステリシスが少なく、キンクの無い良
好な静特性が得られた。 次に実施例1と同様にリ−ク電流を測定したところ、10V印加時のリ−ク電流
値は0.5×10-9Aであった。また100V印加時もリ−ク電流の値は1μA以下であ
った。このことからきわめて抵抗の高いバッファ−層ができていることが判った
。 【0033】 次に実施例1と同様にサイドゲ−ト特性を測定したところ、図6(b)のように
実施例1と同様の優れた特性を得た。このことからこの試料のバッファ−層は隣
接する素子間の分離に対して良好な特性を有していることが判った。 【0034】 比較例1 Al組成x=0.5のAlX Ga(1-X)As層成長の際に、市販TMA供給量を5.2×10-5mol
/minとし、酸素添加TMAを用いなかった以外は実施例1と同様にして結晶成長
を行った。 【0035】 得られた試料のホ−ル測定を行ったところ、室温での電子移動度3,900cm2/Vse
c、シ−トキャリア濃度4.5×1012/cm2であった。 次にホ−ル測定試料の電極部を残して約0.6μエッチングを行ってn型ド−ピ
ングGaAs層を除去し、残ったノンド−プAlGaAs層部分について抵抗率を測定した
ところ,2〜5ohm・cmの低い抵抗率でp型伝導を示した。 次に上記の結晶を用いて実施例1と同様にしてリセスゲ−ト型FETを作製し
、静特性を測定したところ図8のようにドレイン電圧10V付近で異常にドレイン
電流が増加するいわゆるキンクを伴う静特性が得られた。 次に実施例1と同様にリ−ク電流を測定したところ、10V印加時のリ−ク電流
値は1.4×10-6Aであった。また9.6V印加時にリ−ク電流の値は1μAを越え、
FET用としてはバッファー抵抗が不十分であることが判った。 【0036】 次に実施例1と同様にサイドゲ−ト特性を測定したところ、図6(c)のように
サイドゲ−ト電圧によってドレイン電流が大きく変化しており素子間分離特性が
悪いことが判った。 以上の結果から基板側バッファ−層に酸素ド−プを行わない場合、バッファ−
抵抗とFET特性が不良で、かつ素子間分離特性も不良であることが判った。 【0037】 比較例2 AlX Ga(1-X)Asバッファ−層成長の際に、Al組成xを0.2とし、市販TMAの供
給量を1.3×10-5mol/minとした以外は比較例1と同様にして結晶成長を行った。 【0038】 得られた試料のホ−ル測定を行ったところ、室温での電子移動度3,900cm2/Vs
ec、シ−トキャリア濃度5×1012/cm2であった。 次にホ−ル測定試料の電極部を残して約0.6μエッチングを行ってn型ド−ピ
ングGaAs層を除去し,残ったノンド−プAlGaAs層部分について抵抗率を測定した
ところ、1×103ohm・cmの抵抗率でn型伝導を示した。 次にc−v法により各試料の電子濃度プロファイル測定を行った結果、図2(
c)に示すようにバッファー層中にややキャリア濃度の蓄積傾向のあるプロファ
イルを得た。 次に上記の結晶を用いて実施例1と同様にしてリセスゲ−ト型FETを作製し
、静特性を測定したところ図9のようなヒステリシス、キンクの少ない良好な静
特性が得られた。 【0039】 次に実施例1と同様にリ−ク電流を測定したところ、10V印加時のリ−ク電流
値は1.2×10-8Aであった。また67V印加時にリ−ク電流の値は1μAを越え、
FET用としてはバッファ−抵抗がやや低いことが分かった。 次に実施例1と同様にサイドゲ−ト特性を測定したところ、図5(d)のよう
にサイドゲ−ト電圧によりドレイン電流の変化が見られ、素子間分離特性が悪い ことが判った。 以上のことからこの試料においてはFET静特性は良好であったが、バッファ
−抵抗および素子分離特性が不良であることが判った。 【0040】 比較例3 AlX Ga(1-X)Asバッファ−層成長の際に、Al組成xを0.2とし、市販TMAの供
給量を1.3×10-5mol/minとし、窒素に100ppmに希釈した酸素2sccm添加した以外
は比較例2と同様にして結晶成長を行った。 【0041】 得られた試料のホ−ル測定を行ったところ室温での電子移動度3,900cm2/Vsec
、シ−トキャリア濃度4.5×1012/cm2であった。 次にホ−ル測定試料の電極部を残して約0.6μエッチングを行ってn型ド−ピ
ングGaAs層を除去し、残ったノンド−プAlGaAs層部分について抵抗率を測定した
ところ、1×105ohm・cm以上の抵抗率を有していることが判った。 次に上記の結晶を用いて実施例1と同様にリセスゲ−ト型FETを作製し、静
特性を測定したところ図10のようなドレイン電圧約5V付近で強いキンクのあ
る異常な特性が得られた。 【0042】 次に実施例1と同様にリ−ク電流を測定したところ、10V印加時のリーク電流
値は1.2×10-8Aであった。また100V印加時にもリ−ク電流の値は1μAを越え
ず、バッファ−層がFET用としては良好な抵抗値を有していることが判った。 以上のことからこの試料においてはバッファ−抵抗は良好であったが、FET
特性には強いキンクが生じ不良であることが判った。
【図面の簡単な説明】 【図1】本発明の実施に使用される気相成長装置の一例の概略図 【図2】実施例、比較例で得られたエピタキシャル結晶の深さと電子濃度との
関係を示す図である。 【図3】リセスゲ−ト型FET評価用素子パタ−ンの平面図。 【図4】リセスゲ−ト型FET評価用素子パタ−ンの概略断面図。 【図5】リセスゲ−ト型FETの静特性を示す。 【図6】サイドゲート電極を設けたリセスゲ−ト型FETのドレイン電流のサ
イドゲート電圧依存性を示す。 【図7】リセスゲ−ト型FETの静特性を示す。 【図8】リセスゲ−ト型FETの静特性を示す。 【図9】リセスゲ−ト型FETの静特性を示す。 【図10】リセスゲ−ト型FETの静特性を示す。 【符号の説明】1.マスフロ−コントロ−ラ−、2.恒温漕、3.トリメチル
ガリウムバブラ−、4.アルシンボンベ、5.減圧弁、6.マスフロ−コントロ
−ラ−、7.反応器、8−マスフロ−コントロ−ラ−、9.高周波加熱用コイル
、10.サセプタ−、11.基板、12.排気口

Claims (1)

  1. 【特許請求の範囲】 【請求項1】基板上にバッファ−層、その上に活性層を有するエピタキシャル
    成長化合物半導体結晶において、該バッファ−層として(A)酸素または/および
    遷移金属を1×1017/cm3以上1×1021/cm3以下添加した高抵抗AlGaAs
    またはAlGaInP層とその上の(B)高純度GaAs、InGaPまたはAlGaAs層からなる層を
    有することを特徴とするエピタキシャル成長化合物半導体結晶。

Family

ID=

Similar Documents

Publication Publication Date Title
US10340375B2 (en) Epitaxial substrate for field effect transistor
EP1777737A1 (en) High-electron-mobility transistor, field-effect transistor, epitaxial substrate, method for manufacturing epitaxial substrate, and method for manufacturing group iii nitride transistor
JP2560562B2 (ja) エピタキシャル成長化合物半導体結晶
JPH07201737A (ja) 3−5族化合物半導体結晶の成長方法
US20050009221A1 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
TWI336523B (en) High electron mobility epitaxial substrate
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
KR100281939B1 (ko) 반도체 에피택셜 기판
JP2560562C (ja)
US5441913A (en) Process of making a semiconductor epitaxial substrate
JP2885435B2 (ja) 化合物半導体薄膜の製造方法
JPH06208963A (ja) 半導体結晶基板
WO2023176744A1 (ja) GaNエピタキシャル基板
JP3104280B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP2725462B2 (ja) 化合物半導体の気相成長法
KR20240151820A (ko) GaN 에피택셜 기판
JPH07201761A (ja) 化合物半導体の成長方法
JP2009081213A (ja) 高電子移動度トランジスタ及びその製造方法
JP2793239B2 (ja) 化合物半導体薄膜の製造方法
CN118679283A (zh) GaN外延基板
JP2006080503A (ja) 半導体エピタキシャル基板
JP2006351993A (ja) 化合物半導体ウェハ
JPS6148917A (ja) 3−v族化合物半導体選択ド−プヘテロ構造の形成法
JP2000138368A (ja) Iii−v族化合物半導体の気相成長方法及び高電子移動度トランジスタの製造方法
JP2002025921A (ja) 化合物半導体結晶及びその成長法