JP3592922B2 - 化合物半導体基板 - Google Patents
化合物半導体基板 Download PDFInfo
- Publication number
- JP3592922B2 JP3592922B2 JP4702398A JP4702398A JP3592922B2 JP 3592922 B2 JP3592922 B2 JP 3592922B2 JP 4702398 A JP4702398 A JP 4702398A JP 4702398 A JP4702398 A JP 4702398A JP 3592922 B2 JP3592922 B2 JP 3592922B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- layer
- silicon substrate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、周期表第ＩＶ族の単一元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層を形成した化合物半導体基板に関し、特に電子素子、光素子、光電子素子、およびこれらの集積回路に用いられる化合物半導体基板に関する。
【０００２】
【従来の技術】
ガリウム砒素のような第ＩＩＩ −Ｖ 族の化合物半導体を用いた電子デバイスは、シリコン半導体を用いたデバイスより高速・高周波域で動作することが可能であるため、マイクロ波デバイスやミリ波デバイスなどの電子素子、或いはＬＥＤ（発光ダイオード）やＬＤ（レーザーダイオード）などの光デバイスへの利用が拡大している。
【０００３】
ところが、化合物半導体のみから成るバルク状の化合物半導体基板は、口径が未だ３〜４インチ、大きくても５〜６インチ程度と小さく、しかも高価格であり、６〜８インチ、さらには１２インチといった大口径化が達成されて低価格なシリコン基板と比較して、その上に形成される半導体装置の量産化と今後の展開を困難としている。
【０００４】
そこで、注目されているのがシリコン基板上に化合物半導体層をヘテロエピタキシャル成長させた化合物半導体基板である。化合物半導体をシリコン基板上にエピタキシャル成長させることで、半導体基板の大口径化と低コスト化が可能となる。また、化合物半導体層をシリコン基板上に形成した半導体基板は、機械的強度に優れ、且つ熱伝導性が高いため、放熱性に優れた半導体装置になるなどの特徴を有する。さらに、ガリウム砒素などの化合物半導体材料は、優れた光学特性と電気特性を併せ持つため、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）やＨＥＭＴ（高電子移動度トランジスタ）などの電子素子とＬＥＤやＬＤなどの光素子とを同一基板上に作製した光・電子混成デバイスを実現することも可能になる。
【０００５】
化合物半導体層をシリコン基板上に形成した半導体基板は、このような多くのメリットを持つ反面、化合物半導体層をシリコン基板上にエピタキシャル成長させる際に、その前処理としてシリコン基板の表面を高温下でアルシンガス（ＡｓＨ３ ）の雰囲気に曝して酸化膜を除去することから、図８に示すように、シリコン基板１内へ砒素原子（Ａｓ）が侵入拡散するとともに、化合物半導体層の成長初期における基板温度が高いために、シリコン基板１内に砒素原子（Ａｓ）が侵入拡散し、これがシリコン基板１に対してドーパントとなってシリコン基板１の表面部が低抵抗化してシリコン基板１の表面領域に低抵抗層１ｃが形成され、この半導体基板を用いたデバイス特性が劣化するという問題があった。
【０００６】
すなわちシリコン基板１の表面に低抵抗層１ｃが形成されると、図９に示すように、シリコン基板１上にバッファ層として機能する第ｌの化合物半導体層３、活性層もしくは動作層として機能する第２の化合物半導体層４、さらにコンタクト層として機能する第３の化合物半導体層５を形成して、この第２の化合物半導体層４をデバイスの動作層とする場合、シリコン基板１の表面領域の低抵抗層１ｃがこの第１の化合物半導体層３およびシリコン基板１の高抵抗バルク部１ｂよりも低抵抗となるため、第２の化合物半導体層４を動作層とするデバイスの特性を劣化させたり、デバイス間の素子分離が不十分となって素子の複合形成や集積化が困難になる。
【０００７】
例えば、ソース接地型のＦＥＴでは、ピンチオフ特性の低下、しきい値のシフト、ドレインコンダクタンスの増加、さらにはゲート入力静電容量Ｃｇｐ、ドレイン出力静電容量Ｃｄｐ、ドレインソース間静電容量Ｃｄｓなどの増加を起こし、素子の高周波特性を低下させる。また、素子を高集積化した場合、素子間のリーク電流の発生などによって素子の分離特性が低下し、集積回路の動作不良、消費電力の増加、遅延時間の増加など、性能を低下させる。
【０００８】
このようなシリコン基板１の表面領域の低抵抗層１ｃによるデバイスへの悪影響を軽減もしくは無くすために、従来から幾つかの技術が開示されている。
【０００９】
例えば特開平９−２１３６３５号公報では、化合物半導体層を成長させるためのシリコン基板として酸素誘起積層欠陥密度が一定値以下に制御されたシリコン基板を使用することにより、シリコン基板とその上の化合物半導体層との間における元素の相互拡散を抑止して、シリコン基板１の表面部に低抵抗層が形成されることを抑制することが開示されている。すなわち、化合物半導体層をシリコン基板上にエピタキシャル成長させる前に、このシリコン基板を１２００℃程度で高温アニールして、シリコン基板表面の結晶性を改善することにより、結晶欠陥を伝わる第Ｖ族元素の侵入拡散を阻止しようとするものである。
【００１０】
また本公報では、シリコン基板上に化合物半導体を成長させる際、化合物半導体のＶ族原料ガスとしてＡｓやＰでなくアンチモンＳｂを含む原料ガスを用いることにより、シリコン基板１の表面部に低抵抗層が形成されることを抑制することが開示されている。すなわち、化合物半導体のＶ族元素として、シリコン中における固溶限界が低いアンチモンＳｂを成長することで、シリコン基板へのＡｓやＰなどのＶ族元素の侵入拡散を抑止しようとするものである。
【００１１】
また、特開平８−３ ３５６９５号公報では、化合物半導体薄膜を成長させるための基板として、Ｆｅ、Ｃｏ、Ｃｒ、Ｔｉ、Ａｕなどの深いエネルギー準位を形成する不純物をドープしたシリコン基板を用いたり、窒化ガリウムのような窒素（Ｎ）を第Ｖ族元素とする第ＩＩＩ −Ｖ 族化合物半導体層をシリコン基板上に形成して、化合物半導体膜をエピタキシャル成長させることによって、シリコン基板の表面が低抵抗化することを防止することが開示されている。すなわち、シリコン基板の表面領域に拡散した砒素などを深いエネルギー準位で捕獲することによって自由キャリアとなることを防止したり、拡散しても室温ではシリコン基板中でキャリアを発生しない窒素を第Ｖ族元素とするバリア層を設けて、有害な砒素の拡散を防止するものである。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記 のごとくシリコン基板表面の酸素誘起積層欠陥の密度を一定値以下に制御したとしても、シリコン基板上にＧａＡｓなどの化合物半導体を成長する場合、シリコン中における固溶限界が高いＡｓ元素などは、シリコン基板への侵入拡散が強くこれを完全に抑止することは困難である。さらに上記 のごとくシリコン中における固溶限界が低いアンチモンＳｂ元素を含む化合物半導体をシリコン基板上に成長することは、基板と成長層との格子定数差や熱膨張係数差などを大きくすることになり、成長層の結晶性に問題を起こし易い。
【００１３】
また、上記 のごとくシリコン基板の表面に深いエネルギー準位を形成するＦｅなどの不純物を高濃度にドープすると、シリコン基板の表面を動作層とするデバイスはもやは形成できなくなり、またその上にエピタキシャル成長させた極薄の動作層は、基板の深いエネルギー準位を形成する高濃度不純物の影響を受けており、この層を動作層とするデバイスを形成すると、電子移動度が低下し、化合物半導体デバイス本来の特性である高速動作性などの特性が発揮できないといった問題を誘発する。
【００１４】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、シリコン基板上にエピタキシャル成長させる化合物半導体基板において、シリコン基板の表面部が低抵抗化したり、化合物半導体層の結晶性が損なわれることを解消した化合物半導体基板を提供することを目的とするものである。
【００１５】
【問題点を解決するための手段】
上記目的を達成するために、請求項１に係る化合物半導体基板では、周期表第ＩＶ族元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させた化合物半導体基板において、前記周期表第ＩＶ族元素から成る基板が１×１０２ Ω・ｃｍ以上の高抵抗基板であり、且つその一主面側に周期表第ＩＩＩ 族元素を含有する不純物含有領域を１〜５００ｎｍの深さで有し、この領域における前記周期表第ＩＩＩ 族元素の原子濃度が前記周期表第ＩＶ族元素から成る基板の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することを特徴とする。
【００１６】
また、請求項２に係る発明では、周期表第ＩＶ族元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させた化合物半導体基板において、前記周期表第ＩＶ族元素から成る基板が１×１０２ Ω・ｃｍ以上の高抵抗基板であり、且つその一主面上に周期表第ＩＶ族元素から成り、且つ周期表第ＩＩＩ 族元素を含有するエピタキシャル成長層を１〜５００ｎｍの厚みで有し、この成長層における前記周期表第ＩＩＩ 族元素の原子濃度がこのエピタキシャル成長層の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することを特徴とする。
【００１７】
【作用】
周期表第ＩＶ族の単一元素から成る基板上に、第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させる場合、その成長に先立ってまず基板表面の酸化膜を除去する。この酸化膜の除去は、基板を９００〜１０００℃で加熱しながら水素キャリアガスとアルシン（ＡｓＨ３ ）ガスを成長炉内に導入することによって行う。次いで、基板温度を５００〜６００℃および６００〜７００℃に下げて第ＩＩＩ −Ｖ族の原料ガスを成長炉に導入して目的とする化合物半導体膜３および４を成長させる化合物半導体膜の成長工程に入る。
【００１８】
このような基板表面の酸化膜除去工程や化合物半導体膜の成長工程において、砒素（Ａｓ）などの第Ｖ族元素が原料ガス中から第ＩＶ族元素から成る基板中に拡散し、基板表面の電気抵抗を低下させる。これは、基板表面が高抵抗（比抵抗が１×１０２ 〜１０５ Ω・ｃｍ程度）であるＩ型もしくは弱いＮ型半導体から、低抵抗である強いＮ型半導体に変化するためである。
【００１９】
周知のように、シリコン基板中に砒素原子が侵入してシリコン原子と置換する場合、砒素原子はシリコンに対して浅いエネルギー準位を形成するため、微量のドーピング量でも効率よく活性化して電子キャリアを生み出し、容易に低抵抗化する。
【００２０】
このように基板のシリコン原子が砒素原子と置換した場合、他のシリコン原子と置換して浅いエネルギー準位を形成する硼素原子のような第ＩＩＩ 族元素によって補償するとこの領域を高抵抗化することができる。
【００２１】
これをプロセスで言い換えると、シリコン基板の表面部に硼素などの第ＩＩＩ 族元素を予めドーピングしてＰ型化した不純物含有領域を形成しておき、その後にガリウム砒素などの化合物半導体層をエピタキシャル成長させる。
【００２２】
化合物半導体膜の成長工程で基板の表面部に侵入する砒素原子の量と分布に沿って、補償用の第ＩＩＩ 族原子を予め拡散した不純物含有領域を形成しておくと、Ｐ型化とＮ型化とが打ち消しあって高低抗化することができる。
【００２３】
基板の表面部の電気抵抗の低下は、基板の表面側と内側とでは異なる。これは、基板の表面領域に拡散した砒素原子の拡散濃度は、表面側で高く、内側に入るにしたがって低くなる。従って、侵入拡散した砒素原子の濃度に応じて、補償する元素の原子濃度が不純物含有領域における基板の表面側と内側とで異ならしめるのが、基板の表面部全体を高抵抗化するのに都合がよい。すなわち、基板の表面部に侵入拡散した砒素の原子密度のデプスプロファイルと予め基板の表面部にドーピングする補償用元素の原子密度のデプスプロファイルとをほぼ同じにする。
【００２４】
また、基板の表面部に補償用元素を予め拡散した不純物含有領域を形成しておく場合に限らず、基板の表面に補償用元素を含有する別の層を設けて、化合物半導体層の成長工程で侵入拡散するであろう砒素原子と打ち消すようにしてもよい。
【００２５】
これを別のプロセスで言い換えると、シリコン基板の表面上に、第ＩＶ族の単一元素から成る表面エピタキシャル成長層（以下、表面エピ層という）を形成し、この表面エピ層を形成するための原料ガスと同時に第ＩＩＩ 族の硼素などの不純物が入ったドーピングガスを流してＰ型化しておいて、この後にガリウム砒素などの化合物半導体層をさらにエピタキシャル成長させると、砒素などの不純物が表面エピ層に侵入拡散してＮ型化する。このとき、表面エピ層に侵入拡散する予定の砒素原子の量と分布に沿って、表面エピ層に予め拡散しておく補償用の第ＩＩＩ 族元素の原子密度と分布とをほぼ同じにすることで、Ｐ型化とＮ型化とが打ち消しあって高抵抗化できる。
【００２６】
すなわち、表面エピ層に侵入拡散する砒素原子の原子密度のデプスプロファイルと表面エピ層に予めドーピングする補償用の第ＩＩＩ 族元素の原子密度のデプスプロファイルとをほぼ同じにする。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づき詳細に説明する。
図１は本発明に係る化合物半導体装置の一実施形態を示す断面図であり、１は第ＩＶ族元素から成る基板、３は基板上に形成される化合物半導体層である。基板１は、表面側から不純物をドーピングして形成された不純物含有領域１ａと、本来の高抵抗バルク部１ｂから成る。
【００２８】
一般に、化合物半導体層３を形成するための基板１としては、シリコンやゲルマニウムなどの第ＩＶ族元素から成る基板が用いられる。
【００２９】
この第ＩＶ族元素から成る基板１としては、（１００）面が＜０１１＞方向に２〜７°傾斜した基板などが好適に用いられる。この第ＩＶ族元素から成る基板１は、１×１０２ 〜１０５ Ω・ｃｍ程度の高抵抗基板が望ましい。
【００３０】
基板１の表面の不純物含有領域１ａを形成するための不純物ドーピング方法としては、シリコン集積回路製造プロセスでよく知られた不純物原子を熱的に侵入拡散する拡散法と、不純物をイオン化して加速して基板の内部に打込むイオン注入法がある。拡散法は、拡散源として不純物を含むガラス層（ドープドオキサイド層）を開管法、塗布法、ＣＶＤ法などでシリコン基板１の表面に形成し、このガラス層を除去した後、再度高温で熱処理を行い（ドライブイン）、所望の分布を有する拡散層を得る。この二段階拡散により、接合深さや表面濃度の制御が可能である。イオン注入法は、硼素などの不純物をイオン化し、これを加速して基板に注入するもので、高濃度注入では基板に損傷を与えるため、アニール処理が必要である。
【００３１】
図２は、通常の化合物半導体層の形成方法における基板１の表面から深さＸ０まで侵入拡散する砒素（Ａｓ）原子の原子濃度のデプスプロファイルである。通常の化合物半導体層の形成方法における拡散深さＸ０の代表的な値はＸ０＝２００ｎｍであり、最表面の原子濃度が〜１０１８ａｔｏｍｓ・ｃｍ−３のオーダーである。この拡散深さおよび最表面の原子濃度は化合物半導体層の形成条件によりかなり変化し、拡散深さは最小１ｎｍから最大５００ｎｍ程度、最表面の願誌濃度は最小１×１０１７ａｔｏｍｓ・ｃｍ−３から１×１０２０ａｔｏｍｓ・ｃｍ−３程度の変化が考えられる。この砒素のデプスプロファイルと同様に硼素などの第ＩＩＩ 族の補償元素を注入しておけばよい。すなわち、１ｎｍ〜５００ｎｍの間の深さで、基板の表面側が１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側が１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有するように注入する。なお、この傾斜濃度は、図３に示すように不純物含有領域１ａの膜厚と比例的に、また図４に示すように多段的に、さらに図５に示すように二段階的に減少するように形成してもよい。
【００３２】
基板１上には、図１に示すように、第ＩＩＩ −Ｖ 族元素から成る化合物半導体層３が形成される。このような化合物半導体層３には、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩ ｎＰなどがある。このような化合物半導体層３は、基板上１に一層、もしくは複数層形成される。形成される化合物半導体層３などの厚みは使用目的に応じて種々設定されるが、通常は０．１〜４μｍ程度である。
【００３３】
このような化合物半導体層３などは、有機金属材料を加熱して分解して、他の有機金属材料の構成元素と反応させる有機金属化学気相成長（ＭＯＣＶＤ）法などで形成される。ＭＯＣＶＤ法では基板１をカーボンサセプタ上に設置して、原料ガスを分解・反応させることにより、基板１上に化合物半導体層３などを形成する。
【００３４】
まず、基板１を洗浄し、これをＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、水素とアルシン（ＡｓＨ３ ）の混合ガスの雰囲気中９００℃で約１０分間加熱して基板１の表面に生成した自然酸化膜を蒸発させて除去する。
【００３５】
次に、基板１の温度を５５０℃まで下げて、そのままの状態で成長ガスに切り換える。この場合、原料ガスとしては、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）、アルシン（Ａｓ Ｈ３ ）、フォスフイン（ＰＨ３ ）などが用いられる。また、キャリアガスとしては水素ガスなどが用いられる。
【００３６】
図６は、基板上に素子を作製する例を示す図である。この実施形態では、基板１上に、例えば２μｍ程度の厚みを有するｉ−ＧａＡｓなどの第ＩＩＩ −Ｖ 族元素から成る第ｌの化合物半導体層３を形成し、次いで例えば０．３μｍ程度の厚みを有するｎ−ＧａＡｓなどの第ＩＩＩ −Ｖ 族元素から成る第２の化合物半導体４を形成し、さらに例えば０．１μｍ程度の厚みを有するｎ＋ −ＧａＡｓなどの第ＩＩＩ −Ｖ 族元素から成る第３の化合物半導体５を形成したものである。この場合、化合物半導体層３をバッファ層とし、第２の化合物半導体層４をＦＥＴなどの動作層とし、第３の化合物半導体層５をＦＥＴなどのコンタクト層とする。
【００３７】
図７は、請求項２に係る化合物半導体基板の実施形態を示す図である。この実施形態では、第ＩＶ族元素から成る基板１上に、第ＩＶ族元素から原料ガスを用いて第ＩＶ族元素から成る表面エピ層２を熱ＣＶＤ法などで形成して、その上に第ＩＩＩ −Ｖ 族元素から成る化合物半導体３をエピタキシャル成長させたものである。
【００３８】
熱ＣＶＤ法では、シラン（ＳｉＨ４ ）やジシラン（Ｓｉ２ Ｈ６ ）などの原料ガスに加えて、ジボラン（Ｂ２ Ｈ６ ）ガスなどの第ＩＩＩ 族元素を含有するドーピングガスを流す。このドーピングガスの供給量をマスフローコントローラ（ＭＦＣ：不図示）で成長時間とともに次第に増加して形成する。この場合、図２に示すように、表面エピ層２の成長とともに、不純物ガスの流量を漸次増加させて形成する。この傾斜濃度は、図３に示すように表面エピ層２の膜厚と比例的に、また図４に示すように多段的に、さらに図５に示すように二段階的に減少するように形成してもよい。
【００３９】
この表面エピ層２のドーピング原子濃度は、基板１側から化合物半導体層３に向かって、１×１０１７ａｔｏｍｓ・ｃｍ−３以下から１×１０１７ａｔｏｍｓ・ｃｍ−３以上になるような濃度勾配を有しなければならない。すなわち化合物半導体層３に接した表面エピ層２に侵入した砒素の原子濃度は成長条件にもよるが、表面側で少なくとも１×１０１７ａｔｏｍｓ・ｃｍ−３以上であり、また基板１近くまで侵入拡散した砒素の原子濃度は多くとも１×１０１７ａｔｏｍｓ・ｃｍ−３以下であるからである。
【００４０】
基板１上にガリウム砒素成長層３を形成する場合、基板１の表面領域１ａあるいは表面エピ層２へのドーピング源として硼素原子を用いるが、周期表の同一族に属する元素であれば硼素と全く同じ作用となり、ドーピング源なども選択して用いることができる。
【００４１】
表面エピ層２上には、図７に示すように、第ＩＩＩ −Ｖ 族元素から成る化合物半導体層３が形成される。このような化合物半導体層３には、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩ ｎＰなどがあり、形成方法や原料ガスは、請求項１に係る発明について述べたものと同様である。また、化合物半導体層３上に、図６に示すような複数の化合物半導体層４、５をさらに形成して、ＦＥＴなどを形成する。
【００４２】
＜実施例１＞
図１に示すように、硼素原子の拡散濃度が基板１の表面部で大きく基板１の内部で小さくなるように、熱拡散法により基板全画にドーピングした不純物含有領域を有するシリコン基板１を作製した。すなわち（１００）面から２°傾いたオフアングルの高抵抗シリコン基板１を洗浄し、これを不純物拡散装置のサセプタ上に設置し、設置したサセプタを１，０００℃の電気炉の反応炉内に挿入し、この基板を設置したサセプタ上に液体の３臭化硼素ＢＢｒ３ をＮ２ ガスでバブリングして酸素Ｏ２ ガスとともに供給した。こうして、シリコン基板表面に硼素を不純物として含有するＳｉＯ２ 膜を形成すると同時に、この加熱処理により硼素原子をシリコン基板１に熱拡散し、その濃度分布を図２に示すようなドーピング傾斜原子濃度とした。この後、希釈した弗酸液に基板を浸して、ＳｉＯ２ 膜を除去して、不純物含有領域１ａを有するシリコン基板１を作製した。
【００４３】
このシリコン基板の拡散深さとシリコン基板最表面の原子濃度は、拡散炉の基板温度と拡散の時間と３臭化硼素と酸素のガス混合比を変化することによって、最適値に設定することが可能である。
【００４４】
本実施例では、このようにして製作した不純物含有領域１ａを有するシリコン基板１と、本実施例のような不純物拡散処理をしていない高抵抗バルク部のみから成る従来のシリコン基板（比較用）とを準備した。
【００４５】
次に、これら２種類のシリコン基板を洗浄し、これらを減圧ＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を９００℃で約１０分間加熱してシリコン基板の表面のＳｉＯ２ 自然酸化膜を蒸発させて除去した。次に、両基板の温度を５５０℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素キャリアガスと共に、トリメチルガリウム（ＴＭＧａ）とアルシン（ＡｓＨ３ ）ガスを流量比でＡｓＨ３ ／ＴＭＧａ＝２０で用いた。成長時のガス圧は２５Ｔｏｒｒに設定した。
【００４６】
この条件で、減圧ＭＯＣＶＤ装置を用いて、不純物ドーピングしたシリコン基板上と不純物ドーピングしていない基板上に、ガリウム砒素バッファ層３を２μｍの膜厚となるようにエピタキシャル成長し、続けて基板１の温度を６５０℃の温度に上げて成長ガスにシシラン（Ｓｉ２ Ｈ６ ）ガスを添加して、ｎ−ＧａＡｓ層４を０．２μｍの厚みに、さらにシシラン（Ｓｉ２ Ｈ６ ）ガスの添加量を増してｎ＋ −ＧａＡｓ層５を０．２μｍの厚みにエピタキシャル成長した。これら両基板を取り出し、シリコン基板上に形成した３層のガリウム砒素を燐酸系のエッチング液で除去した。
【００４７】
こうして得られたシリコン基板の表面のシート抵抗を、４探針法で測定したところ、従来のように不純物拡散処理をしていない高抵抗バルク部のみから成るシリコン基板では３００Ω／□の低いシート抵抗値を示したが、ＩＩＩ 族の砒素不純物を拡散処理したシリコン基板では９００Ω／□のより高いシート抵抗値を示した。
【００４８】
この条件を参考に、シリコン基板への硼素などのＩＩＩ 族元素の不純物拡散深さと最表面の不純物濃度を最適化することにより、このシート抵抗をさらに高めることが可能である。
【００４９】
＜実施例２＞
図７に示すように、シリコン基板１上に、熱ＣＶＤ法により硼素原子を成長開始時に小さく成長終了時に大きくなるようにドーピングしたシリコンから成る表面エピ層を有する基板１を作製した。すなわち（１００）面から２°傾いたオフアングルのシリコン基板を洗浄し、これを熱ＣＶＤ装置のカーボンサセプタ上に設置し、シリコン成長ガスとして、水素キャリアガスとモノシラン（ＳｉＨ４ ）ガスをサセブタ上に供給した。これと同時に、硼素不純物を含むジボラン（Ｂ２ Ｈ６ ）ガスを添加混合し、図７に示す表面エピ層２を形成した。この表面エピ層２のエピタキシャル成長時に、ジボランガスの添加混合量を漸次増やして、その硼素の濃度分布を図２に示すような傾斜原子濃度とした。こうして、表面エピ層２を有するシリコン基板１を予め作製した。
【００５０】
この表面エピ層２の傾斜原子濃度の膜厚方向の分布は、表面エピ層成長時のジボラン（Ｂ２ Ｈ６ ）ガスのモノシランガスに対する混合比とその流量を変化することによって、最適値に設定することが可能である。本実施例では、このようにして製作した表面エピ層２を有するシリコン基板と、従来のように表面エピ層２を有していない高抵抗バルク部のみから成るシリコン基板（比較用）を準備した。
【００５１】
次に、これら２種類のシリコン基板を洗浄し、これら両基板を減圧ＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を９００℃で約１０分間加熱してシリコン基板の表面のＳｉＯ２ 自然酸化膜を蒸発させて除去した。
【００５２】
次に、両基板の温度を５５０℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素キャリアガスと共に、トリメチルガリウム（ＴＭＧａ）とアルシン（ＡｓＨ３ ）ガスを流量比でＡｓＨ３ ／ＴＭＧａ＝２０で用いた。成長時のガス圧は２５Ｔｏｒｒに設定した。
【００５３】
この条件で、減圧ＭＯＣＶＤ装置を用いて、表面エピ層２を有するシリコン基板上と表面エピ層を有しないシリコン基板上とに、ガリウム砒素バッファ層３を２μｍの膜厚となるようにエピタキシャル成長し、続けて基板１の温度を６５０℃の温度に下げて成長ガスにシシラン（Ｓｉ２ Ｈ６ ）ガスを添加して、ｎ−ＧａＡｓ層４を０．２μｍの厚みに、さらにシシラン（Ｓｉ２ Ｈ６ ）ガスの添加量を増してｎ＋ −ＧａＡｓ層５を０．２μｍの厚みにエピタキシャル成長した。これらを取り出し、シリコン基板上に形成した３層のガリウム砒素を燐酸系のエッチング液で除去した。
【００５４】
こうして得られたシリコン基板の表面のシート抵抗を、４探針法で測定したところ、従来のように不純物拡散処理をしていない高抵抗バルク部のみから成るシリコン基板では３５０Ω／□の低いシート抵抗値を示したが、ＩＩＩ 族の硼素不純物を拡散処理したシリコン基板では１ｋΩ／□のより高いシート抵抗値を示した。この条件を参考に、シリコン基板へ成長したエピ表面層２の硼素などのＩＩＩ 族元素の不純物濃度分布を最適化することにより、このシート抵抗をさらに高めることが可能である。
【００５５】
【発明の効果】
以上のように、請求項１に係る化合物半導体基板では、第ＩＶ族元素から成る基板の一主面側に、第ＩＩＩ 族元素を含有する不純物含有領域を１〜５００ｎｍの深さで有し、この領域における第ＩＩＩ 族元素の原子濃度が第ＩＶ族元素から成る基板の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することから、化合物半導体層から基板へ侵入拡散する第Ｖ族元素の価電子制御作用が打ち消され、もって基板の高抵抗化が図られ、この基板上に形成した化合物半導体層にＭＥＳＦＥＴなどのデバイスを形成したときに素子の特性向上や素子の分離特性が優れた化合物半導体基板が得られる。
【００５６】
また、請求項に係る化合物半導体基板では、第ＩＶ族元素から成る基板の一主面上に、第ＩＩＩ 族元素を含有するエピタキシャル成長層を１〜５００ｎｍの厚みで有し、この成長層における第ＩＩＩ 族元素の原子濃度がエピタキシャル成長層の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することから、化合物半導体層からエピタキシャル成長層へ侵入拡散する第Ｖ族元素の価電子制御作用が打ち消され、もって基板の高抵抗化が図られ、この基板上に形成した化合物半導体層にＭＥＳＦＥＴなどのデバイスを形成したときに素子の特性向上や素子の分離特性が優れた化合物半導体基板が得られる。
【図面の簡単な説明】
【図１】請求項１に係る化合物半導体基板の一実施形態を示す断面図である。
【図２】請求項１に係化合物半導体基板の半導体素子を形成する一工程を示す図である。
【図３】第ＩＩＩ 族元素の濃度勾配の一例を示す図である。
【図４】第ＩＩＩ 族元素の濃度勾配の他の例を示す図である。
【図５】第ＩＩＩ 族元素の濃度勾配のその他の例を示す図である。
【図６】請求項１に係る化合物半導体基板上に化合物半導体層を形成した状態を示す図である。
【図７】請求項２に係る化合物半導体基板の一実施形態を示す断面図である。
【図８】従来の化合物半導体基板を示す図である。
【図９】従来の化合物半導体基板を用いて半導体素子を形成した例を示す図である。
【符号の説明】
１‥‥‥基板、１ａ‥‥‥不純物含有領域、２‥‥‥表面エピタキシャル成長層、３‥‥‥化合物半導体層
【発明の属する技術分野】
本発明は、周期表第ＩＶ族の単一元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層を形成した化合物半導体基板に関し、特に電子素子、光素子、光電子素子、およびこれらの集積回路に用いられる化合物半導体基板に関する。
【０００２】
【従来の技術】
ガリウム砒素のような第ＩＩＩ −Ｖ 族の化合物半導体を用いた電子デバイスは、シリコン半導体を用いたデバイスより高速・高周波域で動作することが可能であるため、マイクロ波デバイスやミリ波デバイスなどの電子素子、或いはＬＥＤ（発光ダイオード）やＬＤ（レーザーダイオード）などの光デバイスへの利用が拡大している。
【０００３】
ところが、化合物半導体のみから成るバルク状の化合物半導体基板は、口径が未だ３〜４インチ、大きくても５〜６インチ程度と小さく、しかも高価格であり、６〜８インチ、さらには１２インチといった大口径化が達成されて低価格なシリコン基板と比較して、その上に形成される半導体装置の量産化と今後の展開を困難としている。
【０００４】
そこで、注目されているのがシリコン基板上に化合物半導体層をヘテロエピタキシャル成長させた化合物半導体基板である。化合物半導体をシリコン基板上にエピタキシャル成長させることで、半導体基板の大口径化と低コスト化が可能となる。また、化合物半導体層をシリコン基板上に形成した半導体基板は、機械的強度に優れ、且つ熱伝導性が高いため、放熱性に優れた半導体装置になるなどの特徴を有する。さらに、ガリウム砒素などの化合物半導体材料は、優れた光学特性と電気特性を併せ持つため、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）やＨＥＭＴ（高電子移動度トランジスタ）などの電子素子とＬＥＤやＬＤなどの光素子とを同一基板上に作製した光・電子混成デバイスを実現することも可能になる。
【０００５】
化合物半導体層をシリコン基板上に形成した半導体基板は、このような多くのメリットを持つ反面、化合物半導体層をシリコン基板上にエピタキシャル成長させる際に、その前処理としてシリコン基板の表面を高温下でアルシンガス（ＡｓＨ３ ）の雰囲気に曝して酸化膜を除去することから、図８に示すように、シリコン基板１内へ砒素原子（Ａｓ）が侵入拡散するとともに、化合物半導体層の成長初期における基板温度が高いために、シリコン基板１内に砒素原子（Ａｓ）が侵入拡散し、これがシリコン基板１に対してドーパントとなってシリコン基板１の表面部が低抵抗化してシリコン基板１の表面領域に低抵抗層１ｃが形成され、この半導体基板を用いたデバイス特性が劣化するという問題があった。
【０００６】
すなわちシリコン基板１の表面に低抵抗層１ｃが形成されると、図９に示すように、シリコン基板１上にバッファ層として機能する第ｌの化合物半導体層３、活性層もしくは動作層として機能する第２の化合物半導体層４、さらにコンタクト層として機能する第３の化合物半導体層５を形成して、この第２の化合物半導体層４をデバイスの動作層とする場合、シリコン基板１の表面領域の低抵抗層１ｃがこの第１の化合物半導体層３およびシリコン基板１の高抵抗バルク部１ｂよりも低抵抗となるため、第２の化合物半導体層４を動作層とするデバイスの特性を劣化させたり、デバイス間の素子分離が不十分となって素子の複合形成や集積化が困難になる。
【０００７】
例えば、ソース接地型のＦＥＴでは、ピンチオフ特性の低下、しきい値のシフト、ドレインコンダクタンスの増加、さらにはゲート入力静電容量Ｃｇｐ、ドレイン出力静電容量Ｃｄｐ、ドレインソース間静電容量Ｃｄｓなどの増加を起こし、素子の高周波特性を低下させる。また、素子を高集積化した場合、素子間のリーク電流の発生などによって素子の分離特性が低下し、集積回路の動作不良、消費電力の増加、遅延時間の増加など、性能を低下させる。
【０００８】
このようなシリコン基板１の表面領域の低抵抗層１ｃによるデバイスへの悪影響を軽減もしくは無くすために、従来から幾つかの技術が開示されている。
【０００９】
例えば特開平９−２１３６３５号公報では、化合物半導体層を成長させるためのシリコン基板として酸素誘起積層欠陥密度が一定値以下に制御されたシリコン基板を使用することにより、シリコン基板とその上の化合物半導体層との間における元素の相互拡散を抑止して、シリコン基板１の表面部に低抵抗層が形成されることを抑制することが開示されている。すなわち、化合物半導体層をシリコン基板上にエピタキシャル成長させる前に、このシリコン基板を１２００℃程度で高温アニールして、シリコン基板表面の結晶性を改善することにより、結晶欠陥を伝わる第Ｖ族元素の侵入拡散を阻止しようとするものである。
【００１０】
また本公報では、シリコン基板上に化合物半導体を成長させる際、化合物半導体のＶ族原料ガスとしてＡｓやＰでなくアンチモンＳｂを含む原料ガスを用いることにより、シリコン基板１の表面部に低抵抗層が形成されることを抑制することが開示されている。すなわち、化合物半導体のＶ族元素として、シリコン中における固溶限界が低いアンチモンＳｂを成長することで、シリコン基板へのＡｓやＰなどのＶ族元素の侵入拡散を抑止しようとするものである。
【００１１】
また、特開平８−３ ３５６９５号公報では、化合物半導体薄膜を成長させるための基板として、Ｆｅ、Ｃｏ、Ｃｒ、Ｔｉ、Ａｕなどの深いエネルギー準位を形成する不純物をドープしたシリコン基板を用いたり、窒化ガリウムのような窒素（Ｎ）を第Ｖ族元素とする第ＩＩＩ −Ｖ 族化合物半導体層をシリコン基板上に形成して、化合物半導体膜をエピタキシャル成長させることによって、シリコン基板の表面が低抵抗化することを防止することが開示されている。すなわち、シリコン基板の表面領域に拡散した砒素などを深いエネルギー準位で捕獲することによって自由キャリアとなることを防止したり、拡散しても室温ではシリコン基板中でキャリアを発生しない窒素を第Ｖ族元素とするバリア層を設けて、有害な砒素の拡散を防止するものである。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記 のごとくシリコン基板表面の酸素誘起積層欠陥の密度を一定値以下に制御したとしても、シリコン基板上にＧａＡｓなどの化合物半導体を成長する場合、シリコン中における固溶限界が高いＡｓ元素などは、シリコン基板への侵入拡散が強くこれを完全に抑止することは困難である。さらに上記 のごとくシリコン中における固溶限界が低いアンチモンＳｂ元素を含む化合物半導体をシリコン基板上に成長することは、基板と成長層との格子定数差や熱膨張係数差などを大きくすることになり、成長層の結晶性に問題を起こし易い。
【００１３】
また、上記 のごとくシリコン基板の表面に深いエネルギー準位を形成するＦｅなどの不純物を高濃度にドープすると、シリコン基板の表面を動作層とするデバイスはもやは形成できなくなり、またその上にエピタキシャル成長させた極薄の動作層は、基板の深いエネルギー準位を形成する高濃度不純物の影響を受けており、この層を動作層とするデバイスを形成すると、電子移動度が低下し、化合物半導体デバイス本来の特性である高速動作性などの特性が発揮できないといった問題を誘発する。
【００１４】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、シリコン基板上にエピタキシャル成長させる化合物半導体基板において、シリコン基板の表面部が低抵抗化したり、化合物半導体層の結晶性が損なわれることを解消した化合物半導体基板を提供することを目的とするものである。
【００１５】
【問題点を解決するための手段】
上記目的を達成するために、請求項１に係る化合物半導体基板では、周期表第ＩＶ族元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させた化合物半導体基板において、前記周期表第ＩＶ族元素から成る基板が１×１０２ Ω・ｃｍ以上の高抵抗基板であり、且つその一主面側に周期表第ＩＩＩ 族元素を含有する不純物含有領域を１〜５００ｎｍの深さで有し、この領域における前記周期表第ＩＩＩ 族元素の原子濃度が前記周期表第ＩＶ族元素から成る基板の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することを特徴とする。
【００１６】
また、請求項２に係る発明では、周期表第ＩＶ族元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させた化合物半導体基板において、前記周期表第ＩＶ族元素から成る基板が１×１０２ Ω・ｃｍ以上の高抵抗基板であり、且つその一主面上に周期表第ＩＶ族元素から成り、且つ周期表第ＩＩＩ 族元素を含有するエピタキシャル成長層を１〜５００ｎｍの厚みで有し、この成長層における前記周期表第ＩＩＩ 族元素の原子濃度がこのエピタキシャル成長層の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することを特徴とする。
【００１７】
【作用】
周期表第ＩＶ族の単一元素から成る基板上に、第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させる場合、その成長に先立ってまず基板表面の酸化膜を除去する。この酸化膜の除去は、基板を９００〜１０００℃で加熱しながら水素キャリアガスとアルシン（ＡｓＨ３ ）ガスを成長炉内に導入することによって行う。次いで、基板温度を５００〜６００℃および６００〜７００℃に下げて第ＩＩＩ −Ｖ族の原料ガスを成長炉に導入して目的とする化合物半導体膜３および４を成長させる化合物半導体膜の成長工程に入る。
【００１８】
このような基板表面の酸化膜除去工程や化合物半導体膜の成長工程において、砒素（Ａｓ）などの第Ｖ族元素が原料ガス中から第ＩＶ族元素から成る基板中に拡散し、基板表面の電気抵抗を低下させる。これは、基板表面が高抵抗（比抵抗が１×１０２ 〜１０５ Ω・ｃｍ程度）であるＩ型もしくは弱いＮ型半導体から、低抵抗である強いＮ型半導体に変化するためである。
【００１９】
周知のように、シリコン基板中に砒素原子が侵入してシリコン原子と置換する場合、砒素原子はシリコンに対して浅いエネルギー準位を形成するため、微量のドーピング量でも効率よく活性化して電子キャリアを生み出し、容易に低抵抗化する。
【００２０】
このように基板のシリコン原子が砒素原子と置換した場合、他のシリコン原子と置換して浅いエネルギー準位を形成する硼素原子のような第ＩＩＩ 族元素によって補償するとこの領域を高抵抗化することができる。
【００２１】
これをプロセスで言い換えると、シリコン基板の表面部に硼素などの第ＩＩＩ 族元素を予めドーピングしてＰ型化した不純物含有領域を形成しておき、その後にガリウム砒素などの化合物半導体層をエピタキシャル成長させる。
【００２２】
化合物半導体膜の成長工程で基板の表面部に侵入する砒素原子の量と分布に沿って、補償用の第ＩＩＩ 族原子を予め拡散した不純物含有領域を形成しておくと、Ｐ型化とＮ型化とが打ち消しあって高低抗化することができる。
【００２３】
基板の表面部の電気抵抗の低下は、基板の表面側と内側とでは異なる。これは、基板の表面領域に拡散した砒素原子の拡散濃度は、表面側で高く、内側に入るにしたがって低くなる。従って、侵入拡散した砒素原子の濃度に応じて、補償する元素の原子濃度が不純物含有領域における基板の表面側と内側とで異ならしめるのが、基板の表面部全体を高抵抗化するのに都合がよい。すなわち、基板の表面部に侵入拡散した砒素の原子密度のデプスプロファイルと予め基板の表面部にドーピングする補償用元素の原子密度のデプスプロファイルとをほぼ同じにする。
【００２４】
また、基板の表面部に補償用元素を予め拡散した不純物含有領域を形成しておく場合に限らず、基板の表面に補償用元素を含有する別の層を設けて、化合物半導体層の成長工程で侵入拡散するであろう砒素原子と打ち消すようにしてもよい。
【００２５】
これを別のプロセスで言い換えると、シリコン基板の表面上に、第ＩＶ族の単一元素から成る表面エピタキシャル成長層（以下、表面エピ層という）を形成し、この表面エピ層を形成するための原料ガスと同時に第ＩＩＩ 族の硼素などの不純物が入ったドーピングガスを流してＰ型化しておいて、この後にガリウム砒素などの化合物半導体層をさらにエピタキシャル成長させると、砒素などの不純物が表面エピ層に侵入拡散してＮ型化する。このとき、表面エピ層に侵入拡散する予定の砒素原子の量と分布に沿って、表面エピ層に予め拡散しておく補償用の第ＩＩＩ 族元素の原子密度と分布とをほぼ同じにすることで、Ｐ型化とＮ型化とが打ち消しあって高抵抗化できる。
【００２６】
すなわち、表面エピ層に侵入拡散する砒素原子の原子密度のデプスプロファイルと表面エピ層に予めドーピングする補償用の第ＩＩＩ 族元素の原子密度のデプスプロファイルとをほぼ同じにする。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づき詳細に説明する。
図１は本発明に係る化合物半導体装置の一実施形態を示す断面図であり、１は第ＩＶ族元素から成る基板、３は基板上に形成される化合物半導体層である。基板１は、表面側から不純物をドーピングして形成された不純物含有領域１ａと、本来の高抵抗バルク部１ｂから成る。
【００２８】
一般に、化合物半導体層３を形成するための基板１としては、シリコンやゲルマニウムなどの第ＩＶ族元素から成る基板が用いられる。
【００２９】
この第ＩＶ族元素から成る基板１としては、（１００）面が＜０１１＞方向に２〜７°傾斜した基板などが好適に用いられる。この第ＩＶ族元素から成る基板１は、１×１０２ 〜１０５ Ω・ｃｍ程度の高抵抗基板が望ましい。
【００３０】
基板１の表面の不純物含有領域１ａを形成するための不純物ドーピング方法としては、シリコン集積回路製造プロセスでよく知られた不純物原子を熱的に侵入拡散する拡散法と、不純物をイオン化して加速して基板の内部に打込むイオン注入法がある。拡散法は、拡散源として不純物を含むガラス層（ドープドオキサイド層）を開管法、塗布法、ＣＶＤ法などでシリコン基板１の表面に形成し、このガラス層を除去した後、再度高温で熱処理を行い（ドライブイン）、所望の分布を有する拡散層を得る。この二段階拡散により、接合深さや表面濃度の制御が可能である。イオン注入法は、硼素などの不純物をイオン化し、これを加速して基板に注入するもので、高濃度注入では基板に損傷を与えるため、アニール処理が必要である。
【００３１】
図２は、通常の化合物半導体層の形成方法における基板１の表面から深さＸ０まで侵入拡散する砒素（Ａｓ）原子の原子濃度のデプスプロファイルである。通常の化合物半導体層の形成方法における拡散深さＸ０の代表的な値はＸ０＝２００ｎｍであり、最表面の原子濃度が〜１０１８ａｔｏｍｓ・ｃｍ−３のオーダーである。この拡散深さおよび最表面の原子濃度は化合物半導体層の形成条件によりかなり変化し、拡散深さは最小１ｎｍから最大５００ｎｍ程度、最表面の願誌濃度は最小１×１０１７ａｔｏｍｓ・ｃｍ−３から１×１０２０ａｔｏｍｓ・ｃｍ−３程度の変化が考えられる。この砒素のデプスプロファイルと同様に硼素などの第ＩＩＩ 族の補償元素を注入しておけばよい。すなわち、１ｎｍ〜５００ｎｍの間の深さで、基板の表面側が１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側が１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有するように注入する。なお、この傾斜濃度は、図３に示すように不純物含有領域１ａの膜厚と比例的に、また図４に示すように多段的に、さらに図５に示すように二段階的に減少するように形成してもよい。
【００３２】
基板１上には、図１に示すように、第ＩＩＩ −Ｖ 族元素から成る化合物半導体層３が形成される。このような化合物半導体層３には、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩ ｎＰなどがある。このような化合物半導体層３は、基板上１に一層、もしくは複数層形成される。形成される化合物半導体層３などの厚みは使用目的に応じて種々設定されるが、通常は０．１〜４μｍ程度である。
【００３３】
このような化合物半導体層３などは、有機金属材料を加熱して分解して、他の有機金属材料の構成元素と反応させる有機金属化学気相成長（ＭＯＣＶＤ）法などで形成される。ＭＯＣＶＤ法では基板１をカーボンサセプタ上に設置して、原料ガスを分解・反応させることにより、基板１上に化合物半導体層３などを形成する。
【００３４】
まず、基板１を洗浄し、これをＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、水素とアルシン（ＡｓＨ３ ）の混合ガスの雰囲気中９００℃で約１０分間加熱して基板１の表面に生成した自然酸化膜を蒸発させて除去する。
【００３５】
次に、基板１の温度を５５０℃まで下げて、そのままの状態で成長ガスに切り換える。この場合、原料ガスとしては、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）、アルシン（Ａｓ Ｈ３ ）、フォスフイン（ＰＨ３ ）などが用いられる。また、キャリアガスとしては水素ガスなどが用いられる。
【００３６】
図６は、基板上に素子を作製する例を示す図である。この実施形態では、基板１上に、例えば２μｍ程度の厚みを有するｉ−ＧａＡｓなどの第ＩＩＩ −Ｖ 族元素から成る第ｌの化合物半導体層３を形成し、次いで例えば０．３μｍ程度の厚みを有するｎ−ＧａＡｓなどの第ＩＩＩ −Ｖ 族元素から成る第２の化合物半導体４を形成し、さらに例えば０．１μｍ程度の厚みを有するｎ＋ −ＧａＡｓなどの第ＩＩＩ −Ｖ 族元素から成る第３の化合物半導体５を形成したものである。この場合、化合物半導体層３をバッファ層とし、第２の化合物半導体層４をＦＥＴなどの動作層とし、第３の化合物半導体層５をＦＥＴなどのコンタクト層とする。
【００３７】
図７は、請求項２に係る化合物半導体基板の実施形態を示す図である。この実施形態では、第ＩＶ族元素から成る基板１上に、第ＩＶ族元素から原料ガスを用いて第ＩＶ族元素から成る表面エピ層２を熱ＣＶＤ法などで形成して、その上に第ＩＩＩ −Ｖ 族元素から成る化合物半導体３をエピタキシャル成長させたものである。
【００３８】
熱ＣＶＤ法では、シラン（ＳｉＨ４ ）やジシラン（Ｓｉ２ Ｈ６ ）などの原料ガスに加えて、ジボラン（Ｂ２ Ｈ６ ）ガスなどの第ＩＩＩ 族元素を含有するドーピングガスを流す。このドーピングガスの供給量をマスフローコントローラ（ＭＦＣ：不図示）で成長時間とともに次第に増加して形成する。この場合、図２に示すように、表面エピ層２の成長とともに、不純物ガスの流量を漸次増加させて形成する。この傾斜濃度は、図３に示すように表面エピ層２の膜厚と比例的に、また図４に示すように多段的に、さらに図５に示すように二段階的に減少するように形成してもよい。
【００３９】
この表面エピ層２のドーピング原子濃度は、基板１側から化合物半導体層３に向かって、１×１０１７ａｔｏｍｓ・ｃｍ−３以下から１×１０１７ａｔｏｍｓ・ｃｍ−３以上になるような濃度勾配を有しなければならない。すなわち化合物半導体層３に接した表面エピ層２に侵入した砒素の原子濃度は成長条件にもよるが、表面側で少なくとも１×１０１７ａｔｏｍｓ・ｃｍ−３以上であり、また基板１近くまで侵入拡散した砒素の原子濃度は多くとも１×１０１７ａｔｏｍｓ・ｃｍ−３以下であるからである。
【００４０】
基板１上にガリウム砒素成長層３を形成する場合、基板１の表面領域１ａあるいは表面エピ層２へのドーピング源として硼素原子を用いるが、周期表の同一族に属する元素であれば硼素と全く同じ作用となり、ドーピング源なども選択して用いることができる。
【００４１】
表面エピ層２上には、図７に示すように、第ＩＩＩ −Ｖ 族元素から成る化合物半導体層３が形成される。このような化合物半導体層３には、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩ ｎＰなどがあり、形成方法や原料ガスは、請求項１に係る発明について述べたものと同様である。また、化合物半導体層３上に、図６に示すような複数の化合物半導体層４、５をさらに形成して、ＦＥＴなどを形成する。
【００４２】
＜実施例１＞
図１に示すように、硼素原子の拡散濃度が基板１の表面部で大きく基板１の内部で小さくなるように、熱拡散法により基板全画にドーピングした不純物含有領域を有するシリコン基板１を作製した。すなわち（１００）面から２°傾いたオフアングルの高抵抗シリコン基板１を洗浄し、これを不純物拡散装置のサセプタ上に設置し、設置したサセプタを１，０００℃の電気炉の反応炉内に挿入し、この基板を設置したサセプタ上に液体の３臭化硼素ＢＢｒ３ をＮ２ ガスでバブリングして酸素Ｏ２ ガスとともに供給した。こうして、シリコン基板表面に硼素を不純物として含有するＳｉＯ２ 膜を形成すると同時に、この加熱処理により硼素原子をシリコン基板１に熱拡散し、その濃度分布を図２に示すようなドーピング傾斜原子濃度とした。この後、希釈した弗酸液に基板を浸して、ＳｉＯ２ 膜を除去して、不純物含有領域１ａを有するシリコン基板１を作製した。
【００４３】
このシリコン基板の拡散深さとシリコン基板最表面の原子濃度は、拡散炉の基板温度と拡散の時間と３臭化硼素と酸素のガス混合比を変化することによって、最適値に設定することが可能である。
【００４４】
本実施例では、このようにして製作した不純物含有領域１ａを有するシリコン基板１と、本実施例のような不純物拡散処理をしていない高抵抗バルク部のみから成る従来のシリコン基板（比較用）とを準備した。
【００４５】
次に、これら２種類のシリコン基板を洗浄し、これらを減圧ＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を９００℃で約１０分間加熱してシリコン基板の表面のＳｉＯ２ 自然酸化膜を蒸発させて除去した。次に、両基板の温度を５５０℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素キャリアガスと共に、トリメチルガリウム（ＴＭＧａ）とアルシン（ＡｓＨ３ ）ガスを流量比でＡｓＨ３ ／ＴＭＧａ＝２０で用いた。成長時のガス圧は２５Ｔｏｒｒに設定した。
【００４６】
この条件で、減圧ＭＯＣＶＤ装置を用いて、不純物ドーピングしたシリコン基板上と不純物ドーピングしていない基板上に、ガリウム砒素バッファ層３を２μｍの膜厚となるようにエピタキシャル成長し、続けて基板１の温度を６５０℃の温度に上げて成長ガスにシシラン（Ｓｉ２ Ｈ６ ）ガスを添加して、ｎ−ＧａＡｓ層４を０．２μｍの厚みに、さらにシシラン（Ｓｉ２ Ｈ６ ）ガスの添加量を増してｎ＋ −ＧａＡｓ層５を０．２μｍの厚みにエピタキシャル成長した。これら両基板を取り出し、シリコン基板上に形成した３層のガリウム砒素を燐酸系のエッチング液で除去した。
【００４７】
こうして得られたシリコン基板の表面のシート抵抗を、４探針法で測定したところ、従来のように不純物拡散処理をしていない高抵抗バルク部のみから成るシリコン基板では３００Ω／□の低いシート抵抗値を示したが、ＩＩＩ 族の砒素不純物を拡散処理したシリコン基板では９００Ω／□のより高いシート抵抗値を示した。
【００４８】
この条件を参考に、シリコン基板への硼素などのＩＩＩ 族元素の不純物拡散深さと最表面の不純物濃度を最適化することにより、このシート抵抗をさらに高めることが可能である。
【００４９】
＜実施例２＞
図７に示すように、シリコン基板１上に、熱ＣＶＤ法により硼素原子を成長開始時に小さく成長終了時に大きくなるようにドーピングしたシリコンから成る表面エピ層を有する基板１を作製した。すなわち（１００）面から２°傾いたオフアングルのシリコン基板を洗浄し、これを熱ＣＶＤ装置のカーボンサセプタ上に設置し、シリコン成長ガスとして、水素キャリアガスとモノシラン（ＳｉＨ４ ）ガスをサセブタ上に供給した。これと同時に、硼素不純物を含むジボラン（Ｂ２ Ｈ６ ）ガスを添加混合し、図７に示す表面エピ層２を形成した。この表面エピ層２のエピタキシャル成長時に、ジボランガスの添加混合量を漸次増やして、その硼素の濃度分布を図２に示すような傾斜原子濃度とした。こうして、表面エピ層２を有するシリコン基板１を予め作製した。
【００５０】
この表面エピ層２の傾斜原子濃度の膜厚方向の分布は、表面エピ層成長時のジボラン（Ｂ２ Ｈ６ ）ガスのモノシランガスに対する混合比とその流量を変化することによって、最適値に設定することが可能である。本実施例では、このようにして製作した表面エピ層２を有するシリコン基板と、従来のように表面エピ層２を有していない高抵抗バルク部のみから成るシリコン基板（比較用）を準備した。
【００５１】
次に、これら２種類のシリコン基板を洗浄し、これら両基板を減圧ＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を９００℃で約１０分間加熱してシリコン基板の表面のＳｉＯ２ 自然酸化膜を蒸発させて除去した。
【００５２】
次に、両基板の温度を５５０℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素キャリアガスと共に、トリメチルガリウム（ＴＭＧａ）とアルシン（ＡｓＨ３ ）ガスを流量比でＡｓＨ３ ／ＴＭＧａ＝２０で用いた。成長時のガス圧は２５Ｔｏｒｒに設定した。
【００５３】
この条件で、減圧ＭＯＣＶＤ装置を用いて、表面エピ層２を有するシリコン基板上と表面エピ層を有しないシリコン基板上とに、ガリウム砒素バッファ層３を２μｍの膜厚となるようにエピタキシャル成長し、続けて基板１の温度を６５０℃の温度に下げて成長ガスにシシラン（Ｓｉ２ Ｈ６ ）ガスを添加して、ｎ−ＧａＡｓ層４を０．２μｍの厚みに、さらにシシラン（Ｓｉ２ Ｈ６ ）ガスの添加量を増してｎ＋ −ＧａＡｓ層５を０．２μｍの厚みにエピタキシャル成長した。これらを取り出し、シリコン基板上に形成した３層のガリウム砒素を燐酸系のエッチング液で除去した。
【００５４】
こうして得られたシリコン基板の表面のシート抵抗を、４探針法で測定したところ、従来のように不純物拡散処理をしていない高抵抗バルク部のみから成るシリコン基板では３５０Ω／□の低いシート抵抗値を示したが、ＩＩＩ 族の硼素不純物を拡散処理したシリコン基板では１ｋΩ／□のより高いシート抵抗値を示した。この条件を参考に、シリコン基板へ成長したエピ表面層２の硼素などのＩＩＩ 族元素の不純物濃度分布を最適化することにより、このシート抵抗をさらに高めることが可能である。
【００５５】
【発明の効果】
以上のように、請求項１に係る化合物半導体基板では、第ＩＶ族元素から成る基板の一主面側に、第ＩＩＩ 族元素を含有する不純物含有領域を１〜５００ｎｍの深さで有し、この領域における第ＩＩＩ 族元素の原子濃度が第ＩＶ族元素から成る基板の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することから、化合物半導体層から基板へ侵入拡散する第Ｖ族元素の価電子制御作用が打ち消され、もって基板の高抵抗化が図られ、この基板上に形成した化合物半導体層にＭＥＳＦＥＴなどのデバイスを形成したときに素子の特性向上や素子の分離特性が優れた化合物半導体基板が得られる。
【００５６】
また、請求項に係る化合物半導体基板では、第ＩＶ族元素から成る基板の一主面上に、第ＩＩＩ 族元素を含有するエピタキシャル成長層を１〜５００ｎｍの厚みで有し、この成長層における第ＩＩＩ 族元素の原子濃度がエピタキシャル成長層の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することから、化合物半導体層からエピタキシャル成長層へ侵入拡散する第Ｖ族元素の価電子制御作用が打ち消され、もって基板の高抵抗化が図られ、この基板上に形成した化合物半導体層にＭＥＳＦＥＴなどのデバイスを形成したときに素子の特性向上や素子の分離特性が優れた化合物半導体基板が得られる。
【図面の簡単な説明】
【図１】請求項１に係る化合物半導体基板の一実施形態を示す断面図である。
【図２】請求項１に係化合物半導体基板の半導体素子を形成する一工程を示す図である。
【図３】第ＩＩＩ 族元素の濃度勾配の一例を示す図である。
【図４】第ＩＩＩ 族元素の濃度勾配の他の例を示す図である。
【図５】第ＩＩＩ 族元素の濃度勾配のその他の例を示す図である。
【図６】請求項１に係る化合物半導体基板上に化合物半導体層を形成した状態を示す図である。
【図７】請求項２に係る化合物半導体基板の一実施形態を示す断面図である。
【図８】従来の化合物半導体基板を示す図である。
【図９】従来の化合物半導体基板を用いて半導体素子を形成した例を示す図である。
【符号の説明】
１‥‥‥基板、１ａ‥‥‥不純物含有領域、２‥‥‥表面エピタキシャル成長層、３‥‥‥化合物半導体層
Claims (2)
- 周期表第ＩＶ族元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させた化合物半導体基板において、前記周期表第ＩＶ族元素から成る基板が１×１０２ Ω・ｃｍ以上の高抵抗基板であり、且つその一主面側に周期表第ＩＩＩ 族元素を含有する不純物含有領域を１〜５００ｎｍの深さで有し、この領域における前記周期表第ＩＩＩ 族元素の原子濃度が前記周期表第ＩＶ族元素から成る基板の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することを特徴とする化合物半導体基板。
- 周期表第ＩＶ族元素から成る基板上に、周期表第ＩＩＩ −Ｖ 族元素から成る化合物半導体層をエピタキシャル成長させた化合物半導体基板において、前記周期表第ＩＶ族元素から成る基板が１×１０２ Ω・ｃｍ以上の高抵抗基板であり、且つその一主面上に周期表第ＩＶ族元素から成り、且つ周期表第ＩＩＩ 族元素を含有するエピタキシャル成長層を１〜５００ｎｍの厚みで有し、この成長層における前記周期表第ＩＩＩ 族元素の原子濃度がこのエピタキシャル成長層の表面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以上となり、裏面側で１×１０１７ａｔｏｍｓ・ｃｍ−３以下となるような濃度勾配を有することを特徴とする化合物半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4702398A JP3592922B2 (ja) | 1998-02-27 | 1998-02-27 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4702398A JP3592922B2 (ja) | 1998-02-27 | 1998-02-27 | 化合物半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251250A JPH11251250A (ja) | 1999-09-17 |
| JP3592922B2 true JP3592922B2 (ja) | 2004-11-24 |
Family
ID=12763593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4702398A Expired - Fee Related JP3592922B2 (ja) | 1998-02-27 | 1998-02-27 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592922B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5678874B2 (ja) * | 2011-12-14 | 2015-03-04 | トヨタ自動車株式会社 | Ｉｉｉ−ｖ族化合物半導体の製造方法 |
| JP6121920B2 (ja) * | 2014-01-28 | 2017-04-26 | 京セラ株式会社 | 受発光素子の製造方法 |
-
1998
- 1998-02-27 JP JP4702398A patent/JP3592922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251250A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247889B2 (en) | III-nitride material structures including silicon substrates | |
| US5316958A (en) | Method of dopant enhancement in an epitaxial silicon layer by using germanium | |
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| KR20040104959A (ko) | 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물 | |
| US6562736B2 (en) | Manufacturing method for semiconductor device | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| CN116960173B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| US7863162B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JP3631600B2 (ja) | 化合物半導体基板 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3728093B2 (ja) | 半導体装置 | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JP2848404B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 | |
| WO2010116701A1 (ja) | 半導体基板の製造方法および半導体基板 | |
| KR100295022B1 (ko) | 질화물 반도체 제조방법 | |
| JPH10504685A (ja) | 半導体基板を準備すること | |
| JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法 | |
| JP2002025922A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2000223498A (ja) | 半導体装置の製造方法、及びヘテロ接合バイポーラトランジスタの製造方法、並びに増幅器 | |
| JP2004134548A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |