JP2848404B2 - ▲iii▼―▲v▼族化合物半導体層の形成方法 - Google Patents
▲iii▼―▲v▼族化合物半導体層の形成方法Info
- Publication number
- JP2848404B2 JP2848404B2 JP21065089A JP21065089A JP2848404B2 JP 2848404 B2 JP2848404 B2 JP 2848404B2 JP 21065089 A JP21065089 A JP 21065089A JP 21065089 A JP21065089 A JP 21065089A JP 2848404 B2 JP2848404 B2 JP 2848404B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- heat treatment
- compound semiconductor
- semiconductor layer
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Description
【発明の詳細な説明】 〔概 要〕 シリコン(Si)単結晶基板上にIII−V族化合物半導
体層をヘテロエピタキシャル成長させる技術に関し、よ
り詳しくは、Si基板上にGaAs薄膜をエピタキシャル成長
で形成する方法に関し、 転位低減熱処理によって生じるGaAs表面層(内部層)
の電子キャリア濃度を大幅に低減して、リーク電流を減
らしかつデバイス製造でのドーピング制御ができるよう
にすることを目的とし、 シリコン単結晶基板上にIII−V族化合物半導体層を
ヘテロエピタキシャル成長させて形成する過程で、転位
低減のための熱処理を行なっているIII−V族化合物半
導体層の形成方法において、前記熱処理時に、p型不純
物をV族原料ガスとともに成長反容炉内へ導入するよう
に構成する。
体層をヘテロエピタキシャル成長させる技術に関し、よ
り詳しくは、Si基板上にGaAs薄膜をエピタキシャル成長
で形成する方法に関し、 転位低減熱処理によって生じるGaAs表面層(内部層)
の電子キャリア濃度を大幅に低減して、リーク電流を減
らしかつデバイス製造でのドーピング制御ができるよう
にすることを目的とし、 シリコン単結晶基板上にIII−V族化合物半導体層を
ヘテロエピタキシャル成長させて形成する過程で、転位
低減のための熱処理を行なっているIII−V族化合物半
導体層の形成方法において、前記熱処理時に、p型不純
物をV族原料ガスとともに成長反容炉内へ導入するよう
に構成する。
本発明は、シリコン(Si)単結晶基板上にIII−V族
化合物半導体層をヘテロエピタキシャル成長させる技術
に関し、より詳しくは、Si基板上にGaAs薄膜をエピタキ
シャル成長で形成する方法に関する。
化合物半導体層をヘテロエピタキシャル成長させる技術
に関し、より詳しくは、Si基板上にGaAs薄膜をエピタキ
シャル成長で形成する方法に関する。
近年、GaAs集積回路の集積度向上にともない、チップ
面積の増大とともに大口径でかつ割れにくいGaAs基板が
求められている。そこで、割れにくくかつ大口径の基板
として、Si基板上にGaAs薄膜を直接にヘテロエピタキシ
ャル成長させたものが研究開発されており、このGaAs薄
膜にGaAsデバイス(高速デバイス、発光デバイスなど)
を形成するわけである(例えば、上西、秋山:“Siウェ
ハーに直接GaAs膜を成長、その上にデバイスを作製”日
経マイクロデバイス、1986年1月号、pp.113−127参
照)。
面積の増大とともに大口径でかつ割れにくいGaAs基板が
求められている。そこで、割れにくくかつ大口径の基板
として、Si基板上にGaAs薄膜を直接にヘテロエピタキシ
ャル成長させたものが研究開発されており、このGaAs薄
膜にGaAsデバイス(高速デバイス、発光デバイスなど)
を形成するわけである(例えば、上西、秋山:“Siウェ
ハーに直接GaAs膜を成長、その上にデバイスを作製”日
経マイクロデバイス、1986年1月号、pp.113−127参
照)。
Si基板上にGaAsヘテロエピタキシャル層を成長させる
には有機金属化学気相成長法(MOCVD法)または分子線
エピタキー法(MBE法)が従来より用いられている。そ
して、GaAs層を形成する際に、低温で不定形(アモルフ
ァスないしある程度結晶化したもの)のGaAs薄層をSi基
板上に成長させ、次に高温で所定厚さまでGaAsをさらに
成長させる、いわゆる2段階成長方式が採用されてい
る。
には有機金属化学気相成長法(MOCVD法)または分子線
エピタキー法(MBE法)が従来より用いられている。そ
して、GaAs層を形成する際に、低温で不定形(アモルフ
ァスないしある程度結晶化したもの)のGaAs薄層をSi基
板上に成長させ、次に高温で所定厚さまでGaAsをさらに
成長させる、いわゆる2段階成長方式が採用されてい
る。
このようにして形成したGaAs層は転位などの格子欠陥
を有しており、転位低減のための熱処理がGaAs成長途中
(あるいは成長後)に水素とヒ素またはアルシンとの雰
囲気下で行なわれている。この熱処理(アニール処理)
としては第3A図〜第3D図に示すような熱処理パターンで
行なわれている。これら図面において、Si基板を予熱し
(ステップA)、表面クリーニングのために高温に加熱
し(ステップB)、低温(例えば、450℃)にて薄い不
定形GaAsを成長させ(ステップC)、そして高温(例え
ば、700℃)にてGaAs層形成を行なう。第3A図および第3
B図ではGaAs成長を2回で行ない(ステップG1およびG
2)、その途中で転位低減熱処理を熱サイクル(成長温
度以上への加熱と成長温度以下への冷却の繰り返し、ス
テップD…第3A図)または一定な高温アニール(成長温
度以上への加熱し維持する、ステップE…第3B図)とし
て行なう。また、第3C図および第3D図ではGaAs成長(ス
テップG)の後に、熱サイクルD(第3C図)または一定
な高温アニールE(第3D図)を行なう。
を有しており、転位低減のための熱処理がGaAs成長途中
(あるいは成長後)に水素とヒ素またはアルシンとの雰
囲気下で行なわれている。この熱処理(アニール処理)
としては第3A図〜第3D図に示すような熱処理パターンで
行なわれている。これら図面において、Si基板を予熱し
(ステップA)、表面クリーニングのために高温に加熱
し(ステップB)、低温(例えば、450℃)にて薄い不
定形GaAsを成長させ(ステップC)、そして高温(例え
ば、700℃)にてGaAs層形成を行なう。第3A図および第3
B図ではGaAs成長を2回で行ない(ステップG1およびG
2)、その途中で転位低減熱処理を熱サイクル(成長温
度以上への加熱と成長温度以下への冷却の繰り返し、ス
テップD…第3A図)または一定な高温アニール(成長温
度以上への加熱し維持する、ステップE…第3B図)とし
て行なう。また、第3C図および第3D図ではGaAs成長(ス
テップG)の後に、熱サイクルD(第3C図)または一定
な高温アニールE(第3D図)を行なう。
転位低減熱処理を施こすと、そのときのGaAs表面付近
はn型化し電子濃度(キャリア濃度)が高くなってしま
う。そのために、GaAs基板(層)リーク電流が流れ易く
なり、また、ドーピング制御が十分に行なえなくなって
しまう。
はn型化し電子濃度(キャリア濃度)が高くなってしま
う。そのために、GaAs基板(層)リーク電流が流れ易く
なり、また、ドーピング制御が十分に行なえなくなって
しまう。
本発明の目的は、転位低減熱処理によって生じるGaAs
表面層(内部層)の電子キャリア濃度を大幅に低減し
て、リーク電流を減らしかつデバイス製造でのドーピン
グ制御ができるようにすることである。
表面層(内部層)の電子キャリア濃度を大幅に低減し
て、リーク電流を減らしかつデバイス製造でのドーピン
グ制御ができるようにすることである。
上記の目的が、転位低減熱処理工程を含むシリコン基
板上へのIII−V族化合物半導体層をヘテロエピタキシ
ャル成長形成する方法において、該熱処理時に、III−
V族化合物半導体でのp型不純物をV族原料ガスととも
に成長反応炉内へ導入することを特徴とする形成方法に
よって達成される。
板上へのIII−V族化合物半導体層をヘテロエピタキシ
ャル成長形成する方法において、該熱処理時に、III−
V族化合物半導体でのp型不純物をV族原料ガスととも
に成長反応炉内へ導入することを特徴とする形成方法に
よって達成される。
導入するp型不純物はZn,BeまたはMgであり、その量
は熱処理条件、成長条件によって変動するが、補償する
量(p型ドーパントの数が電子キャリアの数と同程度に
なる)が望ましい。化合物半導体層形成後で、キャリア
濃度を熱処理時表面付近にて10-16cm-3以下にすること
は好ましい。
は熱処理条件、成長条件によって変動するが、補償する
量(p型ドーパントの数が電子キャリアの数と同程度に
なる)が望ましい。化合物半導体層形成後で、キャリア
濃度を熱処理時表面付近にて10-16cm-3以下にすること
は好ましい。
III−V族化合物半導体はGaAs,AlAs,GaP,InAsまたは
これらの混晶などであり、特にGaAsが望ましい。
これらの混晶などであり、特にGaAsが望ましい。
本発明では転位低減熱処理時にp型不純物を成長反応
炉に導入して、熱処理しているGaAs層にその表面からp
型不純物をドープし、従来GaAs表面付近に生じていた電
子キャリアに対してp型ドーパントで補償することによ
ってキャリア濃度を低減(制御)する。
炉に導入して、熱処理しているGaAs層にその表面からp
型不純物をドープし、従来GaAs表面付近に生じていた電
子キャリアに対してp型ドーパントで補償することによ
ってキャリア濃度を低減(制御)する。
以下、添付図面を参照して、本発明の実施態様例によ
って本発明を詳しく説明する。
って本発明を詳しく説明する。
第2図は、第3A図に示した温度プロフィルと同じタイ
プでのGaAs層形成(成長)の温度プロフィルであり、こ
の場合でのSi基板上へのGaAsヘテロエピタキー成長を次
のようにして行なう。
プでのGaAs層形成(成長)の温度プロフィルであり、こ
の場合でのSi基板上へのGaAsヘテロエピタキー成長を次
のようにして行なう。
まず、Si基板(ウェハー)を従来より使用の成長反応
炉内に入れ、高真空に排気し、450℃まで予熱する(ス
テップA)。H2ガス(12/min)およびAsH3ガス100cc/
min)を成長反応炉内へ流し、圧力を76Torrにし、1000
℃まで昇温し、10分間維持してSi基板表面のクリーニン
グを行なう(ステップB)。以後、炉内圧力を76Torrに
維持する。
炉内に入れ、高真空に排気し、450℃まで予熱する(ス
テップA)。H2ガス(12/min)およびAsH3ガス100cc/
min)を成長反応炉内へ流し、圧力を76Torrにし、1000
℃まで昇温し、10分間維持してSi基板表面のクリーニン
グを行なう(ステップB)。以後、炉内圧力を76Torrに
維持する。
次に、加熱温度を450℃に下げ、Ga(CH3)3ガス(24
cc/min)を新らたに成長反応炉内へ流し、H2ガスを同じ
く12/minで流し、AsH3ガスを110cc/minに増して流す
ことによって、Si基板上に不定形(アモルファス、a)
GaAsを薬10nm厚さ成長させる(ステップC)。さらに、
加熱温度を700℃に上げ、同じ原料ガスの流量を、H2ガ
ス…12/min,AsH3ガス…200cc/min,Ga(CH3)3ガス…
29cc/minとして、a−GaAs層上にGaAsをヘテロエピタキ
シャル層を1〜3μm(約1.3μm)成長させる(ステ
ップG1)。
cc/min)を新らたに成長反応炉内へ流し、H2ガスを同じ
く12/minで流し、AsH3ガスを110cc/minに増して流す
ことによって、Si基板上に不定形(アモルファス、a)
GaAsを薬10nm厚さ成長させる(ステップC)。さらに、
加熱温度を700℃に上げ、同じ原料ガスの流量を、H2ガ
ス…12/min,AsH3ガス…200cc/min,Ga(CH3)3ガス…
29cc/minとして、a−GaAs層上にGaAsをヘテロエピタキ
シャル層を1〜3μm(約1.3μm)成長させる(ステ
ップG1)。
ここで転位低減熱処理として、GaAs成長を停止した状
態で、第2図に示すように200℃までの冷却と800℃への
加熱とからなる熱サイクルを1〜20回(この場合5回)
繰り返す(ステップD)。熱サイクル中の雰囲気がH2ガ
ス(12/min)およびAsH3ガス(12cc/min)であるのが
従来例であり、本願発明に係る場合にはp型不純物とな
るZn(CH3)2ガス(0.5〜30cc/min)をH2ガスおよびAs
H3ガスに加えて成長反応炉へ流して雰囲気とする。AsH3
ガスのV族原料ガスをGaAs成長時以外にも継続して流す
のは、Asは蒸気圧が高く揮発しやすいので、それを防止
するためである。
態で、第2図に示すように200℃までの冷却と800℃への
加熱とからなる熱サイクルを1〜20回(この場合5回)
繰り返す(ステップD)。熱サイクル中の雰囲気がH2ガ
ス(12/min)およびAsH3ガス(12cc/min)であるのが
従来例であり、本願発明に係る場合にはp型不純物とな
るZn(CH3)2ガス(0.5〜30cc/min)をH2ガスおよびAs
H3ガスに加えて成長反応炉へ流して雰囲気とする。AsH3
ガスのV族原料ガスをGaAs成長時以外にも継続して流す
のは、Asは蒸気圧が高く揮発しやすいので、それを防止
するためである。
熱処理後に、加熱温度を700℃に上げ、既に(ステッ
プG1にて)成長させたGaAs層の上にGaAsエピタキシャル
層(1〜10μm厚さ)を成長させ、(ステップG2)、そ
のためにステップG1と同じにH2ガス(12/min),AsH3
ガス(200cc/min)およびGa(CH3)3ガス(29cc/min)
を成長反応炉へ流す。約1.9μm厚さのGaAs成長にてこ
こでは終了して、約3.2μm厚さのGaAsエピタキシャル
層を形成した。
プG1にて)成長させたGaAs層の上にGaAsエピタキシャル
層(1〜10μm厚さ)を成長させ、(ステップG2)、そ
のためにステップG1と同じにH2ガス(12/min),AsH3
ガス(200cc/min)およびGa(CH3)3ガス(29cc/min)
を成長反応炉へ流す。約1.9μm厚さのGaAs成長にてこ
こでは終了して、約3.2μm厚さのGaAsエピタキシャル
層を形成した。
このようにして得たGaAs層付きSi基板の表面よりの
(電子)キャリア濃度の厚さ方向分布を調べて、その結
果を第1図に示す。第1図において、従来通りに熱サイ
クルの転位低減熱処理を施こした場合には破線で示すよ
うにGaAsエピタキシャル層の中間での熱処理相当位置に
て電子キャリア濃度が上昇しておりn型になってしま
う。一方、本発明にしたがってこの転位低減熱処理時に
Znなどのp型不純物ドーピングを行なうことによって、
実線で示すようにキャリア濃度が測定装置の測定範囲外
まで低下する。すなわち、熱処理相当位置前後のGaAsエ
ピタキシャル層では電子キャリアがp型ドーパントにて
補償されている。したがって、少なくとも4.5×1015cm
-3(表面側GaAsエピタキシャル層中のキャリア濃度)よ
りも低くでき、1×1016cm-3以下になればドーピング制
御は可能である。
(電子)キャリア濃度の厚さ方向分布を調べて、その結
果を第1図に示す。第1図において、従来通りに熱サイ
クルの転位低減熱処理を施こした場合には破線で示すよ
うにGaAsエピタキシャル層の中間での熱処理相当位置に
て電子キャリア濃度が上昇しておりn型になってしま
う。一方、本発明にしたがってこの転位低減熱処理時に
Znなどのp型不純物ドーピングを行なうことによって、
実線で示すようにキャリア濃度が測定装置の測定範囲外
まで低下する。すなわち、熱処理相当位置前後のGaAsエ
ピタキシャル層では電子キャリアがp型ドーパントにて
補償されている。したがって、少なくとも4.5×1015cm
-3(表面側GaAsエピタキシャル層中のキャリア濃度)よ
りも低くでき、1×1016cm-3以下になればドーピング制
御は可能である。
上述の実施例では熱サイクルの転位低減熱処理をGaAs
エピタキシャル層成長途中で行なっているが、成長後に
行なっても、さらに成長温度以上への一定加熱アニール
に本発明を適用しても同等の効果が得られる。
エピタキシャル層成長途中で行なっているが、成長後に
行なっても、さらに成長温度以上への一定加熱アニール
に本発明を適用しても同等の効果が得られる。
さらに、p型不純物のドーピングを上述したような熱
拡散方式でなく、イオン注入によって行なうことができ
る。この場合には、転位低減熱処理の直後にp型不純物
を全面にイオン注入し、注入イオンの活性化熱処理を行
なう必要がある。そのために、Zn,C,Be,Mg等のp型不純
物を、1012〜1014cm-2のドーズ量でイオン注入すること
は好ましい。
拡散方式でなく、イオン注入によって行なうことができ
る。この場合には、転位低減熱処理の直後にp型不純物
を全面にイオン注入し、注入イオンの活性化熱処理を行
なう必要がある。そのために、Zn,C,Be,Mg等のp型不純
物を、1012〜1014cm-2のドーズ量でイオン注入すること
は好ましい。
上述したように本発明によれば、従来の転位低減熱処
理で生じていたGaAs層表面(中間部分)での電子キャリ
ア濃度の上昇を防止することができて、漏洩電流の少な
い電気的特性を向上させたGaAsヘテロエピタキシャル層
をSi基板上に形成できる。従来よりもリーク電流の少な
いGaAs/Si基板が得られる。
理で生じていたGaAs層表面(中間部分)での電子キャリ
ア濃度の上昇を防止することができて、漏洩電流の少な
い電気的特性を向上させたGaAsヘテロエピタキシャル層
をSi基板上に形成できる。従来よりもリーク電流の少な
いGaAs/Si基板が得られる。
第1図は、Si基板上にGaAsエピタキシャル層を形成した
GaAs/Si基板の厚さ方向でのキャリア濃度分布を示すグ
ラフであり、 第2図は、第1図のGaAs/Si基板を作成するためのGaAs
成長形成の温度プロフィルのグラフであり、 第3A図〜第3D図は、Si基板上にGaAs層を形成するときの
温度プロフィルのグラフである。
GaAs/Si基板の厚さ方向でのキャリア濃度分布を示すグ
ラフであり、 第2図は、第1図のGaAs/Si基板を作成するためのGaAs
成長形成の温度プロフィルのグラフであり、 第3A図〜第3D図は、Si基板上にGaAs層を形成するときの
温度プロフィルのグラフである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/205 H01L 21/324
Claims (2)
- 【請求項1】シリコン単結晶基板上にIII−V族化合物
半導体層をヘテロエピタキシャル成長させて形成する過
程で、転位低減のための熱処理を行なっているIII−V
族化合物半導体層の形成方法において、前記熱処理時
に、p型不純物をV族原料ガスとともに成長反容炉内へ
導入することを特徴とするIII−V族化合物半導体層の
形成方法。 - 【請求項2】シリコン単結晶基板上にIII−V族化合物
半導体層をヘテロエピタキシャル成長させて形成する過
程で、転位低減のための熱処理を行なっているIII−V
族化合物半導体の形成方法において、前記熱処理でIII
−V族化合物半導体層がn型化した分を、前記熱処理の
後に、p型不純物をイオン注入して補償することを特徴
とするIII−V族化合物半導体層の形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21065089A JP2848404B2 (ja) | 1989-08-17 | 1989-08-17 | ▲iii▼―▲v▼族化合物半導体層の形成方法 |
DE1990623718 DE69023718T2 (de) | 1989-08-17 | 1990-08-14 | Verfahren zur Herstellung einer Verbindungshalbleiterschicht. |
EP90308907A EP0413546B1 (en) | 1989-08-17 | 1990-08-14 | Method of forming compound semiconductor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21065089A JP2848404B2 (ja) | 1989-08-17 | 1989-08-17 | ▲iii▼―▲v▼族化合物半導体層の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0374839A JPH0374839A (ja) | 1991-03-29 |
JP2848404B2 true JP2848404B2 (ja) | 1999-01-20 |
Family
ID=16592823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21065089A Expired - Lifetime JP2848404B2 (ja) | 1989-08-17 | 1989-08-17 | ▲iii▼―▲v▼族化合物半導体層の形成方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0413546B1 (ja) |
JP (1) | JP2848404B2 (ja) |
DE (1) | DE69023718T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0564915B1 (en) * | 1992-03-26 | 2001-10-04 | Canon Kabushiki Kaisha | Methods for growing compound semiconductor layers |
JP3093904B2 (ja) * | 1993-02-16 | 2000-10-03 | 富士通株式会社 | 化合物半導体結晶の成長方法 |
US5456206A (en) * | 1994-12-07 | 1995-10-10 | Electronics And Telecommunications Research Institute | Method for two-dimensional epitaxial growth of III-V compound semiconductors |
US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
WO2006009038A1 (ja) | 2004-07-21 | 2006-01-26 | Sharp Kabushiki Kaisha | アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4632712A (en) * | 1983-09-12 | 1986-12-30 | Massachusetts Institute Of Technology | Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth |
US4835116A (en) * | 1987-11-13 | 1989-05-30 | Kopin Corporation | Annealing method for III-V deposition |
-
1989
- 1989-08-17 JP JP21065089A patent/JP2848404B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-14 EP EP90308907A patent/EP0413546B1/en not_active Expired - Lifetime
- 1990-08-14 DE DE1990623718 patent/DE69023718T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0413546A1 (en) | 1991-02-20 |
JPH0374839A (ja) | 1991-03-29 |
DE69023718D1 (de) | 1996-01-04 |
EP0413546B1 (en) | 1995-11-22 |
DE69023718T2 (de) | 1996-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
US6905972B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH0744189B2 (ja) | インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ | |
US6794713B2 (en) | Semiconductor device and method of manufacturing the same including a dual layer raised source and drain | |
Hsieh et al. | Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review | |
US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
Kiyota et al. | Ultra-thin-base Si bipolar transistor using rapid vapor-phase direct doping (RVD) | |
JP2848404B2 (ja) | ▲iii▼―▲v▼族化合物半導体層の形成方法 | |
US3765960A (en) | Method for minimizing autodoping in epitaxial deposition | |
JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
JP3214505B2 (ja) | 半導体装置の製造方法 | |
JPH0729825A (ja) | 半導体基板とその製造方法 | |
JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPH02260628A (ja) | 半導体デバイスの製造方法 | |
JP3631600B2 (ja) | 化合物半導体基板 | |
JP3592922B2 (ja) | 化合物半導体基板 | |
JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
JPH0714840B2 (ja) | エピタキシャル膜成長方法 | |
WO2000014795A1 (en) | Complementary bipolar/cmos epitaxial structure and process | |
JPH0754805B2 (ja) | 化合物半導体の気相成長方法 | |
JP2936620B2 (ja) | 化合物半導体結晶の気相成長法 | |
JP3149457B2 (ja) | シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置 | |
TWI463540B (zh) | 製造異質接面雙極性電晶體晶圓之磊晶製程 | |
JP2705374B2 (ja) | Iii−v化合物半導体上のiv族元素半導体形成方法 |