JPH0729825A - 半導体基板とその製造方法 - Google Patents

半導体基板とその製造方法

Info

Publication number
JPH0729825A
JPH0729825A JP5193070A JP19307093A JPH0729825A JP H0729825 A JPH0729825 A JP H0729825A JP 5193070 A JP5193070 A JP 5193070A JP 19307093 A JP19307093 A JP 19307093A JP H0729825 A JPH0729825 A JP H0729825A
Authority
JP
Japan
Prior art keywords
substrate
temperature
compound semiconductor
crystal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5193070A
Other languages
English (en)
Other versions
JP2576766B2 (ja
Inventor
Shuji Asai
周二 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5193070A priority Critical patent/JP2576766B2/ja
Priority to US08/272,041 priority patent/US5548136A/en
Publication of JPH0729825A publication Critical patent/JPH0729825A/ja
Priority to US08/426,951 priority patent/US5549749A/en
Application granted granted Critical
Publication of JP2576766B2 publication Critical patent/JP2576766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

(57)【要約】 【目的】 基板上に異種化合物半導体を高品質に量産性
よく成長させることができるようにする。千度を越える
高温の熱処理をしなくてもすむようにする。 【構成】 Ｓｉ基板１を洗浄し、Ａｓを高濃度に（５０
ｋｅＶで１×１０16ｃｍ-2程度）イオン注入する。アン
モニア水と過酸化水素水との混合溶液で処理して基板表
面に結合の弱い酸化膜を形成する。ＭＢＥ（分子線エピ
タキシー）装置内に導入し、Ａｓビームをあてながら８
５０℃、２０分の熱処理を行って表面の酸化膜を除去す
ると共にイオン注入された表面の結晶性を整える。Ａｓ
ビームをあてながら基板温度を５５０℃にまで下げ、Ａ
ｓイオン注入拡散層２上にｎ型（Ｓｉドープ）ＧａＡｓ
結晶成長層３を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板とその製造
方法に関し、特に、半導体や絶縁体からなる基板上に、
この基板材料とは異種の化合物半導体材料によるエピタ
キシャル成長結晶層を配した化合物半導体デバイス用基
板の構造とその製造方法に関する。
【０００２】
【従来の技術】ＧａＡｓやＩｎＰに代表される化合物半
導体は、Ｓｉに比べて電子移動度が高いこと、直接遷移
による発光作用があること等の特長を有しており、超高
周波（マイクロ波）トランジスタや発光ダイオード等の
半導体デバイス用の材料として広く採用されている。
【０００３】このような化合物半導体デバイスを製造す
る場合、直径の大きな基板を用いることは生産性を高め
る上で有効である。しかし、複数の元素成分からなる化
合物半導体ではエピタキシャル成長に適した大口径の単
結晶インゴットを製造することが困難である。また、化
合物半導体の基板では、一般にＳｉに比べて熱伝導率が
低いため、高出力を得ようとする場合、電力効率が低下
して本来のデバイス性能を引き出せないことが多い。一
方、トランジスタや発光ダイオード等の半導体デバイス
では、基板厚が数百μｍであるのに対し活性層として利
用しているのは僅かに数μｍ以下の表面層にすぎない。
【０００４】このような点に対処するものとして、大口
径の単結晶が得られ、熱伝導性が高く、安価で高品質な
Ｓｉ半導体基板を用い、このＳｉ基板上へ化合物半導体
の単結晶薄膜を形成する技術が注目されている。しかし
ながら、格子定数は、Ｓｉが０．５４３ｎｍであるのに
対して、化合物半導体では、ＧａＡｓ：０．５６５ｎ
ｍ、ＡｌＡｓ：０．５６６ｎｍ等と互いに格子定数が異
なるため、Ｓｉ基板上に化合物半導体を直接に成長させ
ることは困難である。而して、一方でこの困難を克服
し、間接的あるいは直接的に化合物半導体をＳｉ基板上
に成長させる方法がいくつか提案されている。その代表
例について以下に説明する。
【０００５】第１の従来例としては、特開昭６１−２０
３６３０号公報に記載されたものであって、これは、Ｍ
ＢＥ（Molecular Beam Epitaxy；分子線成長）法によ
り、Ｓｉ基板上に２００℃と低い温度でアモルファス状
のＧａＡｓ層を成長させ、例えばＡｒレーザーのビーム
を走査して局所的に結晶化させ、改めて基板温度を５５
０℃と高め、局所的に結晶化したＧａＡｓを核として、
ＭＢＥ法によりＧａＡｓを結晶成長させるものである。
【０００６】第２の従来例は、特開平２−９４４３１号
公報に記載されたものであって、この従来例では、Ｓｉ
基板上へ化合物単結晶を成長させる際の阻害要因とし
て、格子定数の違い以上にＳｉ基板表面に存在する自然
酸化膜の影響が大きいことに注目して、始めにＳｉ基板
を熱処理炉で水素中１０００℃で熱処理してこの自然酸
化膜を除去した後、６００〜７００℃でＡｓＨ3 を流し
てＳｉ表面をＡｓで覆っている。このＡｓで覆われたＳ
ｉ基板をＭＯＣＶＤ装置内へ移動させてＧａＡｓを成長
させ、その後再び熱処理炉に移してＡｓＨ3 中９００℃
で熱処理することにより、格子定数の違いで生じた転位
を低減し、結晶性を向上させる。この従来例は、大型の
量産用ＭＯＣＶＤ装置では１０００℃近くまで温度を上
昇させることが難しい点に対処して、高温熱処理を別の
炉で行うようにした点に特徴を有する。
【０００７】第３の従来例は、特開平３−５５４３７号
公報に記載されたものであり、この従来例では、まず、
Ｓｉ基板をトリクレン、アセトン、イソプロピロアルコ
ール等の有機溶剤で脱脂洗浄を行う。この後、Ｓｉ基板
をＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１のエッチ液に５分間漬
けて表面に薄い酸化膜を形成し、５％ＨＦ液で除去する
ことを数回行った後、改めてＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝
４：１のエッチ液に５分間漬けて表面に薄い酸化膜を形
成する。この膜は基板を真空中に入れるまでの移送段階
で表面が汚染されるのを防ぐ目的で付ける。次に分子線
エピタキシャル成長装置の準備室に入れ、超高真空中１
０００〜１０５０℃で３０分間の熱処理を行うことによ
り、表面の自然酸化膜を除去すると同時にＳｉ表面に２
原子層の結晶ステップを形成する。この後、温度を３０
０℃まで下げた後、成長室に移送し、Ａｓ分子線を当て
ながら６００℃まで昇温し、Ｇａ分子線を加えて当てＧ
ａＡｓを成長させる。
【０００８】
【発明が解決しようとする課題】第１の従来例では、例
えばＡｒレーザーをストライプ状に走査することにより
アモルファス状層を局所的に単結晶化させる必要があ
り、さらに、この局所的な単結晶領域から結晶成長が開
始されるため、良好な表面モホロジーを得るためには、
ストライプ状や碁盤目状等の単結晶化領域のピッチを１
５〜１００μｍにしなければならず、複雑な操作と厳格
な工程管理を要するものであった。第２の従来例では、
Ｓｉ基板上に直接的にＧａＡｓを成長させるものである
ため、ＳｉとＧａＡｓとの格子定数、熱膨張係数の違い
から転移が生じ易く、高品質の基板を再現性よく製造す
ることは困難であった。さらに、第３の従来例は、結晶
成長装置内で基板温度を１０００℃以上に昇温するもの
であるため、部材の耐熱性の問題から装置の大型化が困
難であり、量産には不向きの方法であった。したがっ
て、本発明の目的は、１０００℃以上の熱処理温度や特
殊なアニール方法を必要とせずに、表面モホロジーや結
晶品質のよい半導体基板を再現性よく提供しうるように
することにある。
【０００９】
【課題を解決するための手段】本発明による半導体基板
は、半導体または絶縁体材料からなる基板と、該基板上
に形成された該基板の材料とは異種の材料からなる化合
物半導体の結晶成長層と、を有し、前記基板の表面領域
内には前記化合物半導体を構成する１または複数の元素
が高濃度にイオン注入された拡散層が形成されているこ
とを特徴とするものである。
【００１０】また、その製造方法は、半導体または絶縁
体材料からなる基板上に、該基板の材料とは異種の化合
物半導体の構成元素を高濃度にイオン注入する工程と、
基板を結晶成長装置内に導入し、前記化合物半導体の成
長温度より高い温度にて熱処理する工程と、基板温度を
前記化合物半導体の成長温度にまで下げ、前記基板上に
前記化合物半導体を結晶成長させる工程と、を備えるも
のである。
【００１１】
【作用】本発明による半導体基板の構造は、基板表面に
成長する結晶材料を構成する一つ以上の成分元素を多量
にイオン注入することにより、基板表面の結晶性を崩
し、その後、熱処理を行って基板表面を成長させる結晶
層の構造に近づけたものである。而して、イオン注入以
外の気相拡散法等による手段では、前記成分元素を固溶
限界以上に高濃度にかつ均一に拡散させることは難し
く、格子を大きく歪ませるまでには至らない。
【００１２】イオン注入による元素を高濃度に含むＳｉ
基板は、８００〜９５０℃の熱処理により、その結晶性
を回復すると同時に注入元素を固溶限界以下にするよう
に基板の表面および内部に拡散する。表面側では注入元
素が蓄積して局部的に超高濃度になり、基板表面に染み
出す。この基板を結晶成長温度の５００〜６００℃に下
げると、Ｓｉ結晶表面に高濃度に存在する元素は、Ｓｉ
結晶を歪ませ次に成長する材料の結晶構造に近づける。
また、表面に染み出した元素は均一かつ微細に分散した
成長結晶核を作るため、成長した結晶の表面モホロジー
はよくなる。
【００１３】一方、Ｓｉ基板上への結晶成長を阻害する
要因として、第３の従来例で簡単に述べられているが、
表面の清浄化され露出したＳｉに炭素が結合し、結合が
強いＳｉＣが形成されることがある。このため、Ｓｉ表
面に結合の弱い酸化膜を形成して保護膜とし、成長装置
中で除去することは有効である。このための成膜手段と
して、特に本発明の実施例にて行われるアンモニアと過
酸化水素水との混合溶液での処理は、形成された酸化膜
が８００℃程度の低い温度で気化する弱い結合の膜であ
るため、優れている。また、Ｓｉ基板上にＧａＡｓ、Ｉ
ｎＰ等のIII −Ｖ族化合物半導体を成長させる場合、イ
オン注入する元素としては、Ｖ族元素の方がＳｉ中での
固溶度が高く、Ｓｉとの共晶化合物を作らないため適し
ている。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例の半導体基
板の構造を示す断面図である。同図において、Ｓｉ基板
１は、面方位（１００）のＦＺ（浮遊帯）成長法にて形
成された基板であって、その直径は１００ｍｍ、その厚
さは４７０μｍ、ｎ型で、その抵抗率は２〜４ｋΩｃｍ
である。Ａｓイオン注入拡散層２は、砒素（Ａｓ）を１
０20〜１０21ｃｍ-3程度の濃度に含み、厚さは０．１μ
ｍ程度である。ｎ型ＧａＡｓ結晶成長層３は、不純物濃
度３×１０18ｃｍ-3のＳｉドープＧａＡｓ層であって、
厚さは約１．０μｍである。
【００１５】次に、この第１の実施例の半導体基板の製
造方法について説明する。まず、Ｓｉ基板１に対し、メ
チルエチルケトンおよびエタノールを用いた有機洗浄を
この順に行う。次に、アンモニア水（ＮＨ4 ＯＨ（２８
％））：過酸化水素水（Ｈ2Ｏ2 （３０％））：純水Ｈ2
Ｏ＝１：１：５のアンモニア過水液（液温８０℃）に
１０分間漬けて表面を酸化エッチングした後、純水洗浄
する。この後に基板を乾燥させずに直ちに弗酸ＨＦ（４
９％）に１分漬けて表面酸化膜を除去し、水洗する。こ
の一連の工程で表面の有機汚染物を除く。続いて、直ち
に塩酸（ＨＣｌ（３０％））：過酸化水素水（Ｈ2 Ｏ2
（３０％））：純水Ｈ2 Ｏ＝１：１：５の塩酸過水液
（液温８０℃）に２０分間漬けて表面を酸化エッチング
した後、純水洗浄し、直ちに弗酸ＨＦ（４９％）に１分
漬けて表面酸化膜を除去し、水洗し遠心乾燥する。この
一連の工程で表面の汚染金属を除く。
【００１６】次に、清浄化されたこのＳｉ基板１を１時
間以内にイオン注入装置に導入し、75Ａｓ+ を、加速エ
ネルギー５０ｋｅＶ、注入ドーズ１×１０16ｃｍ-2の条
件でイオン注入し、Ａｓイオン注入拡散層２を形成す
る。次に、硫酸Ｈ2 ＳＯ4 （９７％）：過酸化水素水＝
４：１の硫酸過水（液温約１００℃）に５分間漬けて表
面を酸化エッチングして水洗し、弗酸ＨＦ（４９％）に
１分漬けて表面酸化膜を除去する。この後、アンモニア
水（ＮＨ4 ＯＨ（２８％））：過酸化水素水（Ｈ2 Ｏ2
（３０％））：純水Ｈ2 Ｏ＝１：４：２０のアンモニア
過水液（液温６０℃）に５分間漬けて表面を酸化した
後、純水洗浄して遠心乾燥する。この最後の処理により
アンモニア基を含む結合の弱い酸化膜がＳｉ基板表面に
形成される。
【００１７】この後、Ｓｉ基板１を数時間以内に分子線
エピタキシー（ＭＢＥ）装置内に入れる。１０-10 ｔｏ
ｒｒ以下の真空度の排気能力を持つＭＢＥ装置中で、Ｓ
ｉ基板１にＡｓビームを当てながら８５０℃まで昇温さ
せて２０分間保持し、表面の酸化膜を昇華させると同時
にイオン注入された表面の結晶性を整える。この後、Ａ
ｓビームを当てながら温度を５５０℃に下げ、Ａｓ／Ｇ
ａのフラックス比を４とし、Ｓｉを２×１０18ｃｍ-3の
濃度にドープしながら、成長速度２０ｎｍ／分で厚さ
１．０μｍにＧａＡｓを成長させて、ｎ型ＧａＡｓ結晶
成長層３を形成する。
【００１８】上記のように形成された半導体基板の表面
は鏡面であり、表面モホロジーでは粒界成長に伴うよう
な激しい境界線は見られず、ＧａＡｓ基板上にＭＢＥ法
によって結晶成長させた場合に近い表面状態のものが得
られた。また、比較のためにＡｓイオンの注入を行わず
に、同様にＭＢＥ装置内で８５０℃の熱処理と結晶成長
を行った場合の表面は黒灰色で曇り、表面モホロジーで
は粒界成長に伴う境界線や大きな凹凸が認められた。
【００１９】ホール移動度測定からＳｉ基板成分を除い
た導電層のみのホール移動度を求めると、第１実施例の
構造では３１００ｃｍ2 ／Ｖｓであった。比較のために
作成したイオン注入しない構造では、５０ｃｍ2 ／Ｖｓ
程度でこの場合の成長層の結晶性はアモルファス状態に
近い。また、直径５０ｍｍの半絶縁性ＧａＡｓ基板上に
成長した場合には３４００ｃｍ2 ／Ｖｓが確認されてい
る。このため、本発明の構造ではＧａＡｓ基板上に成長
した場合に近い結晶性が得られていること分かる。
【００２０】ＭＢＥ法による結晶成長を行う前の２０分
間の熱処理の温度について検討を加えた。図２は、熱処
理温度を７５０、８００、８５０℃と変化させた場合の
Ｃ−Ｖ測定から求めたキャリア濃度分布を示すグラフで
ある。同図には、比較のために半絶縁性ＧａＡｓ基板上
に厚さ１．０μｍのｎ型ＧａＡｓを成長した場合の特性
も示す。ＧａＡｓ基板上では０．２μｍ程度以上成長し
たときにキャリア濃度は設定濃度の３×１０18ｃｍ-3に
達している。Ｓｉ基板上の場合、８５０℃では０．４μ
ｍ以上成長したときに設定濃度に達している。
【００２１】成長前の熱処理温度が低い８００℃では、
ｎ型ＧａＡｓ表面でのキャリア濃度は１×１０18ｃｍ-3
までしか達せず、成長方向でのキャリア濃度の向上が遅
れている。７５０℃ではキャリア濃度の向上はさらに遅
れ、１／１０程度の濃度にしか至っていない。また、結
晶成長表面は８００、７５０℃と温度が下がるに従って
灰色に曇り、粒界成長の境界線や凹凸が大きくなってい
る。このため、検討した熱処理温度の範囲では８５０℃
程度が良い。しかしこれ以上の温度では真空度を維持で
きないため行わなかった。
【００２２】結晶成長層３のＳｉ基板との界面近くでの
キャリア濃度が低下する要因としては、この部分での格
子ずれに従って格子が整ってないことが考えられる。ま
た、成長に伴ってキャリア濃度が向上することは結晶格
子が整い、正規の格子位置にキャリア不純物が入り始め
たことを示している。また、Ｓｉ基板との接合界面付近
ではキャリア濃度が２×１０17ｃｍ-3まで低下し、再び
増大する傾向が見られるが、これはＳｉにイオン注入し
たＡｓが活性化しているためと考えられる。以上の結果
から、１０００℃以下の熱処理温度において、ＧａＡｓ
基板上に成長させた場合に近い結晶状態が得られ本発明
の有効性が認められる。
【００２３】次に、再び図１を参照して本発明の第２の
実施例について説明する。本実施例では、Ｓｉ基板１と
して、直径７６ｍｍ、厚さ３８０μｍの面方位（１０
０）のＦＺ成長法による基板を用いた。そして、Ｓｉ基
板の前処理およびＡｓのイオン注入は第１の実施例の場
合と同様に行った。
【００２４】Ａｓイオンが注入され、アンモニア過水液
による処理のなされたＳｉ基板１をＭＯＶＰＥ（有機金
属気相エピタキシャル成長）装置内に導入する。このＭ
ＯＶＰＥ装置は、石英ガラス炉心管、炉心管内に配置さ
れるＳｉＣコート・サセプター、炉心管を取り巻く高周
波加熱コイル、炉心管内に各種ガスを供給するガス系、
等で構成され、この装置では１回の成長で処理されるウ
ェハは１枚である。炉心管内に、水素を、Ｈ2 ：１００
０ｃｃ／分、アルシンを、ＡｓＨ3 ：４０ｃｃ／分の流
量で流し、内圧を５０ｔｏｒｒとし、基板温度を上昇さ
せ８５０℃で２０分間保持して熱処理を行う。この後に
基板温度を５５０℃に下げ、水素およびアルシンを、Ｈ
2 ：１０００ｃｃ／分、ＡｓＨ3 ：４０ｃｃ／分、の流
量で流し、内圧５０ｔｏｒｒの条件で、ＡｓＨ3 ：１に
対して、トリメチルガリウムを、（ＣＨ3 ）3 Ｇａ：
０．０２の流量比で、ドーピングガスとしてシランを、
ＳｉＨ4 ：０．０１の流量比で流し、Ｓｉ濃度が３×１
０18ｃｍ-3のＧａＡｓを厚さ１．０μｍに成長させ、ｎ
型ＧａＡｓ結晶成長層３を形成した。
【００２５】ＭＯＶＰＥ成長を行う前の２０分間の熱処
理の温度について検討した。図３は、熱処理温度を８０
０℃から１０００℃へと５０℃おきに変化させた場合
の、Ｃ−Ｖ測定から求めたキャリア濃度分布を示すグラ
フである。同図には、比較のために半絶縁性ＧａＡｓ基
板上に厚さ１．０μｍのｎ型ＧａＡｓを成長させた場合
の特性も示す。ＧａＡｓ基板上では０．２μｍ程度以上
成長したときにキャリア濃度は設定濃度の３×１０18ｃ
ｍ-3に達している。Ｓｉ基板上の場合、８５０℃と９０
０℃では０．４μｍ以上成長したときに設定濃度の３×
１０18ｃｍ-3に達している。ＧａＡｓ基板とＳｉ基板で
は表面が異なるため、このようにドーピング効率に差が
生じているものと考えられる。また、表面側キャリア濃
度はこれら熱処理温度を最高としてこれ以下でも以上で
も下がる傾向にある。この原因として、低温ではイオン
注入されたＳｉの結晶回復が少ないこと、高温ではＡｓ
の蒸発抜けやＳｉ転位の増殖が始まっていることが考え
られる。
【００２６】また、上記のように結晶成長前の基板熱処
理温度を変化させたときの結晶成長表面の状態は８５
０、９００℃の場合が最も鏡面で、温度が低い８００℃
や高い９５０℃以上でも曇りが見られ、この低温と高温
では表面モホロジーのモードが異なるが、荒れや凹凸が
大きくなっている。この結果は、上記のキャリア濃度分
布の検討結果に対応している。以上のＭＯＶＰＥ成長の
結果から、成長前の熱処理温度は８５０〜９００℃が最
適と言え、先のＭＢＥ成長の結果ともほぼ一致してい
る。
【００２７】本発明の第３実施例としてのヘテロ電界効
果トランジスタ用基板の構造を、第４図を参照して説明
する。Ｓｉ基板１は、面方位（１００）のＦＺ成長法に
より形成された基板であって、直径１００ｍｍ、厚さ４
７０μｍ、ｎ型で、その抵抗率は２〜４ｋΩｃｍであ
る。Ｓｉ基板１上に形成されたＡｓイオン注入拡散層２
は、第１実施例と同様にして形成された。この上に結晶
成長層としてＭＢＥ成長法によりにより、アンドープＧ
ａＡｓ層４（厚さ１０００ｎｍ）、アンドープＩｎ0.15
Ｇａ0.85Ａｓ層５（厚さ１５ｎｍ）、ｎ型ＡｌＧａＡｓ
層６（キャリア濃度２×１０18ｃｍ-3、厚さ３５ｎ
ｍ）、ｎ型ＧａＡｓ層７（キャリア濃度３×１０18ｃｍ
-3、厚さ２０ｎｍ）の順で成長されている。ＭＢＥ成長
前の熱処理は９００℃、１０分間であり、成長時の基板
温度は５５０℃であった。
【００２８】結晶成長した表面はほぼ鏡面であった。ホ
ール測定したシートキャリア濃度と移動度は室温で１．
８×１０12ｃｍ-2、３８００ｃｍ2 ／Ｖｓであり、これ
を７７Ｋに冷却して測定すると１．９×１０12ｃｍ-2、
７８００ｃｍ2 ／Ｖｓであった。同様の構造を半絶縁性
ＧａＡｓ基板上に形成した場合、各温度でのシートキャ
リア濃度は同様で、移動度は室温で４２００ｃｍ2 ／Ｖ
ｓ、７７Ｋで９４００ｃｍ2 ／Ｖｓが得られている。こ
のことから、Ｓｉ基板上においてもＧａＡｓ基板上に近
い２次元電子ガス状態であることが確認され、結晶成長
層の結晶性がよいことが認められる。
【００２９】次に、本発明の第４の実施例として、絶縁
物のサファイア（α−Ａｌ2 Ｏ3 ）基板を用いてこの上
にＧａＰを成長させた例を、図５を参照に説明する。サ
ファイア基板１１は、ＣＺ（引き上げ）成長法により形
成された基板であり、（１０１２）面、直径は１００ｍ
ｍ、厚さは６００μｍである。Ｐイオン注入拡散層１２
はリン（Ｐ）を、１０20〜１０21ｃｍ-3程度の濃度に含
み、厚さは０．１μｍ程度である。イオン注入拡散層１
３上には、アンドープＧａＰ結晶成長層１３が厚さ１．
０μｍに形成されている。
【００３０】次に、この第４の実施例の製造方法につい
て説明する。まず、サファイア基板１１に対し、メチル
エチルケトンおよびエタノールを用いてこの順に有機洗
浄を行う。清浄化されたサファイア基板１１をイオン注
入装置に入れ、31Ｐ+ を加速エメルギー３０ｋｅＶ、注
入ドーズ１×１０16ｃｍ-2の条件でイオン注入し、Ｐイ
オン注入層１２を形成する。次に、このサファイア基板
を有機洗浄し、ＭＯＶＰＥ装置に導入する。水素（Ｈ
2 ）を１０００ｃｃ／分、ホスフィン（ＰＨ3 ）を１０
０ｃｃ／分、の流量で流しつつ内圧を５０ｔｏｒｒと
し、基板温度を上昇させ８５０℃で２０分間保持して熱
処理を行う。しかる後、基板温度を５５０℃に下げ、内
圧５０ｔｏｒｒの条件で、水素およびホスフィンを、Ｈ
2 ：１０００ｃｃ／分、ＰＨ3 ：６０ｃｃ／分、の流量
で流し、トリメチルガリウム［（ＣＨ3 ）3 Ｇａ］を、
ＰＨ3 ：１に対して（ＣＨ3 ）3 Ｇａ：０．０２の流量
比で流してＧａＰを膜厚１．０μｍに成長させ、アンド
ープＧａＰ結晶成長層１３を形成する。
【００３１】サファイア基板上にＭＯＶＰＥ成長したＧ
ａＰ表面はほぼ鏡面であり、表面モホロジーでは粒界成
長に伴う弱い境界線がすこし見られる。また、比較のた
めに、有機洗浄を行い、Ｐイオン注入を行わず、同様に
ＭＢＥ装置内で８５０℃の熱処理と結晶成長を行った場
合、もしくは高温熱処理を行わず結晶成長を行った場合
の表面は黒灰色で曇り、表面モホロジーでは粒界成長に
伴う境界線や凹凸が大きくなった。しかし、本実施例の
構造では、成長結晶と同一な基板材料を用いた場合にほ
ぼ近い結晶性が得られている。
【００３２】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。例えば、実施例では、II
I −Ｖ族化合物半導体を成長させる例について説明した
が、II−VI族半導体についても同様に実施することがで
きる。また、本発明は、２元系材料の結晶成長のみなら
ず、３元系や４元系等の混晶材料の結晶成長の場合にも
同様に適用が可能であり、この場合には複数の元素をイ
オン注入することがより好ましい。
【００３３】
【発明の効果】以上説明したように、本発明は、基板表
面に、成長させる結晶材料の構成元素を多量にイオン注
入することにより、基板表面の結晶性を崩し、しかる
後、熱処理を行って基板表面を成長させる結晶層の構造
に近づけるものであるので、本発明によれば、１０００
℃以上の高温の熱処理や特殊なアニール処理を施すこと
なしに、成長結晶と同一の基板材料を用いた場合に近い
成長結晶層が得られる。したがって、本発明によれば、
量産性・再現性に優れた高品質の半導体基板を提供する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１、第２の実施例を説明するための
半導体基板の断面図。
【図２】本発明の第１の実施例のキャリア濃度の分布を
示すグラフ。
【図３】本発明の第２の実施例のキャリア濃度の分布を
示すグラフ。
【図４】本発明の第３の実施例を説明するための半導体
基板の断面図。
【図５】本発明の第４の実施例を説明するための半導体
基板の断面図。
【符号の説明】
１ Ｓｉ基板 ２ Ａｓイオン注入拡散層 ３ ｎ型ＧａＡｓ結晶成長層 ４ アンドープＧａＡｓ層 ５ アンドープＩｎ0.15Ｇａ0.85Ａｓ層 ６ ｎ型ＡｌＧａＡｓ層 ７ ｎ型ＧａＡｓ層 １１ サファイア基板 １２ Ｐイオン注入拡散層 １３ アンドープＧａＰ結晶成長層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板と、該基板上に形成された該基板の
    材料とは異種の材料からなる化合物半導体の結晶成長層
    と、を有し、前記基板の表面領域内には前記化合物半導
    体を構成する１または複数の元素が高濃度にイオン注入
    された拡散層が形成されていることを特徴とする半導体
    基板。
  2. 【請求項２】 前記基板が、シリコン基板またはサファ
    イア基板であることを特徴とする請求項１記載の半導体
    基板。
  3. 【請求項３】 基板上に、該基板の材料とは異種の化合
    物半導体の構成元素を高濃度にイオン注入する工程と、 前記基板を結晶成長装置内に導入し、前記化合物半導体
    の成長温度より高い温度にて熱処理する工程と、 基板温度を前記化合物半導体の成長温度にまで下げ、前
    記基板上に前記化合物半導体を結晶成長させる工程と、
    を備える半導体基板の製造方法。
  4. 【請求項４】 前記熱処理工程における処理温度が、８
    ００℃以上９５０℃以下であることを特徴とする請求項
    ３記載の半導体基板の製造方法。
  5. 【請求項５】 Ｓｉ基板上に、該Ｓｉ基板上に結晶成長
    される化合物半導体の構成元素を高濃度にイオン注入す
    る工程と、 前記Ｓｉ基板をアンモニア水および過酸化水素水を含む
    処理液にて処理して前記Ｓｉ基板の表面に酸化膜を形成
    する工程と前記Ｓｉ基板を結晶成長装置内に導入し、前
    記化合物半導体の成長温度より高い温度にて熱処理して
    前記酸化膜を除去するとともに基板表面のイオン注入さ
    れた領域の結晶性を整える工程と、 基板温度を前記化合物半導体の成長温度にまで下げ、前
    記Ｓｉ基板上に前記化合物半導体を結晶成長させる工程
    と、を備える半導体基板の製造方法。
JP5193070A 1993-07-08 1993-07-08 半導体基板の製造方法 Expired - Fee Related JP2576766B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5193070A JP2576766B2 (ja) 1993-07-08 1993-07-08 半導体基板の製造方法
US08/272,041 US5548136A (en) 1993-07-08 1994-07-08 Substrate with a compound semiconductor surface layer and method for preparing the same
US08/426,951 US5549749A (en) 1993-07-08 1995-04-24 Substrate with a compound semiconductor surface layer and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5193070A JP2576766B2 (ja) 1993-07-08 1993-07-08 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0729825A true JPH0729825A (ja) 1995-01-31
JP2576766B2 JP2576766B2 (ja) 1997-01-29

Family

ID=16301710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5193070A Expired - Fee Related JP2576766B2 (ja) 1993-07-08 1993-07-08 半導体基板の製造方法

Country Status (2)

Country Link
US (2) US5548136A (ja)
JP (1) JP2576766B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224582B1 (ko) * 1996-08-02 1999-10-15 윤종용 Mpeg-2 오디오의 에러 검출 장치 및 방법
JP2006344911A (ja) * 2005-06-10 2006-12-21 Sumitomo Electric Ind Ltd 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
WO2008123141A1 (ja) * 2007-03-23 2008-10-16 Asahi Kasei Emd Corporation 化合物半導体積層体及びその製造方法並びに半導体デバイス

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9500326D0 (sv) * 1995-01-31 1995-01-31 Abb Research Ltd Method for protecting the susceptor during epitaxial growth by CVD and a device for epitaxial growth by CVD
JP3424378B2 (ja) * 1995-03-30 2003-07-07 ソニー株式会社 化合物半導体レーザの製造方法
US5746827A (en) * 1995-12-27 1998-05-05 Northrop Grumman Corporation Method of producing large diameter silicon carbide crystals
US6818565B1 (en) * 2002-09-24 2004-11-16 Taiwan Semiconductor Manufacturing Company Gate insulator pre-clean procedure
US20070045376A1 (en) * 2005-08-29 2007-03-01 Paul Gaudron Automatic triggering apparatus
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61189619A (ja) * 1985-02-18 1986-08-23 Sharp Corp 化合物半導体装置
JPS61189620A (ja) * 1985-02-18 1986-08-23 Sharp Corp 化合物半導体装置
JPS61270830A (ja) * 1985-05-24 1986-12-01 Nec Corp 表面清浄化方法
JPS63249377A (ja) * 1987-04-06 1988-10-17 Seiko Instr & Electronics Ltd シヨツトキバリア・ゲ−ト電界効果トランジスタ
JPH02194585A (ja) * 1989-01-23 1990-08-01 Rohm Co Ltd 半導体レーザの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120706A (en) * 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
US4180825A (en) * 1977-09-16 1979-12-25 Harris Corporation Heteroepitaxial deposition of GaP on silicon substrates
JPS6033340B2 (ja) * 1979-02-19 1985-08-02 株式会社日立製作所 固体撮像装置
JPH0746684B2 (ja) * 1985-03-07 1995-05-17 日本電気株式会社 半導体ウェーハとその製造方法
EP0214610B1 (en) * 1985-09-03 1990-12-05 Daido Tokushuko Kabushiki Kaisha Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JPS63228714A (ja) * 1987-03-18 1988-09-22 Matsushita Electric Ind Co Ltd 半導体結晶膜の製造方法
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
US4914053A (en) * 1987-09-08 1990-04-03 Texas Instruments Incorporated Heteroepitaxial selective-area growth through insulator windows
FI81926C (fi) * 1987-09-29 1990-12-10 Nokia Oy Ab Foerfarande foer uppbyggning av gaas-filmer pao si- och gaas-substrater.
US4900372A (en) * 1987-11-13 1990-02-13 Kopin Corporation III-V on Si heterostructure using a thermal strain layer
JP2704223B2 (ja) * 1987-12-28 1998-01-26 京セラ株式会社 半導体素子
JPH071755B2 (ja) * 1988-09-29 1995-01-11 三菱電機株式会社 エピタキシャル成長方法
JPH0355437A (ja) * 1989-07-20 1991-03-11 Sanyo Electric Co Ltd 加熱調理装置
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
JP2879971B2 (ja) * 1990-11-30 1999-04-05 株式会社日立製作所 受発光複合素子
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
DE69321822T2 (de) * 1993-05-19 1999-04-01 Hewlett Packard Gmbh Photodiodenstruktur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61189619A (ja) * 1985-02-18 1986-08-23 Sharp Corp 化合物半導体装置
JPS61189620A (ja) * 1985-02-18 1986-08-23 Sharp Corp 化合物半導体装置
JPS61270830A (ja) * 1985-05-24 1986-12-01 Nec Corp 表面清浄化方法
JPS63249377A (ja) * 1987-04-06 1988-10-17 Seiko Instr & Electronics Ltd シヨツトキバリア・ゲ−ト電界効果トランジスタ
JPH02194585A (ja) * 1989-01-23 1990-08-01 Rohm Co Ltd 半導体レーザの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224582B1 (ko) * 1996-08-02 1999-10-15 윤종용 Mpeg-2 오디오의 에러 검출 장치 및 방법
JP2006344911A (ja) * 2005-06-10 2006-12-21 Sumitomo Electric Ind Ltd 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
WO2008123141A1 (ja) * 2007-03-23 2008-10-16 Asahi Kasei Emd Corporation 化合物半導体積層体及びその製造方法並びに半導体デバイス
US8461026B2 (en) 2007-03-23 2013-06-11 Asahi Kasei Emd Corporation Compound semiconductor lamination, method for manufacturing the same, and semiconductor device

Also Published As

Publication number Publication date
US5548136A (en) 1996-08-20
US5549749A (en) 1996-08-27
JP2576766B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
KR0142191B1 (ko) 헤테로에피택셜 구조물 및 이의 형성 방법
KR920006262B1 (ko) 반도체 박막형성법
US6562736B2 (en) Manufacturing method for semiconductor device
US4960728A (en) Homogenization anneal of II-VI compounds
EP0253611A2 (en) Method of epitaxially growing gallium arsenide on silicon
JPH06232100A (ja) Ｉｉｉ−ｖ族半導体素子の表面不純物除去方法
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
JP2576766B2 (ja) 半導体基板の製造方法
JPH05234927A (ja) 半導体デバイスの固相拡散による拡散領域の形成方法
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
EP0196245B1 (en) Compound semiconductor layer having high carrier concentration and method of forming same
EP0413546B1 (en) Method of forming compound semiconductor layer
KR100347519B1 (ko) 반도체박막을 저온성장하는 방법
US5183778A (en) Method of producing a semiconductor device
JP2586626B2 (ja) エピタキシャル成長方法
JPH10284512A (ja) Ｉｉ−ｖｉ族化合物半導体単結晶ウェハの製造方法およびｉｉ−ｖｉ族化合物半導体単結晶ウェハ
JPH08236453A (ja) 化合物半導体の結晶成長方法
JP3149457B2 (ja) シリコンゲルマニウム膜，シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置
JP2705374B2 (ja) Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法
JP3077876B2 (ja) Ｉｉｉ−ｖ族化合物半導体の表面処理方法
JPH0360173B2 (ja)
JPH0645318A (ja) ＧａＡｓウェハ及びその製造方法
JPH09106949A (ja) 化合物半導体基板及びその製造方法
JPH04239186A (ja) 青色発光素子の製造方法
JPH0927451A (ja) 化合物半導体基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees