JP2704223B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2704223B2 JP2704223B2 JP62333553A JP33355387A JP2704223B2 JP 2704223 B2 JP2704223 B2 JP 2704223B2 JP 62333553 A JP62333553 A JP 62333553A JP 33355387 A JP33355387 A JP 33355387A JP 2704223 B2 JP2704223 B2 JP 2704223B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- gaas
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
ガリウムヒ素（GaAs）半導体層が大面積に形成され且
つその層にクラックが発生しなくなった半導体素子に関
するものである。 〔従来技術及びその問題点〕 近時、GaAs基板上にGaAs半導体層がホモエピタキシャ
ル成長して成る半導体素子が高速デバイスや発光素子な
どに実用化される。 しかしながら、上記GaAs基板は引き上げ法又はボート
成長法によって製作されているが、約２インチφの円板
状基板（ウェファ）が得られるにすぎない。このように
大面積化したウェファが得られない場合、一枚のウェフ
ァから得られる素子の数が減少し、その結果、製造効率
が低下し、製造コストが大きくなる。 このような問題を解決するためにGaAs基板に代わって
シリコン（Si）基板の上にGaAs半導体層をヘテロエピタ
キシャル成長させることが提案されている。 即ち、このSi基板も引き上げ法により製作することが
できるが、約６インチφのウェファが可能であり、これ
により、一枚のウェファから得られる素子の数が多くな
り、その結果、製造効率が高くなって製造コストを低減
することができる。 しかしながら、上記のようにヘテロエピタキシャル成
長させた半導体素子においては、格子不整合によって転
移が発生したり、もしくはSi基板とGaAs層の熱膨張率の
差に起因してGaAs層に内部応力が生じ、これにより、そ
の層にクラックが発生したり或いはSi基板に歪みが生
じ、その結果、半導体素子の寿命が著しく短くなり、し
かも、この素子を発光素子として用いた場合には発光効
率が顕著に低下する。 〔発明の目的〕 従って本発明は上記事情に鑑みて完成されたものであ
り、その目的はGaAs半導体層にクラックが発生せず、し
かも、基板に歪みが生じないようにして高信頼性且つ高
品質な半導体素子を提供することにある。 本発明の他の目的は大面積な基板を製作して製造コス
トを低減せしめた半導体素子を提供することにある。 〔問題点を解決するための手段〕 本発明によれば、アルミナ単結晶のＲ面基板上にSi層
を介してGaAs半導体層を形成した半導体素子であって、
前記GaAs半導体層のフォトルミネセンス発光ピークの波
長が、Si基板上に前記GaAs半導体層を形成して成る半導
体素子より検出されるフォトルミネセンス発光ピーク波
長に比べて短波長側へシフトしていることを特徴とする
半導体素子が提供される。 以下、本発明を詳細に説明する。 Si基板上にGaAs半導体層を形成した公知の半導体素子
によれば、GaAs半導体層に顕著な内部応力が発生する
が、これに対して、本発明の半導体素子においては上記
Si基板に代わってアルミナ単結晶基板上にSi層が形成さ
れた基板、即ち、SOS基板（Silicon on Sapphire基板）
を用いた場合にGaAs半導体層の内部応力が著しく小さく
なり、その結果、この層にクラックが発生しなくなり、
しかも、基板に歪みが生じない高品質且つ高信頼性の半
導体素子となることが特徴である。 このようにGaAs半導体層に生じる内部応力が著しく小
さくなった点については、この層にアルゴンガスレーザ
ーを投光し、これによって生じるフォトルミネセンスの
バンド間発光波長を測定することによって理解できる。 即ち、GaAs基板の上にGaAs層をホモ成長させた場合の
フォトルミネセンス発光ピーク波長に比べて本発明の半
導体素子により得られるフォトルミネセンス発光ピーク
波長は長波長側へ極めて僅かにシフトしているにすぎな
い。 そして、本発明の半導体素子は （１）アルミナ単結晶のＲ面上にCVD法によってSi層を
形成し、SOS基板を得る （２）有機金属熱分解気相成長法によってGaAs半導体層
を形成する という順序によって製作することができる。 上記（１）によれば、CVD法はシランガスなどを熱分
解する従来周知の気相成長法でよい。 このようにして気相成長されたSi層の厚みは次の
（２）により形成されるGaAs層の結晶性が改善されるよ
うに最低値が決められる。本発明者等はその厚みが0.05
μｍ以上であると考える。 上記（２）によれば、有機金属熱分解気相成長法（Me
tal Organic Chemical Vapor Deposition、略して通常M
OCVD法と呼ばれる）は順次下記（Ａ）工程及び８（Ｂ）
工程から成る。 （Ａ）工程 SOS基板の温度を次の（Ｂ）工程で設定される基板温
度より低く設定し、そして、Ga元素含有ガス及びAs元素
含有ガスを反応室に導入して結晶成長に要する核を形成
する。 この（Ａ）工程によって生成するGaAs膜の厚みは100
〜500Åの範囲内に設定するとよく、このように設定さ
れた場合には十分に結晶化されていない膜が次の（Ｂ）
工程において結晶化が進行し易くなるという点でよい。 （Ｂ）工程 GaAs結晶成長を行う工程であり、Ga元素含有ガス及び
As元素含有ガスを反応室内部に導入し、このガスを熱分
解できるくらいにまで基板温度を高め、これにより、
（Ａ）工程にて生成したGaAs薄膜の上に更にGaAsがエピ
タキシャル成長する。 上記の工程にて用いられるGa元素含有ガスにはGa（CH
3）3,Ga（C2H5）３などがあり、一方のAs元素含有ガス
にはAsH3などがある。そして、これらのガスのキャリア
ガスにはH2又は不活性ガス（Ar,N2,He,Ne等）がある。 このようにして形成されるGaAs半導体層の伝導型を制
御するためには次の不純物をドーピングすればよい。 ｎ形半導体にするためにはSi,Se,Sなどをドーピング
すればよく、そのために用いられるドーパントにはSi
H4,Si2H6,H2Se,H2Sなどがある。 また、Ｐ形半導体にするためにはZn,Mgなどをドーピ
ングすればよく、そのために用いられるドーパントには
ジメチル亜鉛（DMZn），ヒスシクロペンダエニルマグネ
シウム（Cp2Mg）などがある。 そして、上記GaAs半導体層のうちGa元素の一部をAl,
P,Inなどで置換してGaAlAs,GaPAs,GaInAsなどの三元混
晶と成すこともでき、これにより、バンドギャップの大
きさが変えられる。そのために用いられるガスにはAu
（CH3）3,Al（C2H5）3,Al（iso−C4H9）3,In（C2H5）3,
PH3などがある。 かくして上記（１）及び（２）によりGaAs半導体層に
生じる内部応力が著しく小さくなった半導体素子が得ら
れる。 更に本発明によれば、SOS基板表面のオフ角度並びに
（Ａ）工程及び（Ｂ）工程における基板温度を下記の通
りの範囲内に設定することによってGaAs半導体層の結晶
性や表面平滑性の点で優れた特性が得られることも確認
された。 SOS基板表面、即ち、Si層の表面のオフ角度を（100）
面から（011）面方向へ１〜８゜、好適には３〜６゜の
範囲内に設定し、しかも、（Ａ）工程における基板温度
を370〜470℃、好適には400〜450℃の範囲内に、更に
（Ｂ）工程における基板温度を550〜750℃、好適には57
0〜730℃の範囲内に設定するとよく、これにより、表面
粗さが0.1S以下、更に0.05S以下、更にまた0.03S以下に
まで小さくなった優れた表面平滑性が得られ、しかも、
結晶性に優れ且つその層表面に（100）面の面方位が得
られる半導体素子が提供される。 上記結晶性について、本発明者等がＸ線回析法により
繰り返し実験を行ったところ、下記条件により二結晶Ｘ
線半値巾が300sec以下、更に250sec以下の良好な結晶性
が得られることを確認した。 実験条件 ・二結晶ゴニオメータ ・Ｘ線源・・・CuKα１ 第１結晶・・InP（400） 出力・・・・30KV,800mA 次に高周波誘導加熱方式のMOCVD装置を第１図により
説明する。 図中、１は反応室であり、この中にサセプタ２が設置
されており、サセプタ２の上にGaAs膜を成長させるため
のSOS基板３が設置される。反応室１の周囲には高周波
コイル４が巻き付けられており、これに高周波電源（図
示せず）が接続され、高周波コイル４に高周波電力が印
加されるに伴ってサセプタ２が誘導加熱される。そし
て、反応室１には超高真空排気装置５と排気ガス処理装
置６が接続されており、成膜前に超高真空排気装置５に
より反応室１の内部を真空排気し、この内部の残留ガス
を除去し、排気ガス処理装置６により排気ガス中のAs化
合物を除去する。 第１タンク７にはAsH3ガスが、第２タンク８にはZn
（CH3）２ガス（これはH2ガスにより希釈されており、
その濃度は0.1モル％に設定されている）が、第３タン
ク９にはSi2H6ガスが密封されており、それぞれのタン
クから放出される流量はマスフローコントローラ10,11,
12により調整され、いずれのガスも第１主管13へ供給さ
れる。 また、第４タンク14にはH2ガスが密封されており、こ
のガスは純化器15を介してキャリアガスとして高純度化
され、そして、第１主管13へ供給され、そのガス流量は
マスフローコントローラ16,24により調整される。 17はGa（CH3）３の液体が入っている第１バブラであ
り、18はAl（CH3）３の液体が入っている第２バブラで
あり、19,20はそれぞれのバブラ17,18を所要の温度に設
定するための恒温槽である。そして、第４タンク14より
純化器15を介して供給される高純化H2ガスは第１バブラ
17と第２バブラ18へ導入されるようになっており、これ
により、バブラ内の液体がガス化し、第２主管21へ導入
される。第２主管21へ導入されるガスはマスフローコン
トローラ22,23により調整され、しかも、第４タンク14
により純化器15を介して供給される高純度H2ガスはマス
フローコントローラ24によって調整されながら第２主管
21へ導入されるようになっており、このH2ガスはGa（CH
3）３ガスやAl（CH3）３ガスのキャリアガスともなる。 かくして、第１主管13によりAsH3ガス、Zn（CH3）２
ガス、Si2H6が、他方の第２主管14によりGa（CH3）３ガ
ス、Al（CH3）３ガスが運ばれて反応室１に導入され
る。尚、25,26,27,28,29,30,31,32,33,34,35,36,37,38,
39,40はバルブを示す。 以上の構成のMOCVD装置において、SOS基板３をサセプ
タ２上に固定し、第１タンク７よりAsH3ガスを、そし
て、第４タンク14よりH2ガスをそれぞれ反応室１の内部
に導入し、高周波コイル４により基板３を約950℃の温
度で誘導加熱し、基板表面上の付着物を除去して清浄化
処理を行う。 次に超高真空排気装置５により反応室１の内部を10-7
Torr位にまで真空にし、高周波コイル４により基板３を
誘導加熱し、所定の温度に達したら、この温度を維持す
る。そして、バルブ34〜40を全開にして第４タンク14よ
り純化器15を介して高純度H2ガスを反応室１の内部に導
入する。 先ず（Ａ）工程においては、バルブ25を全開にして第
１タンク７よりAsH3ガスを放出し、その放出量をマスフ
ローコントローラ10を調整しながら第１主管13へ導入す
る。また、バルブ30を閉じてバルブ28,29を全開にし、H
2ガスをバブラ17に導入してGa（CH3）３ガスを得る。こ
のガスの供給量は恒温槽19の温度とマスフローコントロ
ーラ22により設定され、第２主管21へ導入される。 次の（Ｂ）工程においては、基板温度を所定範囲内に
設定し、上記と同様にGa（CH3）３ガスとAsH3ガスを反
応室へ導入し、GaAsを結晶成長させる。そのGaAs層には
半導体特性があり、その伝導型はSi又はZnをドーピング
することによって決定される。従って、この（Ｂ）工程
において、バルブ26又はバルブ27を全開にして第２タン
ク８や第３タンク９からZn（CH3）３ガスやSi2H6ガスを
放出し、AsH3ガスとともに反応室１へ導入すればよい。 また、この（Ｂ）工程においてGaAlAs層を結晶成長さ
せる場合には、バルブ33を閉じてバルブ31,32を全開に
し、H2ガスをバブラ18に導入してAl（CH3）３ガスを得
る。このガスの供給量も恒温層20の温度とマスフローコ
ントローラ23により設定され、Ga（CH3）３ガスととも
に第２主管21に導入されて反応室１へ供給される。 〔実施例〕 次に本発明の実施例を述べる。 （例１） アルミナ単結晶基板をCVD装置の反応室に設置し、こ
の基板の温度を950℃に設定し、そして、SiH4ガスの熱
分解により基板Ｒ面上に0.6μｍの厚みのSi層を形成し
た。 このようにして形成されたSi層表面のオフ角度は（10
0）面から（011）面方向へ５゜であった。 このSOS基板を第１図に示すMOCVD装置を用いて（Ａ）
工程及び（Ｂ）工程により2.0μｍの厚みのGaAs半導体
層を形成した。 かくして得られた半導体素子の25℃におけるフォトル
ミネセンススペクトルを測定したところ、第２図に示す
通りの結果が得られた。 同図によれば、上記半導体素子のSOS基板に代えて、G
aAs基板又はSi基板を用いて、それぞれ上記と同一の成
膜条件によりGaAs半導体層を形成して成る半導体素子に
ついて、その測定結果も記載されている。 尚、いずれの半導体素子もフォトルミネセンススペク
トルを測定するに当たってGaAs半導体層に約２×1017cm
-3の濃度のSi元素がドープされている。 また、この測定にはアルゴンガスレーザー（発光波長
514.5nm）を励起光源として用いており、これを半導体
素子表面に照射し、そのフォトルミネセンススペクトル
を求めた。 第２図によれば、横軸は波長であり、縦軸はフォトル
ミネセンス強度であり、ａ、ｂ及びｃはそれぞれ本発明
の半導体素子、GaAs基板が用いられた半導体素子並びに
Si基板が用いられた半導体素子である。 同図に示す結果より明らかな通り、本発明半導体素子
のフォトルミネセンス発光ピーク波長は、Si基板が用い
られた半導体素子が示すフォトルミネセンス発光ピーク
波長に比べて短波長側へシフトされている。従って、本
発明の半導体素子はGaAs半導体層の内部応力が顕著に小
さくなっていることが判る。 （例２） 本例においては、（例１）のなかでSOS基板表面のオ
フ角度を幾通りにも変え、これによって得られた各種半
導体素子について、Ｘ線回析法によりGaAs半導体層の結
晶性を調べたところ、第３図に示す通りの結果が得られ
た。 同図中、横軸は上記オフ角度を表し、縦軸は二結晶Ｘ
線半値巾を表し、そして、●印は測定プロットであり、
ｄはその特性曲線である。 この結果より明らかな通り、３〜５゜のオフ角度、特
に約４゜のオフ角度の場合に最小な半値巾（220sec）を
示し、これによって良好な結晶性が得られていることが
判る。 （例３） 本例においては、（例１）にて得られた本発明半導体
素子と、Si基板が用いられた半導体素子について、GaAs
半導体層内部にドーピングされたSi元素の量をSIMS分析
により測定したところ、第４図に示す通りの結果が得ら
れた。 同図中Ａ及びＢはそれぞれ本発明及び比較例の半導体
素子の測定結果であり、横軸は厚み方向の大きさを表
し、縦軸はSi濃度を表し、そして、矢印ＴはSi層又はSi
基板とGaAs半導体層との界面を示す。 この結果より明らかな通り、本発明の素子はSi層の界
面よりGaAs層内部へ向かって１μｍの厚み領域において
１桁のオーダーで小さくなっていることが判る。 〔発明の効果〕 以上の通り、本発明の半導体素子によれば、GaAs半導
体層の内部応力が小さくなり、これにより、その層にク
ラックが発生せず、しかも、基板に歪みが生じない高信
頼性且つ高品質な半導体素子が提供できた。 また、本発明の半導体素子によれば、SOS基板を用い
ているために大面積基板となり、これにより、一枚のウ
ェファから得られる素子の数が多くなり、その結果、製
造効率が高くなって製造コストを低減することができ
た。 更に本発明の半導体素子によれば、基板からのオート
ドーピングが小さく、これにより、基板界面近傍の導電
性領域が小さくなり、それが浮遊容量とならず、その結
果、信頼性の高い高速電子デバイスが提供できた。
つその層にクラックが発生しなくなった半導体素子に関
するものである。 〔従来技術及びその問題点〕 近時、GaAs基板上にGaAs半導体層がホモエピタキシャ
ル成長して成る半導体素子が高速デバイスや発光素子な
どに実用化される。 しかしながら、上記GaAs基板は引き上げ法又はボート
成長法によって製作されているが、約２インチφの円板
状基板（ウェファ）が得られるにすぎない。このように
大面積化したウェファが得られない場合、一枚のウェフ
ァから得られる素子の数が減少し、その結果、製造効率
が低下し、製造コストが大きくなる。 このような問題を解決するためにGaAs基板に代わって
シリコン（Si）基板の上にGaAs半導体層をヘテロエピタ
キシャル成長させることが提案されている。 即ち、このSi基板も引き上げ法により製作することが
できるが、約６インチφのウェファが可能であり、これ
により、一枚のウェファから得られる素子の数が多くな
り、その結果、製造効率が高くなって製造コストを低減
することができる。 しかしながら、上記のようにヘテロエピタキシャル成
長させた半導体素子においては、格子不整合によって転
移が発生したり、もしくはSi基板とGaAs層の熱膨張率の
差に起因してGaAs層に内部応力が生じ、これにより、そ
の層にクラックが発生したり或いはSi基板に歪みが生
じ、その結果、半導体素子の寿命が著しく短くなり、し
かも、この素子を発光素子として用いた場合には発光効
率が顕著に低下する。 〔発明の目的〕 従って本発明は上記事情に鑑みて完成されたものであ
り、その目的はGaAs半導体層にクラックが発生せず、し
かも、基板に歪みが生じないようにして高信頼性且つ高
品質な半導体素子を提供することにある。 本発明の他の目的は大面積な基板を製作して製造コス
トを低減せしめた半導体素子を提供することにある。 〔問題点を解決するための手段〕 本発明によれば、アルミナ単結晶のＲ面基板上にSi層
を介してGaAs半導体層を形成した半導体素子であって、
前記GaAs半導体層のフォトルミネセンス発光ピークの波
長が、Si基板上に前記GaAs半導体層を形成して成る半導
体素子より検出されるフォトルミネセンス発光ピーク波
長に比べて短波長側へシフトしていることを特徴とする
半導体素子が提供される。 以下、本発明を詳細に説明する。 Si基板上にGaAs半導体層を形成した公知の半導体素子
によれば、GaAs半導体層に顕著な内部応力が発生する
が、これに対して、本発明の半導体素子においては上記
Si基板に代わってアルミナ単結晶基板上にSi層が形成さ
れた基板、即ち、SOS基板（Silicon on Sapphire基板）
を用いた場合にGaAs半導体層の内部応力が著しく小さく
なり、その結果、この層にクラックが発生しなくなり、
しかも、基板に歪みが生じない高品質且つ高信頼性の半
導体素子となることが特徴である。 このようにGaAs半導体層に生じる内部応力が著しく小
さくなった点については、この層にアルゴンガスレーザ
ーを投光し、これによって生じるフォトルミネセンスの
バンド間発光波長を測定することによって理解できる。 即ち、GaAs基板の上にGaAs層をホモ成長させた場合の
フォトルミネセンス発光ピーク波長に比べて本発明の半
導体素子により得られるフォトルミネセンス発光ピーク
波長は長波長側へ極めて僅かにシフトしているにすぎな
い。 そして、本発明の半導体素子は （１）アルミナ単結晶のＲ面上にCVD法によってSi層を
形成し、SOS基板を得る （２）有機金属熱分解気相成長法によってGaAs半導体層
を形成する という順序によって製作することができる。 上記（１）によれば、CVD法はシランガスなどを熱分
解する従来周知の気相成長法でよい。 このようにして気相成長されたSi層の厚みは次の
（２）により形成されるGaAs層の結晶性が改善されるよ
うに最低値が決められる。本発明者等はその厚みが0.05
μｍ以上であると考える。 上記（２）によれば、有機金属熱分解気相成長法（Me
tal Organic Chemical Vapor Deposition、略して通常M
OCVD法と呼ばれる）は順次下記（Ａ）工程及び８（Ｂ）
工程から成る。 （Ａ）工程 SOS基板の温度を次の（Ｂ）工程で設定される基板温
度より低く設定し、そして、Ga元素含有ガス及びAs元素
含有ガスを反応室に導入して結晶成長に要する核を形成
する。 この（Ａ）工程によって生成するGaAs膜の厚みは100
〜500Åの範囲内に設定するとよく、このように設定さ
れた場合には十分に結晶化されていない膜が次の（Ｂ）
工程において結晶化が進行し易くなるという点でよい。 （Ｂ）工程 GaAs結晶成長を行う工程であり、Ga元素含有ガス及び
As元素含有ガスを反応室内部に導入し、このガスを熱分
解できるくらいにまで基板温度を高め、これにより、
（Ａ）工程にて生成したGaAs薄膜の上に更にGaAsがエピ
タキシャル成長する。 上記の工程にて用いられるGa元素含有ガスにはGa（CH
3）3,Ga（C2H5）３などがあり、一方のAs元素含有ガス
にはAsH3などがある。そして、これらのガスのキャリア
ガスにはH2又は不活性ガス（Ar,N2,He,Ne等）がある。 このようにして形成されるGaAs半導体層の伝導型を制
御するためには次の不純物をドーピングすればよい。 ｎ形半導体にするためにはSi,Se,Sなどをドーピング
すればよく、そのために用いられるドーパントにはSi
H4,Si2H6,H2Se,H2Sなどがある。 また、Ｐ形半導体にするためにはZn,Mgなどをドーピ
ングすればよく、そのために用いられるドーパントには
ジメチル亜鉛（DMZn），ヒスシクロペンダエニルマグネ
シウム（Cp2Mg）などがある。 そして、上記GaAs半導体層のうちGa元素の一部をAl,
P,Inなどで置換してGaAlAs,GaPAs,GaInAsなどの三元混
晶と成すこともでき、これにより、バンドギャップの大
きさが変えられる。そのために用いられるガスにはAu
（CH3）3,Al（C2H5）3,Al（iso−C4H9）3,In（C2H5）3,
PH3などがある。 かくして上記（１）及び（２）によりGaAs半導体層に
生じる内部応力が著しく小さくなった半導体素子が得ら
れる。 更に本発明によれば、SOS基板表面のオフ角度並びに
（Ａ）工程及び（Ｂ）工程における基板温度を下記の通
りの範囲内に設定することによってGaAs半導体層の結晶
性や表面平滑性の点で優れた特性が得られることも確認
された。 SOS基板表面、即ち、Si層の表面のオフ角度を（100）
面から（011）面方向へ１〜８゜、好適には３〜６゜の
範囲内に設定し、しかも、（Ａ）工程における基板温度
を370〜470℃、好適には400〜450℃の範囲内に、更に
（Ｂ）工程における基板温度を550〜750℃、好適には57
0〜730℃の範囲内に設定するとよく、これにより、表面
粗さが0.1S以下、更に0.05S以下、更にまた0.03S以下に
まで小さくなった優れた表面平滑性が得られ、しかも、
結晶性に優れ且つその層表面に（100）面の面方位が得
られる半導体素子が提供される。 上記結晶性について、本発明者等がＸ線回析法により
繰り返し実験を行ったところ、下記条件により二結晶Ｘ
線半値巾が300sec以下、更に250sec以下の良好な結晶性
が得られることを確認した。 実験条件 ・二結晶ゴニオメータ ・Ｘ線源・・・CuKα１ 第１結晶・・InP（400） 出力・・・・30KV,800mA 次に高周波誘導加熱方式のMOCVD装置を第１図により
説明する。 図中、１は反応室であり、この中にサセプタ２が設置
されており、サセプタ２の上にGaAs膜を成長させるため
のSOS基板３が設置される。反応室１の周囲には高周波
コイル４が巻き付けられており、これに高周波電源（図
示せず）が接続され、高周波コイル４に高周波電力が印
加されるに伴ってサセプタ２が誘導加熱される。そし
て、反応室１には超高真空排気装置５と排気ガス処理装
置６が接続されており、成膜前に超高真空排気装置５に
より反応室１の内部を真空排気し、この内部の残留ガス
を除去し、排気ガス処理装置６により排気ガス中のAs化
合物を除去する。 第１タンク７にはAsH3ガスが、第２タンク８にはZn
（CH3）２ガス（これはH2ガスにより希釈されており、
その濃度は0.1モル％に設定されている）が、第３タン
ク９にはSi2H6ガスが密封されており、それぞれのタン
クから放出される流量はマスフローコントローラ10,11,
12により調整され、いずれのガスも第１主管13へ供給さ
れる。 また、第４タンク14にはH2ガスが密封されており、こ
のガスは純化器15を介してキャリアガスとして高純度化
され、そして、第１主管13へ供給され、そのガス流量は
マスフローコントローラ16,24により調整される。 17はGa（CH3）３の液体が入っている第１バブラであ
り、18はAl（CH3）３の液体が入っている第２バブラで
あり、19,20はそれぞれのバブラ17,18を所要の温度に設
定するための恒温槽である。そして、第４タンク14より
純化器15を介して供給される高純化H2ガスは第１バブラ
17と第２バブラ18へ導入されるようになっており、これ
により、バブラ内の液体がガス化し、第２主管21へ導入
される。第２主管21へ導入されるガスはマスフローコン
トローラ22,23により調整され、しかも、第４タンク14
により純化器15を介して供給される高純度H2ガスはマス
フローコントローラ24によって調整されながら第２主管
21へ導入されるようになっており、このH2ガスはGa（CH
3）３ガスやAl（CH3）３ガスのキャリアガスともなる。 かくして、第１主管13によりAsH3ガス、Zn（CH3）２
ガス、Si2H6が、他方の第２主管14によりGa（CH3）３ガ
ス、Al（CH3）３ガスが運ばれて反応室１に導入され
る。尚、25,26,27,28,29,30,31,32,33,34,35,36,37,38,
39,40はバルブを示す。 以上の構成のMOCVD装置において、SOS基板３をサセプ
タ２上に固定し、第１タンク７よりAsH3ガスを、そし
て、第４タンク14よりH2ガスをそれぞれ反応室１の内部
に導入し、高周波コイル４により基板３を約950℃の温
度で誘導加熱し、基板表面上の付着物を除去して清浄化
処理を行う。 次に超高真空排気装置５により反応室１の内部を10-7
Torr位にまで真空にし、高周波コイル４により基板３を
誘導加熱し、所定の温度に達したら、この温度を維持す
る。そして、バルブ34〜40を全開にして第４タンク14よ
り純化器15を介して高純度H2ガスを反応室１の内部に導
入する。 先ず（Ａ）工程においては、バルブ25を全開にして第
１タンク７よりAsH3ガスを放出し、その放出量をマスフ
ローコントローラ10を調整しながら第１主管13へ導入す
る。また、バルブ30を閉じてバルブ28,29を全開にし、H
2ガスをバブラ17に導入してGa（CH3）３ガスを得る。こ
のガスの供給量は恒温槽19の温度とマスフローコントロ
ーラ22により設定され、第２主管21へ導入される。 次の（Ｂ）工程においては、基板温度を所定範囲内に
設定し、上記と同様にGa（CH3）３ガスとAsH3ガスを反
応室へ導入し、GaAsを結晶成長させる。そのGaAs層には
半導体特性があり、その伝導型はSi又はZnをドーピング
することによって決定される。従って、この（Ｂ）工程
において、バルブ26又はバルブ27を全開にして第２タン
ク８や第３タンク９からZn（CH3）３ガスやSi2H6ガスを
放出し、AsH3ガスとともに反応室１へ導入すればよい。 また、この（Ｂ）工程においてGaAlAs層を結晶成長さ
せる場合には、バルブ33を閉じてバルブ31,32を全開に
し、H2ガスをバブラ18に導入してAl（CH3）３ガスを得
る。このガスの供給量も恒温層20の温度とマスフローコ
ントローラ23により設定され、Ga（CH3）３ガスととも
に第２主管21に導入されて反応室１へ供給される。 〔実施例〕 次に本発明の実施例を述べる。 （例１） アルミナ単結晶基板をCVD装置の反応室に設置し、こ
の基板の温度を950℃に設定し、そして、SiH4ガスの熱
分解により基板Ｒ面上に0.6μｍの厚みのSi層を形成し
た。 このようにして形成されたSi層表面のオフ角度は（10
0）面から（011）面方向へ５゜であった。 このSOS基板を第１図に示すMOCVD装置を用いて（Ａ）
工程及び（Ｂ）工程により2.0μｍの厚みのGaAs半導体
層を形成した。 かくして得られた半導体素子の25℃におけるフォトル
ミネセンススペクトルを測定したところ、第２図に示す
通りの結果が得られた。 同図によれば、上記半導体素子のSOS基板に代えて、G
aAs基板又はSi基板を用いて、それぞれ上記と同一の成
膜条件によりGaAs半導体層を形成して成る半導体素子に
ついて、その測定結果も記載されている。 尚、いずれの半導体素子もフォトルミネセンススペク
トルを測定するに当たってGaAs半導体層に約２×1017cm
-3の濃度のSi元素がドープされている。 また、この測定にはアルゴンガスレーザー（発光波長
514.5nm）を励起光源として用いており、これを半導体
素子表面に照射し、そのフォトルミネセンススペクトル
を求めた。 第２図によれば、横軸は波長であり、縦軸はフォトル
ミネセンス強度であり、ａ、ｂ及びｃはそれぞれ本発明
の半導体素子、GaAs基板が用いられた半導体素子並びに
Si基板が用いられた半導体素子である。 同図に示す結果より明らかな通り、本発明半導体素子
のフォトルミネセンス発光ピーク波長は、Si基板が用い
られた半導体素子が示すフォトルミネセンス発光ピーク
波長に比べて短波長側へシフトされている。従って、本
発明の半導体素子はGaAs半導体層の内部応力が顕著に小
さくなっていることが判る。 （例２） 本例においては、（例１）のなかでSOS基板表面のオ
フ角度を幾通りにも変え、これによって得られた各種半
導体素子について、Ｘ線回析法によりGaAs半導体層の結
晶性を調べたところ、第３図に示す通りの結果が得られ
た。 同図中、横軸は上記オフ角度を表し、縦軸は二結晶Ｘ
線半値巾を表し、そして、●印は測定プロットであり、
ｄはその特性曲線である。 この結果より明らかな通り、３〜５゜のオフ角度、特
に約４゜のオフ角度の場合に最小な半値巾（220sec）を
示し、これによって良好な結晶性が得られていることが
判る。 （例３） 本例においては、（例１）にて得られた本発明半導体
素子と、Si基板が用いられた半導体素子について、GaAs
半導体層内部にドーピングされたSi元素の量をSIMS分析
により測定したところ、第４図に示す通りの結果が得ら
れた。 同図中Ａ及びＢはそれぞれ本発明及び比較例の半導体
素子の測定結果であり、横軸は厚み方向の大きさを表
し、縦軸はSi濃度を表し、そして、矢印ＴはSi層又はSi
基板とGaAs半導体層との界面を示す。 この結果より明らかな通り、本発明の素子はSi層の界
面よりGaAs層内部へ向かって１μｍの厚み領域において
１桁のオーダーで小さくなっていることが判る。 〔発明の効果〕 以上の通り、本発明の半導体素子によれば、GaAs半導
体層の内部応力が小さくなり、これにより、その層にク
ラックが発生せず、しかも、基板に歪みが生じない高信
頼性且つ高品質な半導体素子が提供できた。 また、本発明の半導体素子によれば、SOS基板を用い
ているために大面積基板となり、これにより、一枚のウ
ェファから得られる素子の数が多くなり、その結果、製
造効率が高くなって製造コストを低減することができ
た。 更に本発明の半導体素子によれば、基板からのオート
ドーピングが小さく、これにより、基板界面近傍の導電
性領域が小さくなり、それが浮遊容量とならず、その結
果、信頼性の高い高速電子デバイスが提供できた。
【図面の簡単な説明】
第１図はMOCVD装置の概略図、第２図はフォトルミネセ
ンススペクトルの線図、第３図はＸ線回析法による半値
巾を示す線図、第４図（Ａ）及び（Ｂ）はシリコン元素
のオートドーピングを表す線図である。 １……反応室 ２……サセプタ ３……SOS基板 17……第１バブラ 18……第２バブラ
ンススペクトルの線図、第３図はＸ線回析法による半値
巾を示す線図、第４図（Ａ）及び（Ｂ）はシリコン元素
のオートドーピングを表す線図である。 １……反応室 ２……サセプタ ３……SOS基板 17……第１バブラ 18……第２バブラ
Claims (1)
- (57)【特許請求の範囲】 １．アルミナ単結晶のＲ面基板上にオフ角度が（100）
面から（011）面方向へ１〜８゜のシリコン層を介して
ガリウムヒ素半導体層を形成した半導体素子であって、
前記ガリウムヒ素半導体層のフォトルミネセンス発光ピ
ークの波長が、シリコン基板上に前記ガリウムヒ素半導
体層を形成して成る半導体素子より検出されるフォトル
ミネセンス発光ピーク波長に比べて短波長側へシフトさ
れていることを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333553A JP2704223B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333553A JP2704223B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01173708A JPH01173708A (ja) | 1989-07-10 |
| JP2704223B2 true JP2704223B2 (ja) | 1998-01-26 |
Family
ID=18267328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62333553A Expired - Fee Related JP2704223B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704223B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088214B2 (ja) * | 1990-01-19 | 1996-01-29 | 三菱電機株式会社 | 半導体装置 |
| JP2576766B2 (ja) * | 1993-07-08 | 1997-01-29 | 日本電気株式会社 | 半導体基板の製造方法 |
| WO2006045142A1 (en) * | 2004-10-25 | 2006-05-04 | Rpo Pty Limited | Planar lenses for integrated optics |
-
1987
- 1987-12-28 JP JP62333553A patent/JP2704223B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01173708A (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070138505A1 (en) | Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same | |
| EP0865088B1 (en) | Method of preparing an epitaxial wafer having a GaN epitaxial layer deposited on a GaAs substrate | |
| US20090243043A1 (en) | Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials | |
| US20010006845A1 (en) | Method and apparatus for producing group-III nitrides | |
| JPH0415200B2 (ja) | ||
| JPH0856015A (ja) | 半導体薄膜の形成方法 | |
| US4908074A (en) | Gallium arsenide on sapphire heterostructure | |
| US6440214B1 (en) | Method of growing a semiconductor layer | |
| EP0460710B1 (en) | Gallium nitride group compound semiconductor and luminous element comprising it and the process of producing the same | |
| US6255004B1 (en) | III-V nitride semiconductor devices and process for the production thereof | |
| EP1424409A1 (en) | Semiconductor wafer and its manufacturing method | |
| WO2002017369A1 (en) | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
| JPH0331678B2 (ja) | ||
| US6339014B1 (en) | Method for growing nitride compound semiconductor | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| US8529699B2 (en) | Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device | |
| JP2704223B2 (ja) | 半導体素子 | |
| JPH08264455A (ja) | 半導体装置及びその製造方法 | |
| JP2704224B2 (ja) | 半導体素子及びその製法 | |
| JP3242571B2 (ja) | 気相成長方法 | |
| JP2566800B2 (ja) | 発光素子の製法 | |
| JPH11268996A (ja) | 化合物半導体混晶の成長方法 | |
| JP2736417B2 (ja) | 半導体素子の製法 | |
| JP2519232B2 (ja) | 化合物半導体結晶層の製造方法 | |
| JP2668236B2 (ja) | 半導体素子の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |