JP2704224B2 - 半導体素子及びその製法 - Google Patents
半導体素子及びその製法Info
- Publication number
- JP2704224B2 JP2704224B2 JP62333554A JP33355487A JP2704224B2 JP 2704224 B2 JP2704224 B2 JP 2704224B2 JP 62333554 A JP62333554 A JP 62333554A JP 33355487 A JP33355487 A JP 33355487A JP 2704224 B2 JP2704224 B2 JP 2704224B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- substrate
- layer
- group iii
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアルミナ単結晶基板上にシリコン層を介して
第III・Ｖ族化合物半導体層を形成して成る半導体素子
並びにその製法に関するものである。 〔従来技術及びその問題点〕 GaAsなどの第III・Ｖ族化合物半導体は大きな電子移
動度、直接遷移型、もしくは優れた耐放射線などの特徴
があり、その優れた特徴により発光素子や受光素子並び
に種々の高速電子デバイスなどに用いられている。 この第III・Ｖ族化合物半導体は有機金属熱分解気相
成長法（Metal Organic Chemical Vapor Deposition、
略して通常MOCVD法と呼ばれる）により気相成長させる
ことができるが、そのエピタキシャル成長面をもつ基板
については、GaAs基板上やシリコン（Si）基板以外に未
だ十分に検討されていない。 GaAs基板やSi基板以外の基板として特開昭62−202894
号公報や特開昭62−232120号公報にアルミナ単結晶基板
が提案されているが、このようにアルミナ単結晶基板上
にGaAs半導体層が形成されて成る半導体素子によれば、
絶縁基板上に直接成膜形成することができ、これによっ
て強度に優れた高信頼性の素子となったが、その反面、
GaAs半導体層の結晶が不十分であり、しかも、その層表
面に（100）面の面方位が確実に得られないという問題
もある。 また、GaAs半導体層などから成る半導体素子を実用化
させる場合、その層表面は平滑性になっていることが必
要である。 即ち、この素子表面の平滑性が損なわれ、それが発光
素子に用いられた場合には発光効率低下の大きな原因と
なり、また、トランジスタやIC等の素子に用いられた場
合には微細加工が不可能となる。従って、表面平滑性の
ある半導体素子が望まれる。 〔発明の目的〕 従って本発明者等は上記事情に鑑みて鋭意研究を重ね
た結果、アルミナ単晶基板上にシリコン層を形成して成
る基板、即ちSilicon on Sapphire基板、略してSOS基板
を用いた場合には、アルミナ単結晶基板上にGaAs半導体
層を形成した半導体素子に比べて結晶性が改善され、半
導体層表面が（100）面の面方位が得られることを見い
出した。しかも、そのGaAs半導体層の表面に顕著な平滑
性が得られることも見い出した。 本発明は上記知見により完成されたものであり、その
目的はSOS基板上に表面平滑性を有する第III・Ｖ族化合
物半導体層を形成し、これを発光素子やICなどの各種薄
膜デバイスに用いるに当たって、その半導体表面の粗さ
に起因して特性が劣化しないようにした半導体素子を提
供することにある。 本発明の他の目的は第III・Ｖ族化合物半導体層の結
晶性に優れ且つその層表面が（100）面の面方位が得ら
れた半導体素子を提供することにある。 本発明の更に他の目的は上記の如き優れた利点を有す
る半導体素子の製法を提供することにある。 〔問題点を解決するための手段〕 本発明によれば、アルミナ単結晶基板上にSi層が形成
され、該Si層上に表面粗さが0.1S以下の表面平滑性を有
する第III・Ｖ族化合物半導体層が生成されていること
を特徴とする半導体素子が提供される。 更に本発明によれば、アルミナ単結晶基板の上にCVD
法によりSi層を形成し、そのSi層の表面のオフ角度を
（100）面から（011）面方向へ１〜８゜の範囲内に設定
し、次いで、該シリコン層の上に順次下記（Ａ）工程及
び（Ｂ）工程から成るMOCVD法により表面粗さが0.1S以
下の表面平滑性を有する第III・Ｖ族化合物半導体層を
エピタキシャル成長させることを特徴とする半導体素子
の製法が提供される。 （Ａ）前記基板を370〜470℃の温度範囲内に設定すると
共に第III族元素含有ガス及び第Ｖ族元素含有ガスを反
応室内部に導入し、気相成長法により前記Si層の上に第
III・Ｖ族化合物を生成する （Ｂ）前記基板を550〜750℃の温度範囲内に設定すると
共に第III族元素含有ガス及び第Ｖ族元素含有ガスを反
応室内部に導入し、気相成長法により第III・Ｖ族化合
物を生成する 以下、本発明をSOS基板上にGaAs半導体層を生成する
場合を例にとって詳細に説明する。 本発明の半導体素子はSOS基板上に表面平滑性をもつG
aAs半導体層が形成されたものであり、その半導体層は
上記の通りオフ角度及び基板温度をそれぞれ所定の範囲
内に設定することにより得られる。このようにして得ら
れた半導体素子の表面平滑性は表面粗さで0.1S以下、更
に0.05S以下、更にまた、0.03S以下にまで設定される。 本発明の製法によれば、アルミナ単結晶のＲ面上にCV
D法によってSi層を形成する。このCVD法はシランガスな
どを熱分解する従来周知の気相成長法でよく、この気相
成長法によってSi層表面のオフ角度を（100）面から（0
11）面方向へ１〜８゜、好適には３〜６゜の範囲内に設
定するとよい。このような範囲設定は上記Ｒ面のオフ角
度と対応しており、このオフ角度を決めることによって
Si層表面のオフ角度が所要通りに決められる。 また、このSi層の厚みはGaAs層の結晶性が改善される
ように最低値が決められる。その厚みについて、本発明
者等は0.05μｍ以上がよいと考える。 次にMOCVD法によりGaAs半導体層を上記Si層の上に形
成する。 このMOCVD法は順次下記（Ａ）工程及び（Ｂ）工程か
ら成る。 （Ａ）工程においては、SOS基板の温度を次の（Ｂ）
工程で設定される基板温度より低く設定し、そして、Ga
元素含有ガス及びAs元素含有ガスを反応室に導入して結
晶成長に要する核を形成する。そのためにはSOS基板を3
70〜470℃、好適には400〜450℃の温度範囲内に設定す
ればよい。370℃未満の場合にはGaAsの核が成長しない
ことを実験上確認した。一方、470℃を越えた場合には
均質且つ良好な島状成長が行われず、本発明者等はその
原因として界面に欠陥が生じているためであると考え
る。 この（Ａ）工程によって生成するGaAs膜の厚みは100
〜500Åの範囲内に設定するとよい。この範囲内に設定
された場合には十分に結晶化されていない膜が次の
（Ｂ）工程において結晶化が進行し易くなるという点で
よい。 次の（Ｂ）工程はGaAsの結晶成長を行う工程であり、
GA元素含有ガス及びAs元素含有ガスを反応室内部に導入
し、基板温度を550〜750℃、好適には570〜730℃の範囲
内に設定すると、これらのガスが熱分解し、（Ａ）工程
にて生成したGaAs薄膜上にGaAsがエピタキシャル成長
し、これにより得られたGaAs膜の表面は顕著な平滑性を
示している。 上記（Ａ）工程及び（Ｂ）工程にて用いられるGa元素
含有ガスにはGa（CH3）3,Ga（C2H5）３などがあり、一
方のAs元素含有ガスにはAsH3などがある。そして、これ
らのガスのキャリアガスにはH2又は不活性ガス（Ar,N2,
He,Ne等）がある。 このようにして形成されるGaAs半導体層の伝導型を制
御するためには次の不純物をドーピングすればよい。 ｎ形半導体にするためにはSi,Se,Sなどをドーピング
すればよく、そのために用いられるドーパントにはSi
H4,Si2H6,H2Se,H2S等がある。 また、Ｐ形半導体にするためにはZn,Mgなどをドーピ
ングすればよく、そのために用いられるドーパントには
ジメチル亜鉛（DMZn），ヒスシクロペンダエニルマグネ
シウム（Cp2Mg）などがある。 そして、上記GaAs半導体層のうちGa元素の一部をAl,
P,Inなどで置換してGaAlAs,GaPAs,GaInAsなどの三元混
晶と成すこともでき、これにより、バンドギャップの大
きさが変えられる。そのために用いられるガスにはAl
（CH3）3,Al（C2H5）3,Al（iso−C4H9）3,In（C2H5）3,
PH3などがある。 かくして本発明の製法によれば、上記のような（Ａ）
工程及び（Ｂ）工程から成るMOCVD法を行うことによっ
て表面平滑性が得られ、しかも、結晶性に優れ且つその
層表面に（100）面の面方位が得られる半導体素子が提
供される。 上記結晶性について、本発明者等がＸ線回析法により
繰り返し実験を行ったところ、下記条件により二結晶Ｘ
線半値巾が300sec以下、更に250sec以下の良好な結晶性
が得られることを確認した。 実験条件 ・二結晶ゴニオメータ ・Ｘ線源・・・CuKα１ 第１結晶・・・InP（400） 出力・・・30KV,800mA 本発明者等はこのような半導体素子を製作するに当た
って、上記（Ａ）工程及び（Ｂ）工程の前に、次のよう
に基板を前処理すると本発明の目的が更に有利に達成で
きることも見い出した。 即ち、SOS基板をMOCVD用反応室内部に設置し、AsH3な
どのAs元素含有ガス並びにH2などのキャリアガスを導入
し、通常の加熱手段によって基板を850℃以上、好適に
は1000℃以上になるまで加熱し、これにより、Si層の表
面に付着した酸化物を除去することができ、その結果、
更に結晶性が改善されたGaAs半導体層を形成することが
できる。 次に高周波誘導加熱方式のMOCVD装置を第１図により
説明する。 図中、１は反応室であり、この中にサセプタ２が設置
されており、サセプタ２の上にGaAs膜を成長させるため
のSOS基板３が設置される。反応室１の周囲には高周波
コイル４が巻き付けられており、これに高周波電源（図
示せず）が接続され、高周波コイル４に高周波電力が印
加されるに伴ってサセプタ２が誘導加熱される。そし
て、反応室１には超高真空排気装置５と排気ガス処理装
置６が接続されており、成膜前に超高真空排気装置５に
より反応室１の内部を真空排気し、この内部の残留ガス
を除去し、排気ガス処理装置６により排気ガス中のAs化
合物を除去する。 第１タンク７にはAsH3ガスが、第２タンク８にはZn
（CH3）２ガス（これはH2ガスにより希釈されており、
その濃度は0.1モル％に設定されている）が、第３タン
ク９にはSi2H6ガスが密封されており、それぞれのタン
クから放出される流量はマスフローコントローラ10,11,
12により調整され、いずれのガスも第１主管13へ供給さ
れる。 また、第４タンク14にはH2ガスが密封されており、こ
のガスは純化器15を介してキャリアガスとして高純度化
され、そして、第１主管13へ供給され、そのガス流量は
マスフローコントローラ16,24により調整される。 17はGa（CH3）３の液体が入っている第１バブラであ
り、18はAl（CH3）３の液体が入っている第２バブラで
あり、19,20はそれぞれのバブラ17,18を所要の温度に設
定するための恒温槽である。そして、第４タンク14によ
り純化器15を介して供給される高純度H2ガスは第１バブ
ラ17と第２バブラ18へ導入されるようになっており、こ
れにより、バブラ内の液体がガス化し、第２主管21へ導
入される。 第２主管21へ導入されるガスはマスフローコントロー
ラ22,23により調整され、しかも、第４タンク14により
純化器15を介して供給される高純度H2ガスはマスフロー
コントローラ24によって調整されながら第２主管21へ導
入されるようになっており、このH2ガスはGa（CH3）３
ガスやAl（CH3）３ガスのキャリアガスともなる。 かくして、第１主管13によりAsH3ガス、Zn（CH3）２
ガス、Si2H6ガスが、他方の第２主管14によりGa（CH3）
３ガス、Al（CH3）３ガスが運ばれて反応室１に導入さ
れる。尚、25,26,27,28,29,30,31,32,33,34,35,36,37,3
8,39,40はバルブを示す。 以上の構成のMOCVD装置において、SOS基板３をサセプ
タ２の上に固定し、第１タンク７よりAsH3ガスを、ま
た、第４タンク14よりH2ガスをそれぞれ反応室１の内部
に導入し、高周波コイル４により基板３を約950℃の温
度で誘導加熱し、基板表面上の付着物を除去して清浄化
処理を行う。 次に超高真空排気装置５により反応室１の内部を10-7
Torr位にまで真空にし、高周波コイル４により基板３を
誘導加熱し、所定の温度に達したら、この温度を維持す
る。そして、バルブ34〜40を全開にして第４タンク14よ
り純化器15を介して高純度H2ガスを反応室１の内部に導
入する。 先ず（Ａ）工程においては、バルブ25を全開にして第
１タンク７よりAsH3ガスを放出し、その放出量をマスフ
ローコントローラ10を調整しながら第１主管13へ導入す
る。また、バルブ30を閉じてバルブ28,29を全開にし、H
2ガスをバブラ17に導入してGa（CH3）３ガスを得る。こ
のガスの供給量は恒温槽19の温度とマスフローコントロ
ーラ22により設定され、第２主管21へ導入される。 次の（Ｂ）工程においては、基板温度を所定範囲内に
設定し、上記と同様にGa（CH3）３ガスとAsH3ガスを反
応室へ導入し、GaAsを結晶成長させる。そのGaAs層には
半導体特性があり、その伝導型はSi又はZnをドーピング
することによって決定される。従って、この（Ｂ）工程
において、バルブ26又はバルブ27を全開にして第２タン
ク８や第３タンク９からZn（CH3）３ガスやSi2H6ガスを
放出し、AsH3ガスとともに反応室１へ導入すればよい。 また、この（Ｂ）工程においてGaAlAs層を結晶成長さ
せる場合には、バルブ33を閉じてバルブ31,32を全開に
し、H2ガスをバブラ18に導入してAl（CH3）３ガスを得
る。このガスの供給量も恒温槽20の温度とマスフローコ
ントローラ23により設定され、Ga（CH3）３ガスととも
に第２主管21に導入されて反応室１へ供給される。 かくして本発明の製法によれば、上記MOCVD装置を用
いてSOS基板上にGaAs半導体層又はGaAlAs半導体層を形
成することができ、その半導体層の伝導型を制御してＰ
−Ｎ接合も形成することができる。 〔実施例〕 次に本発明の実施例を述べる。 （例１） 幾通りものオフ角度に設定された各種アルミナ単結晶
基板をCVD装置の反応室に設置し、その基板の温度を950
℃に設定し、そして、SiH4ガスの熱分解によりそれぞれ
0.6μｍの厚みのSi層を形成した。 このようにして形成されたSi層表面のオフ角度は第１
表に示す通りである。 かくして得られた７種類のSOS基板を第１図に示すMOC
VD装置の反応室内部に設置し、そして、AsH3ガス及びH2
ガスを導入し、950℃の温度で10分間アニール（加熱）
し、次いで、下記（Ａ）工程及び（Ｂ）工程から成るMO
CVD法によりGaAs半導体層を成形し、これにより、半導
体素子Ａ〜Ｇを得た。 （Ａ）工程 基板温度・・・・420℃ 時間・・・・・・８分 導入ガス・・・・Ga（CH3）３、AsH3 （Ｂ）工程 基板温度・・・・700℃ 時間・・・・・・25分 導入ガス・・・・Ga（CH3）３、AsH3 かくして得られた各種半導体素子によれば、（Ａ）工
程にて200Åの厚みのGaAs層が形成され、次の（Ｂ）工
程にて２μｍの厚みきGaAs半導体層が形成された。 また、これらの半導体素子について、GaAs半導体層の
表面性状を調べたところ、第１表に示す通りの結果が得
られた。 この表面性状については表面粗さ計を用いて表面粗さ
が求められ、また、走査型電子顕微鏡を用いて目視を行
った。 後者の目視により、その評価基準を◎印、○印及び×
印の三段階に区分し、そして、◎印は表面粗さが0.05S
以下の鏡面が得られ、優れた表面平滑性が得られた場合
であり、○印は表面粗さが0.1S以下の鏡面が得られ、実
用上支障がないくらいの表面平滑性が得られた場合であ
り、×印は起伏のある白濁表面を呈している場合であ
る。 第１表に示す結果より明らかな通り、本発明の素子
Ｂ、Ｃ、Ｄ、Ｅは優れた表面平滑性が得られている。 然るに素子Ａ、Ｆ、Ｇは表面に起伏があり、白濁を呈
している。 また、上記半導体素子のなかで素子Ｄと素子Ｇの電子
顕微鏡写真（×20000倍）はそれぞれ第２図及び第３図
に示す通りである。 （例２） 本例においては、SOS基板表面のオフ角度を幾通りに
も変えた各種半導体素子について、Ｘ線回析法によりGa
As半導体層の結晶性を調べたところ、第４図に示す通り
の結果が得られた。 同図中、横軸はSOS基板表面のオフ角度を表し、縦軸
は二結晶Ｘ線半値巾を表し、そして、●印は測定プロッ
トであり、ａはその特性曲線である。 この結果より明らかな通り、３〜５゜のオフ角度、特
に約４゜のオフ角度の場合に最小な半値巾（220sec）を
示し、これによって良好な結晶性が得られていることが
判る。これに対して、アルミナ単結晶基板上にGaAs半導
体層が形成された半導体素子の場合、半値巾は7.2〜8.8
mmである。 〔発明の効果〕 以上の通り、本発明の半導体素子によれば、第III・
Ｖ族化合物半導体のエピタキシャル成長表面が顕著な表
面平滑性となり、これにより、発光素子として用いた場
合には高い発光効率が得られ、一方、ICなどの素子に用
いた場合には半導体薄膜表面の微細加工が可能となる。 また、本発明の半導体素子によれば、結晶性に優れた
第III・Ｖ族化合物半導体が得られ、各種半導体薄膜デ
バイスの用途が一層広げられるものと期待できる。 更に本発明の製法によれば、上記のように優れた半導
体素子を得るために基板の成長温度並びにその成長面の
オフ角度をそれぞれ所定の範囲内に設定すればよく、こ
れにより、製造上のコントロールが容易となって品質が
安定し、製造歩留りが向上する。 尚、本実施例においてはGaAs膜のエピタキシャル成長
が述べられているが、本発明者等はGaAsの一部をAl、
Ｐ、Inなどで置換したGaAlAs、GaAsP、GaInAs並びにInA
s、GaP、InPなどの第III・Ｖ族化合物半導体についても
本発明の製法を用いれば同様な表面平滑性が得られるも
のと考える。
第III・Ｖ族化合物半導体層を形成して成る半導体素子
並びにその製法に関するものである。 〔従来技術及びその問題点〕 GaAsなどの第III・Ｖ族化合物半導体は大きな電子移
動度、直接遷移型、もしくは優れた耐放射線などの特徴
があり、その優れた特徴により発光素子や受光素子並び
に種々の高速電子デバイスなどに用いられている。 この第III・Ｖ族化合物半導体は有機金属熱分解気相
成長法（Metal Organic Chemical Vapor Deposition、
略して通常MOCVD法と呼ばれる）により気相成長させる
ことができるが、そのエピタキシャル成長面をもつ基板
については、GaAs基板上やシリコン（Si）基板以外に未
だ十分に検討されていない。 GaAs基板やSi基板以外の基板として特開昭62−202894
号公報や特開昭62−232120号公報にアルミナ単結晶基板
が提案されているが、このようにアルミナ単結晶基板上
にGaAs半導体層が形成されて成る半導体素子によれば、
絶縁基板上に直接成膜形成することができ、これによっ
て強度に優れた高信頼性の素子となったが、その反面、
GaAs半導体層の結晶が不十分であり、しかも、その層表
面に（100）面の面方位が確実に得られないという問題
もある。 また、GaAs半導体層などから成る半導体素子を実用化
させる場合、その層表面は平滑性になっていることが必
要である。 即ち、この素子表面の平滑性が損なわれ、それが発光
素子に用いられた場合には発光効率低下の大きな原因と
なり、また、トランジスタやIC等の素子に用いられた場
合には微細加工が不可能となる。従って、表面平滑性の
ある半導体素子が望まれる。 〔発明の目的〕 従って本発明者等は上記事情に鑑みて鋭意研究を重ね
た結果、アルミナ単晶基板上にシリコン層を形成して成
る基板、即ちSilicon on Sapphire基板、略してSOS基板
を用いた場合には、アルミナ単結晶基板上にGaAs半導体
層を形成した半導体素子に比べて結晶性が改善され、半
導体層表面が（100）面の面方位が得られることを見い
出した。しかも、そのGaAs半導体層の表面に顕著な平滑
性が得られることも見い出した。 本発明は上記知見により完成されたものであり、その
目的はSOS基板上に表面平滑性を有する第III・Ｖ族化合
物半導体層を形成し、これを発光素子やICなどの各種薄
膜デバイスに用いるに当たって、その半導体表面の粗さ
に起因して特性が劣化しないようにした半導体素子を提
供することにある。 本発明の他の目的は第III・Ｖ族化合物半導体層の結
晶性に優れ且つその層表面が（100）面の面方位が得ら
れた半導体素子を提供することにある。 本発明の更に他の目的は上記の如き優れた利点を有す
る半導体素子の製法を提供することにある。 〔問題点を解決するための手段〕 本発明によれば、アルミナ単結晶基板上にSi層が形成
され、該Si層上に表面粗さが0.1S以下の表面平滑性を有
する第III・Ｖ族化合物半導体層が生成されていること
を特徴とする半導体素子が提供される。 更に本発明によれば、アルミナ単結晶基板の上にCVD
法によりSi層を形成し、そのSi層の表面のオフ角度を
（100）面から（011）面方向へ１〜８゜の範囲内に設定
し、次いで、該シリコン層の上に順次下記（Ａ）工程及
び（Ｂ）工程から成るMOCVD法により表面粗さが0.1S以
下の表面平滑性を有する第III・Ｖ族化合物半導体層を
エピタキシャル成長させることを特徴とする半導体素子
の製法が提供される。 （Ａ）前記基板を370〜470℃の温度範囲内に設定すると
共に第III族元素含有ガス及び第Ｖ族元素含有ガスを反
応室内部に導入し、気相成長法により前記Si層の上に第
III・Ｖ族化合物を生成する （Ｂ）前記基板を550〜750℃の温度範囲内に設定すると
共に第III族元素含有ガス及び第Ｖ族元素含有ガスを反
応室内部に導入し、気相成長法により第III・Ｖ族化合
物を生成する 以下、本発明をSOS基板上にGaAs半導体層を生成する
場合を例にとって詳細に説明する。 本発明の半導体素子はSOS基板上に表面平滑性をもつG
aAs半導体層が形成されたものであり、その半導体層は
上記の通りオフ角度及び基板温度をそれぞれ所定の範囲
内に設定することにより得られる。このようにして得ら
れた半導体素子の表面平滑性は表面粗さで0.1S以下、更
に0.05S以下、更にまた、0.03S以下にまで設定される。 本発明の製法によれば、アルミナ単結晶のＲ面上にCV
D法によってSi層を形成する。このCVD法はシランガスな
どを熱分解する従来周知の気相成長法でよく、この気相
成長法によってSi層表面のオフ角度を（100）面から（0
11）面方向へ１〜８゜、好適には３〜６゜の範囲内に設
定するとよい。このような範囲設定は上記Ｒ面のオフ角
度と対応しており、このオフ角度を決めることによって
Si層表面のオフ角度が所要通りに決められる。 また、このSi層の厚みはGaAs層の結晶性が改善される
ように最低値が決められる。その厚みについて、本発明
者等は0.05μｍ以上がよいと考える。 次にMOCVD法によりGaAs半導体層を上記Si層の上に形
成する。 このMOCVD法は順次下記（Ａ）工程及び（Ｂ）工程か
ら成る。 （Ａ）工程においては、SOS基板の温度を次の（Ｂ）
工程で設定される基板温度より低く設定し、そして、Ga
元素含有ガス及びAs元素含有ガスを反応室に導入して結
晶成長に要する核を形成する。そのためにはSOS基板を3
70〜470℃、好適には400〜450℃の温度範囲内に設定す
ればよい。370℃未満の場合にはGaAsの核が成長しない
ことを実験上確認した。一方、470℃を越えた場合には
均質且つ良好な島状成長が行われず、本発明者等はその
原因として界面に欠陥が生じているためであると考え
る。 この（Ａ）工程によって生成するGaAs膜の厚みは100
〜500Åの範囲内に設定するとよい。この範囲内に設定
された場合には十分に結晶化されていない膜が次の
（Ｂ）工程において結晶化が進行し易くなるという点で
よい。 次の（Ｂ）工程はGaAsの結晶成長を行う工程であり、
GA元素含有ガス及びAs元素含有ガスを反応室内部に導入
し、基板温度を550〜750℃、好適には570〜730℃の範囲
内に設定すると、これらのガスが熱分解し、（Ａ）工程
にて生成したGaAs薄膜上にGaAsがエピタキシャル成長
し、これにより得られたGaAs膜の表面は顕著な平滑性を
示している。 上記（Ａ）工程及び（Ｂ）工程にて用いられるGa元素
含有ガスにはGa（CH3）3,Ga（C2H5）３などがあり、一
方のAs元素含有ガスにはAsH3などがある。そして、これ
らのガスのキャリアガスにはH2又は不活性ガス（Ar,N2,
He,Ne等）がある。 このようにして形成されるGaAs半導体層の伝導型を制
御するためには次の不純物をドーピングすればよい。 ｎ形半導体にするためにはSi,Se,Sなどをドーピング
すればよく、そのために用いられるドーパントにはSi
H4,Si2H6,H2Se,H2S等がある。 また、Ｐ形半導体にするためにはZn,Mgなどをドーピ
ングすればよく、そのために用いられるドーパントには
ジメチル亜鉛（DMZn），ヒスシクロペンダエニルマグネ
シウム（Cp2Mg）などがある。 そして、上記GaAs半導体層のうちGa元素の一部をAl,
P,Inなどで置換してGaAlAs,GaPAs,GaInAsなどの三元混
晶と成すこともでき、これにより、バンドギャップの大
きさが変えられる。そのために用いられるガスにはAl
（CH3）3,Al（C2H5）3,Al（iso−C4H9）3,In（C2H5）3,
PH3などがある。 かくして本発明の製法によれば、上記のような（Ａ）
工程及び（Ｂ）工程から成るMOCVD法を行うことによっ
て表面平滑性が得られ、しかも、結晶性に優れ且つその
層表面に（100）面の面方位が得られる半導体素子が提
供される。 上記結晶性について、本発明者等がＸ線回析法により
繰り返し実験を行ったところ、下記条件により二結晶Ｘ
線半値巾が300sec以下、更に250sec以下の良好な結晶性
が得られることを確認した。 実験条件 ・二結晶ゴニオメータ ・Ｘ線源・・・CuKα１ 第１結晶・・・InP（400） 出力・・・30KV,800mA 本発明者等はこのような半導体素子を製作するに当た
って、上記（Ａ）工程及び（Ｂ）工程の前に、次のよう
に基板を前処理すると本発明の目的が更に有利に達成で
きることも見い出した。 即ち、SOS基板をMOCVD用反応室内部に設置し、AsH3な
どのAs元素含有ガス並びにH2などのキャリアガスを導入
し、通常の加熱手段によって基板を850℃以上、好適に
は1000℃以上になるまで加熱し、これにより、Si層の表
面に付着した酸化物を除去することができ、その結果、
更に結晶性が改善されたGaAs半導体層を形成することが
できる。 次に高周波誘導加熱方式のMOCVD装置を第１図により
説明する。 図中、１は反応室であり、この中にサセプタ２が設置
されており、サセプタ２の上にGaAs膜を成長させるため
のSOS基板３が設置される。反応室１の周囲には高周波
コイル４が巻き付けられており、これに高周波電源（図
示せず）が接続され、高周波コイル４に高周波電力が印
加されるに伴ってサセプタ２が誘導加熱される。そし
て、反応室１には超高真空排気装置５と排気ガス処理装
置６が接続されており、成膜前に超高真空排気装置５に
より反応室１の内部を真空排気し、この内部の残留ガス
を除去し、排気ガス処理装置６により排気ガス中のAs化
合物を除去する。 第１タンク７にはAsH3ガスが、第２タンク８にはZn
（CH3）２ガス（これはH2ガスにより希釈されており、
その濃度は0.1モル％に設定されている）が、第３タン
ク９にはSi2H6ガスが密封されており、それぞれのタン
クから放出される流量はマスフローコントローラ10,11,
12により調整され、いずれのガスも第１主管13へ供給さ
れる。 また、第４タンク14にはH2ガスが密封されており、こ
のガスは純化器15を介してキャリアガスとして高純度化
され、そして、第１主管13へ供給され、そのガス流量は
マスフローコントローラ16,24により調整される。 17はGa（CH3）３の液体が入っている第１バブラであ
り、18はAl（CH3）３の液体が入っている第２バブラで
あり、19,20はそれぞれのバブラ17,18を所要の温度に設
定するための恒温槽である。そして、第４タンク14によ
り純化器15を介して供給される高純度H2ガスは第１バブ
ラ17と第２バブラ18へ導入されるようになっており、こ
れにより、バブラ内の液体がガス化し、第２主管21へ導
入される。 第２主管21へ導入されるガスはマスフローコントロー
ラ22,23により調整され、しかも、第４タンク14により
純化器15を介して供給される高純度H2ガスはマスフロー
コントローラ24によって調整されながら第２主管21へ導
入されるようになっており、このH2ガスはGa（CH3）３
ガスやAl（CH3）３ガスのキャリアガスともなる。 かくして、第１主管13によりAsH3ガス、Zn（CH3）２
ガス、Si2H6ガスが、他方の第２主管14によりGa（CH3）
３ガス、Al（CH3）３ガスが運ばれて反応室１に導入さ
れる。尚、25,26,27,28,29,30,31,32,33,34,35,36,37,3
8,39,40はバルブを示す。 以上の構成のMOCVD装置において、SOS基板３をサセプ
タ２の上に固定し、第１タンク７よりAsH3ガスを、ま
た、第４タンク14よりH2ガスをそれぞれ反応室１の内部
に導入し、高周波コイル４により基板３を約950℃の温
度で誘導加熱し、基板表面上の付着物を除去して清浄化
処理を行う。 次に超高真空排気装置５により反応室１の内部を10-7
Torr位にまで真空にし、高周波コイル４により基板３を
誘導加熱し、所定の温度に達したら、この温度を維持す
る。そして、バルブ34〜40を全開にして第４タンク14よ
り純化器15を介して高純度H2ガスを反応室１の内部に導
入する。 先ず（Ａ）工程においては、バルブ25を全開にして第
１タンク７よりAsH3ガスを放出し、その放出量をマスフ
ローコントローラ10を調整しながら第１主管13へ導入す
る。また、バルブ30を閉じてバルブ28,29を全開にし、H
2ガスをバブラ17に導入してGa（CH3）３ガスを得る。こ
のガスの供給量は恒温槽19の温度とマスフローコントロ
ーラ22により設定され、第２主管21へ導入される。 次の（Ｂ）工程においては、基板温度を所定範囲内に
設定し、上記と同様にGa（CH3）３ガスとAsH3ガスを反
応室へ導入し、GaAsを結晶成長させる。そのGaAs層には
半導体特性があり、その伝導型はSi又はZnをドーピング
することによって決定される。従って、この（Ｂ）工程
において、バルブ26又はバルブ27を全開にして第２タン
ク８や第３タンク９からZn（CH3）３ガスやSi2H6ガスを
放出し、AsH3ガスとともに反応室１へ導入すればよい。 また、この（Ｂ）工程においてGaAlAs層を結晶成長さ
せる場合には、バルブ33を閉じてバルブ31,32を全開に
し、H2ガスをバブラ18に導入してAl（CH3）３ガスを得
る。このガスの供給量も恒温槽20の温度とマスフローコ
ントローラ23により設定され、Ga（CH3）３ガスととも
に第２主管21に導入されて反応室１へ供給される。 かくして本発明の製法によれば、上記MOCVD装置を用
いてSOS基板上にGaAs半導体層又はGaAlAs半導体層を形
成することができ、その半導体層の伝導型を制御してＰ
−Ｎ接合も形成することができる。 〔実施例〕 次に本発明の実施例を述べる。 （例１） 幾通りものオフ角度に設定された各種アルミナ単結晶
基板をCVD装置の反応室に設置し、その基板の温度を950
℃に設定し、そして、SiH4ガスの熱分解によりそれぞれ
0.6μｍの厚みのSi層を形成した。 このようにして形成されたSi層表面のオフ角度は第１
表に示す通りである。 かくして得られた７種類のSOS基板を第１図に示すMOC
VD装置の反応室内部に設置し、そして、AsH3ガス及びH2
ガスを導入し、950℃の温度で10分間アニール（加熱）
し、次いで、下記（Ａ）工程及び（Ｂ）工程から成るMO
CVD法によりGaAs半導体層を成形し、これにより、半導
体素子Ａ〜Ｇを得た。 （Ａ）工程 基板温度・・・・420℃ 時間・・・・・・８分 導入ガス・・・・Ga（CH3）３、AsH3 （Ｂ）工程 基板温度・・・・700℃ 時間・・・・・・25分 導入ガス・・・・Ga（CH3）３、AsH3 かくして得られた各種半導体素子によれば、（Ａ）工
程にて200Åの厚みのGaAs層が形成され、次の（Ｂ）工
程にて２μｍの厚みきGaAs半導体層が形成された。 また、これらの半導体素子について、GaAs半導体層の
表面性状を調べたところ、第１表に示す通りの結果が得
られた。 この表面性状については表面粗さ計を用いて表面粗さ
が求められ、また、走査型電子顕微鏡を用いて目視を行
った。 後者の目視により、その評価基準を◎印、○印及び×
印の三段階に区分し、そして、◎印は表面粗さが0.05S
以下の鏡面が得られ、優れた表面平滑性が得られた場合
であり、○印は表面粗さが0.1S以下の鏡面が得られ、実
用上支障がないくらいの表面平滑性が得られた場合であ
り、×印は起伏のある白濁表面を呈している場合であ
る。 第１表に示す結果より明らかな通り、本発明の素子
Ｂ、Ｃ、Ｄ、Ｅは優れた表面平滑性が得られている。 然るに素子Ａ、Ｆ、Ｇは表面に起伏があり、白濁を呈
している。 また、上記半導体素子のなかで素子Ｄと素子Ｇの電子
顕微鏡写真（×20000倍）はそれぞれ第２図及び第３図
に示す通りである。 （例２） 本例においては、SOS基板表面のオフ角度を幾通りに
も変えた各種半導体素子について、Ｘ線回析法によりGa
As半導体層の結晶性を調べたところ、第４図に示す通り
の結果が得られた。 同図中、横軸はSOS基板表面のオフ角度を表し、縦軸
は二結晶Ｘ線半値巾を表し、そして、●印は測定プロッ
トであり、ａはその特性曲線である。 この結果より明らかな通り、３〜５゜のオフ角度、特
に約４゜のオフ角度の場合に最小な半値巾（220sec）を
示し、これによって良好な結晶性が得られていることが
判る。これに対して、アルミナ単結晶基板上にGaAs半導
体層が形成された半導体素子の場合、半値巾は7.2〜8.8
mmである。 〔発明の効果〕 以上の通り、本発明の半導体素子によれば、第III・
Ｖ族化合物半導体のエピタキシャル成長表面が顕著な表
面平滑性となり、これにより、発光素子として用いた場
合には高い発光効率が得られ、一方、ICなどの素子に用
いた場合には半導体薄膜表面の微細加工が可能となる。 また、本発明の半導体素子によれば、結晶性に優れた
第III・Ｖ族化合物半導体が得られ、各種半導体薄膜デ
バイスの用途が一層広げられるものと期待できる。 更に本発明の製法によれば、上記のように優れた半導
体素子を得るために基板の成長温度並びにその成長面の
オフ角度をそれぞれ所定の範囲内に設定すればよく、こ
れにより、製造上のコントロールが容易となって品質が
安定し、製造歩留りが向上する。 尚、本実施例においてはGaAs膜のエピタキシャル成長
が述べられているが、本発明者等はGaAsの一部をAl、
Ｐ、Inなどで置換したGaAlAs、GaAsP、GaInAs並びにInA
s、GaP、InPなどの第III・Ｖ族化合物半導体についても
本発明の製法を用いれば同様な表面平滑性が得られるも
のと考える。
【図面の簡単な説明】
第１図はMOCVD装置の概略図、第２図及び第３図はGaAs
エピタキシャル膜表面の結晶の構造を示す電子顕微鏡写
真、第４図はＸ線回析法による半値巾を表す線図であ
る。 １……反応室 ３……SOS基板 ４……高周波コイル 15……純化器 17……第１バブラ 18……第２バブラ
エピタキシャル膜表面の結晶の構造を示す電子顕微鏡写
真、第４図はＸ線回析法による半値巾を表す線図であ
る。 １……反応室 ３……SOS基板 ４……高周波コイル 15……純化器 17……第１バブラ 18……第２バブラ
Claims (1)
- (57)【特許請求の範囲】 １．アルミナ単結晶基板上に、オフ角度が（100）面か
ら（011）面方向へ１〜８゜のシリコン層が形成され、
該シリコン層上に表面粗さが0.1S以下の表面平滑性を有
する第III・Ｖ族化合物半導体層が生成されていること
を特徴とする半導体素子。 ２．アルミナ単結晶基板の上にCVD法によりシリコン層
を形成し、そのシリン層の表面のオフ角度を（100）面
から（011）面方向へ１〜８゜の範囲内に設定し、次い
で、該シリコン層の上に順次下記（Ａ）工程及び（Ｂ）
工程から成る有機金属熱分解気相成長法により表面粗さ
が0.1S以下の表面平滑性を有する第III・Ｖ族化合物半
導体層をエピタキシャル成長させたことを特徴とする半
導体素子の製法。 （Ａ）前記基板を370〜470℃の温度範囲内に設定すると
共に第III族元素含有ガス及び第Ｖ族元素含有ガスを反
応室内部に導入し、気相成長法により前記シリコン層の
上に第III・Ｖ族化合物を生成する （Ｂ）前記基板を550〜750℃の温度範囲内に設定すると
共に第III族元素含有ガス及び第Ｖ族元素含有ガスを反
応室内部に導入し、気相成長法により第III・Ｖ族化合
物を生成する
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333554A JP2704224B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体素子及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333554A JP2704224B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体素子及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01173709A JPH01173709A (ja) | 1989-07-10 |
| JP2704224B2 true JP2704224B2 (ja) | 1998-01-26 |
Family
ID=18267339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62333554A Expired - Fee Related JP2704224B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体素子及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704224B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088214B2 (ja) * | 1990-01-19 | 1996-01-29 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5032901B2 (ja) * | 1972-04-28 | 1975-10-25 | ||
| JPH0686355B2 (ja) * | 1986-02-28 | 1994-11-02 | 京セラ株式会社 | 第▲ｉｉｉ▼・ｖ族化合物半導体の気相成長法 |
-
1987
- 1987-12-28 JP JP62333554A patent/JP2704224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01173709A (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122845A (en) | Substrate for growing gallium nitride compound-semiconductor device and light emitting diode | |
| US4808551A (en) | Method for halide VPE of III-V compound semiconductors | |
| US4908074A (en) | Gallium arsenide on sapphire heterostructure | |
| GB2436398A (en) | Bulk semiconductor substrates | |
| JPH0415200B2 (ja) | ||
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| JPS63188938A (ja) | 窒化ガリウム系化合物半導体の気相成長方法 | |
| KR20070031249A (ko) | 질화갈륨 단결정 후막의 제조방법 | |
| JP2022552024A (ja) | ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法 | |
| EP0460710B1 (en) | Gallium nitride group compound semiconductor and luminous element comprising it and the process of producing the same | |
| WO2002017369A1 (en) | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
| JPS6065798A (ja) | 窒化ガリウム単結晶の成長方法 | |
| Sun et al. | The fabrication of AlN by hydride vapor phase epitaxy | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JP2704224B2 (ja) | 半導体素子及びその製法 | |
| JP2004006568A (ja) | ３−５族化合物半導体の製造方法 | |
| JP2704223B2 (ja) | 半導体素子 | |
| CN115132565A (zh) | 一种高晶体质量AlN薄膜及其制备方法和应用 | |
| JPH10313133A (ja) | Ｉｉｉ族窒化物半導体の形成方法 | |
| JPH0760903B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
| JP2566800B2 (ja) | 発光素子の製法 | |
| JPS61275191A (ja) | ＧａＡｓ薄膜の気相成長法 | |
| JPH02221196A (ja) | ３―ｖ族化合物半導体薄膜の形成方法 | |
| JP2753832B2 (ja) | 第▲ｉｉｉ▼・ｖ族化合物半導体の気相成長法 | |
| JP2668236B2 (ja) | 半導体素子の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |