JP3149457B2 - シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置 - Google Patents

シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置

Info

Publication number
JP3149457B2
JP3149457B2 JP14637891A JP14637891A JP3149457B2 JP 3149457 B2 JP3149457 B2 JP 3149457B2 JP 14637891 A JP14637891 A JP 14637891A JP 14637891 A JP14637891 A JP 14637891A JP 3149457 B2 JP3149457 B2 JP 3149457B2
Authority
JP
Japan
Prior art keywords
silicon
film
oxygen
silicon germanium
germanium film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14637891A
Other languages
English (en)
Other versions
JPH04369829A (ja
Inventor
浩志 高野
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14637891A priority Critical patent/JP3149457B2/ja
Publication of JPH04369829A publication Critical patent/JPH04369829A/ja
Application granted granted Critical
Publication of JP3149457B2 publication Critical patent/JP3149457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シリコンゲルマニウム
膜,シリコンゲルマニウム膜の製造方法及びシリコンゲ
ルマニウム膜を用いて製造した半導体装置に関し、特に
酸素ドーピングにより臨界膜厚を厚くしたシリコンゲル
マニウム膜,シリコンゲルマニウム膜の製造方法及びシ
リコンゲルマニウム膜を用いて製造した半導体装置に関
する。
【0002】
【従来の技術】現在、バイポーラトランジスタなどのシ
リコン高周波デバイスはコストの低さや高い歩留りのた
めに市場が広まりつつある。また、高周波特性の向上を
狙ってヘテロ接合を利用したシリコン/シリコンゲルマ
ニウムヘテロバイポーラトランジスタも試作されてい
る。特にSi−MBE(Molecular Beam
Epitaxy)技術は急峻かつ自在なプロファイルが
得られるために利用され始めている。従来、Si−MB
E装置を用いてP型シリコンエピタキシャル層を形成す
る場合、固体シリコンソースにエレクトロンビームを照
射して溶融し、分子線としてウェハー上に蒸着させると
ともに、PBN製のるつぼを内部に有するクヌーセン
(Knudsen)セル(以後、K−セルと略す)中に
P型不純物源を入れてヒーターで加熱溶融してウェハー
上に蒸着させる方法が一般的に用いられている。ヘテロ
バイポーラトランジスタにおいてベース層として用いら
れるP型シリコンゲルマニウム混晶膜に関しても、K−
セル中のゲルマニウムを固体シリコンソース及びP型不
純物と同時に加熱溶融してウェハー上に蒸着させること
により形成できる。
【0003】しかし、シリコンとゲルマニウムの格子定
数の違いが4%ありシリコンゲルマニウム膜形成におい
てシリコン/シリコンゲルマニウム界面で格子不整合に
よるストレスがかかるために、シリコンゲルマニウムを
ミスフィット転位なしに成長できる臨界膜厚が存在す
る。そしてこの臨界膜厚以上のシリコンゲルマニウム膜
の成長を行うとシリコン/シリコンゲルマニウム界面に
ミスフィット転位ができてしまうという問題点があっ
た。例えば、シリコンゲルマニウム膜(Si1−XGe
)の混晶比X=0.3のとき臨界膜厚は20nm程度
であり、ヘテロバイポーラトランジスタ(HBT)とし
て使用できないという問題点もあった。
【0004】図5Aは従来のシリコンゲルマニウム(S
1−XGe)膜の形成過程を示したものである。ま
ずシリコン(Si)ウェハー上にSiとゲルマニウム
(Ge)を同時に蒸着させることによりSi1−XGe
膜を形成する。このときSiとGeで格子定数が異な
るために格子不整合が起こり、Si/Si1−XGe
の界面にストレスが生じる。そして臨界膜厚を超えた時
点で図5A下図のようにSi/Si1−XGe界面の
ストレスを緩和させるためにミスフィット転位が発生す
る。このときの膜厚が20nm程度であるためにデバイ
ス応用にはあまり適しているとはいえない。そこで、
界膜厚を出来る限り厚くする必要があった。
【0005】この臨界膜厚を厚くするには、ほう素をイ
オン注入する方法が知られており、大田らは、ほう素が
Si1−XGe膜の格子不整合に影響を与えるために
は少なくとも10 cm 以上のキャリア濃度が必要で
あると述べている。(大田,古川1990秋季応用物理
学会学術講演会予稿集 第1分冊 p240)。また、
平山らは、シリコンゲルマニウム/シリコン界面のスト
レスを解消するためにはゲルマニウム/ほう素の比が4
/1は必要であるとアップライド・フィジックス・レタ
ー第52巻1335頁で報告している(H.Hiray
ama,T.Tatsumi,and N.Aizak
i,Appl.Phys,Lett.52,1335
(1988))。
【0006】
【発明が解決しようとする課題】前述の様にシリコンゲ
ルマニウム膜は、臨界膜厚を出来る限り厚くすることが
望ましいが、従来方法ではほう素を多量に注入しなくて
はならず、P型不純物濃度を調節することが困難だ、と
いう問題点があった。
【0007】
【課題を解決するための手段】本発明によれば、シリコ
ン基板上のシリコンゲルマニウム膜において、ドーピン
グ量が1019cm−3以上1023cm−3以下の酸
素がドーピングされていることを特徴とするシリコンゲ
ルマニウム膜が得られる。
【0008】Si1−XGe膜形成時に図5Bのよう
に酸素ドーピングを同時に行うと、酸素は図5B下図の
ように界面付近に集中し、界面のストレスを局所的に緩
和するために臨界膜厚が増加する。
【0009】図6は酸素ドープSi1−XGe膜の深
さ方向に対する膜中酸素濃度分布について示したもので
ある。この図より確かにSi/Si1−XGe界面付
近に酸素が集中していることが確認された。
【0010】以上述べた理由により、Si1−XGe
膜形成時に酸素ドーピングを同時に行うことにより臨界
膜厚を増加させることができた。
【0011】シリコンゲルマニウム膜に酸素を注入して
いくと、シリコンとゲルマニウムの混晶比に関係なく酸
素濃度が1019cm−3似下のときには臨界膜厚の変
化はほとんど見られないが、1019cm−3以上にな
ると急激に増加する。また、酸素濃度が10 cm 以
上になると、シリコンゲルマニウム膜に欠陥が多数発生
する。したがって、酸素のドーピング量は1019〜1
23cm−3であることが望ましい。
【0012】また、本発明の製造方法によれば、真空中
でシリコン基板を470℃以上700℃以下に保ち、
長室内の酸素ガスの分圧が10 −7 Torr以上10
−3 Torr以下であり、シリコン基板上にシリコン分
子線とゲルマニウム分子線と酸素分子線を同時に蒸着さ
せる工程を含むシリコンゲルマニウム膜が得られる。
【0013】シリコン基板に酸素をドーピングするに
は、シリコン基板の温度を比較的低温に保たなければな
らない。なぜなら、シリコン基板が700℃以上になる
と、酸素の離脱が起こり、酸素がドーピングされなくな
るからである。したがって、エピタキシャル成長の可能
な最低温度である470℃以上700℃以下にシリコン
基板を設定することが望ましい。この時、酸素のドーピ
ング量が1019〜1023cm−3とするためには、
成長室内の酸素ガスの分圧を10−7Torr以上10
−3Torr以下に設定すると良い。
【0014】更に本発明によれば、真空中でシリコン基
板を470℃以上700℃以下に保ち、シリコン基板上
にシリコン分子線,ゲルマニウム分子線と同時に蒸着さ
せる分子としては三酸化ほう素、メタほう酸等を同時に
蒸着させてもミスフィット転位の少いシリコンゲルマニ
ウム膜を厚く形成できる。
【0015】シリコン基板上にシリコン分子線,ゲルマ
ニウム分子線及び三酸化ほう素を同時に蒸着させた場
合、シリコン基板の温度が高いと、三酸化ほう素中の酸
素が離脱して、ほう素だけがドーピングされたシリコン
ゲルマニウム膜が形成される。しかし、この時、シリコ
ン基板温度を470℃〜700℃に保てば、ほう素と酸
素が同時にドーピングされ、臨界膜厚をほう素だけがド
ーピングされたものよりも厚くすることが可能となっ
た。三酸化ほう素の代わりにメタほう酸を用いても同様
である。
【0016】更に、前述のシリコンゲルマニウム膜を用
いた半導体装置は、コスト,保留り,高周波特性等の向
上が可能となる。
【0017】
【実施例】以下に図面を参照して本発明をより具体的に
説明する。
【0018】図1はSi1−XGe膜の臨界膜厚の酸
素濃度依存性について示したものである。このときのS
1−XGe膜成長条件は成長温度650℃,混晶比
X=0.2である。また、Si1−XGe膜中に酸素
を含ませるために成長室中に酸素ガスを導入している。
図において、酸素濃度が1019cm−3以下のときに
は臨界膜厚の変化はほとんど見られない。これに対し酸
素濃度が1019cm−3以上になると臨界膜厚が急激
に増加していることがわかる。このように酸素が高濃度
にドーピングされたSi0.8含Ge0.2膜の臨界膜
厚は、従来のSi0.8Ge0.2膜に比較して増加し
た。なお、ここでは混晶比を0.2としたが、混晶比を
変化させた場合にも同様な結果が得られている。また、
酸素濃度1023cm−3以上になると欠陥が多数発生
する。従って、酸素のドーピング量は1019〜10
23cm−3適当である。
【0019】図2はSi1−XGe膜中の酸素濃度及
び臨界膜厚の酸素分圧依存性について示したものであ
る。このときのSi1−XGe膜成長条件は成長温度
650℃、混晶比=0.2、Geセル温度は1250℃
とした。また酸素は成長室内に流す酸素ガスの分圧を変
化させることにより供給量を変化させている。この図よ
り、酸素濃度が1019cm−3(酸素分圧が10−7
Torr)以下の場合には臨界膜厚にあまり変化は見ら
れない。これに対して酸素濃度が1019cm−3(酸
素分圧が10−7Torr)以上になると臨界膜厚が急
激に増加している。このようにSi0.8Ge0.2
形成時に成長室内の酸素ガスを分圧にして10−7To
rr以上流すことにより酸素ドープSi0.8Ge
0.2膜を形成することができる。なお、ここでは混晶
比を0.2としたが、混晶比を変化させた場合にも同様
な結果が得られている。
【0020】以上述べたように、成長室内の酸素ガス
圧をコントロールすることによってSi1−XGe
中の酸素濃度を制御良く、コントロールでき、Si
1−XGe膜の臨界膜厚を増大できる。
【0021】次に、三酸化ほう素ドーピング実施例
について述べる。
【0022】図3Aは三酸化ほう素のセル温度に対する
Si1−XGe膜中の酸素濃度及びほう素濃度を示し
たものである。また図3Bは三酸化ほう素のセル温度に
対する臨界膜厚変化を示したものである。なお、このと
きのSi1−XGe膜成長条件は成長温度650℃、
混晶比X=0.2、Geセル温度は1250℃一定と
し、三酸化ほう素のセル温度を変化させた。図3Aから
三酸化ほう素を用いることによりほう素がドーピングで
きるとともに、酸素ドープSi0.8Ge0.2膜が形
成できることがわかる。また、図3A,Bより、ほう素
キャリア濃度が4×1018cm までは、臨界膜厚の
伸びはわずかであるのに対し、それ以上のキャリア濃度
では臨界膜厚が急激に増加していることから、三酸化ほ
う素がSi0.8Ge0.2膜に与える影響はほう素濃
度が4×10 cm 以上から顕著に現れることがわか
った。これは、Si 1−X /Ge 混晶比を変化させて
も同様であった。また、このときの基板温度は700℃
以下が望ましい。700℃以上になると基板から酸素の
離脱が起こり、酸素がドーピングされなくなった。
【0023】つぎにメタほう酸をP型不純物源に用いた
実施例について述べる。
【0024】図4Aはメタほう酸のセル温度に対するS
1−XGe式膜中の酸素濃度及びほう素濃度を示し
たものである。また図4Bはメタほう酸のセル温度に対
する臨界膜厚変化を示したものである。なお、このとき
のSi1−XGe膜成長条件は成長温度650℃、混
晶比X=0.2、Geセル温度は1250℃一定とし、
メタほう酸のセル温度を変化させた。図4Aからメタほ
う酸を用いることによりほう素をドーピングできるとと
もに酸素ドープSi0.8Ge0.2膜が形成できるこ
とがわかる。また、図4A,Bより、ほう素キャリア濃
度が4×1018cm−3までは、臨界膜厚の伸びはわ
ずかであるのに対し、それ以上のキャリア濃度では臨界
膜厚が急激に増加していることから、メタほう酸がSi
0.8Ge0.2膜に与える影響は4×1018cm
−3以上から顕著に現れることがわかった。このときの
基板温度は700℃以下が望ましい。700℃以上にな
ると基板から酸素の離脱が起こり、酸素がドーピングさ
れなくなった。なお、ここでは混晶比を0.2とした
が、混晶比を変化させた場合にも同様な結果が得られ
た。
【0025】
【発明の効果】以上詳しく説明したように本発明によれ
ば、シリコンゲルマニウム混晶膜に酸素ドープをするこ
とにより臨界膜厚を増加させるという効果を有する。
【0026】また、Si1−XGe膜中に成長室内を
酸素雰囲気にするか、もしくはメタほう酸、三酸化ほう
素を不純物源として用い、基板温度を470℃〜700
℃に保つ方法により酸素ドープSi1−XGe膜を形
成できるという効果を有する。その結果、ゲルマニウム
/ほう素の比がおよそ800/1であるにもかかわら
ず、臨界膜厚を増加させることができた。
【図面の簡単な説明】
【図1】Si1-x Gex 膜の臨界膜厚の酸素濃度依存性
について示す図である。
【図2】Si1-x Gex 膜中の酸素濃度及び臨界膜厚の
酸素分圧依存性について示す図である。
【図3】図3Aは三酸化ほう素のセル温度に対するSi
1-x Gex 膜中の酸素濃度及びほう素濃度を示す図であ
り、図3Bは三酸化ほう素のセル温度に対する臨界膜厚
変化を示す図である。
【図4】図4Aはメタほう酸のセル温度に対するSi
1-x Gex 膜中の酸素濃度及びメタほう酸濃度を示す図
であり、図3Bはメタほう酸のセル温度に対する臨界膜
厚変化を示す図である。
【図5】図5Aは、従来のSi1-x Gex 膜の形成過程
を示す図であり、図5BはSi1-x Gex 膜形成時に酸
素ドーピングを同時に行う際の形成過程を示す図であ
る。
【図6】図6は酸素ドープSi1-x Ge膜の深さ方向に
対する膜中酸素濃度分布について示す図である。
【符号の説明】
1 Siウェハー 2 SiGe膜 3 ミスフィット転位 4 酸素
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 H01L 21/203

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン基板上のシリコンゲルマニウム膜
    において、ドーピング量が1019cm−3以上102
    3cm−3以下の酸素がドーピングされていることを特
    徴とするシリコンゲルマニウム膜。
  2. 【請求項2】真空中でシリコン基板を470℃以上70
    0℃以下に保ち、成長室内の酸素ガスの分圧が10−7
    Torr以上10−3Torr以下であり、前記シリコ
    ン基板上にシリコン分子線とゲルマニウム分子線を同時
    に蒸着させる工程を含み、酸素がドーピングされている
    ことを特徴とするシリコンゲルマニウム膜の製造方法。
  3. 【請求項3】真空中でシリコン基板を470℃以上70
    0℃以下に保ち、前記シリコン基板上に、シリコン分子
    線、ゲルマニウム分子線及び三酸化ほう素を同時に蒸着
    させることを特徴とするシリコンゲルマニウム膜の製造
    方法。
  4. 【請求項4】真空中でシリコン基板を470℃以上70
    0℃以下に保ち、前記シリコン基板上に、シリコン分子
    線、ゲルマニウム分子線及びメタほう酸を同時に蒸着さ
    せることを特徴とするシリコンゲルマニウム膜の製造方
    法。
  5. 【請求項5】請求項1記載のシリコンゲルマニウム膜を
    用いて製造した半導体装置。
JP14637891A 1991-06-19 1991-06-19 シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置 Expired - Fee Related JP3149457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14637891A JP3149457B2 (ja) 1991-06-19 1991-06-19 シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14637891A JP3149457B2 (ja) 1991-06-19 1991-06-19 シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置

Publications (2)

Publication Number Publication Date
JPH04369829A JPH04369829A (ja) 1992-12-22
JP3149457B2 true JP3149457B2 (ja) 2001-03-26

Family

ID=15406360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14637891A Expired - Fee Related JP3149457B2 (ja) 1991-06-19 1991-06-19 シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置

Country Status (1)

Country Link
JP (1) JP3149457B2 (ja)

Also Published As

Publication number Publication date
JPH04369829A (ja) 1992-12-22

Similar Documents

Publication Publication Date Title
JP2569058B2 (ja) 半導体装置
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
JPH0744189B2 (ja) インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ
JPH0666274B2 (ja) ▲iii▼−v族化合物半導体の形成方法
US20040077166A1 (en) Semiconductor crystal growing method and semiconductor light-emitting device
EP0253611A2 (en) Method of epitaxially growing gallium arsenide on silicon
EP0334682B1 (en) Method for forming P-type germanium layer on a gallium arsenide body
Takenaka et al. Diffusion layers formed in Si substrates during the epitaxial growth of BP and application to devices
EP0903429B1 (en) Process for producing heavily doped silicon
JP3149457B2 (ja) シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JPH0729825A (ja) 半導体基板とその製造方法
JPH02260628A (ja) 半導体デバイスの製造方法
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
JP2848404B2 (ja) ▲iii▼―▲v▼族化合物半導体層の形成方法
JPH02253622A (ja) 炭化珪素半導体装置の製造方法
KR100347519B1 (ko) 반도체박막을 저온성장하는 방법
JP2555885B2 (ja) ゲルマニウム・砒化ガリウム接合の製造方法
JP2705374B2 (ja) Iii−v化合物半導体上のiv族元素半導体形成方法
JPH0582443A (ja) シリコンゲルマニウム膜の製造方法
JPS63158836A (ja) 半導体素子の製造方法
JP2853524B2 (ja) 選択歪領域の形成方法
JP2920923B2 (ja) 半導体装置の製造方法
JPH08102532A (ja) イオン注入基板の製造方法
JP2000091261A (ja) 半導体結晶の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001219

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees