JPH02260628A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH02260628A
JPH02260628A JP2006039A JP603990A JPH02260628A JP H02260628 A JPH02260628 A JP H02260628A JP 2006039 A JP2006039 A JP 2006039A JP 603990 A JP603990 A JP 603990A JP H02260628 A JPH02260628 A JP H02260628A
Authority
JP
Japan
Prior art keywords
layer
iii
substrate
hole concentration
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006039A
Other languages
English (en)
Inventor
Robert A Hamm
ロバート　アラン　ハム
Roger J Malik
ロジャー　ジョン　マリック
Morton B Panish
モートン　ビー．パニッシュ
John F Walker
ジョン　フレミング　ウォーカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02260628A publication Critical patent/JPH02260628A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/002—Amphoteric doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/915—Amphoteric doping

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体デバイスの製造方法に関する。
更に詳細には、本発明はｐ形■−■半導体層を形成する
ための蒸着方法（例えば、ＭＢＥタイプの方法）に関す
る。
［従来の技術］ 半導体層（例えば、ＩｎＰ、ＩｎＡｓ。
ＧａＡｓ、ＡＪ！ＧａＡｓｔ　　ＩｎＧａＡｓｔＧａＩ
ｎＡｓＰおよびＩｎＧａＡｌＡｓ層のような化合物半導
体層）の製造方法は基板を真空チャンバー中で周知の適
当な分子フラックスに暴露することからなる。これらの
方法は−・殻内に、分子線結晶成長（ＭＢＥ）法と呼ば
れている。このＭＢＥ法は例えば、チを−らの「プログ
レス　インソリッドステートケミストリー」、第１０巻
、１５７〜１９１頁（１９７５年）に開示されている。
基本的なＭＢＥ法の様々な変法が知られている。
例えば、米国特許第４３３０３８０号明細書およびイー
ｅボイホッフ（Ｅ、Ｖｅｕｈｏｆｆ）らの「ジャーナル
　オブ　クリスタル　グロース（Ｊｏｕｒｎａｌ　ｏｆ
　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ）　Ｊ　＋第５５巻、
３０〜３４頁に開示されている。ここで特に有望な変法
は、有機金属ＭＢＥ　（ＭＯＭＢＥ）およびガス源ＭＢ
Ｅ（別名、水素化物源ＭＢＥ）である。化合物半導体層
はまた、基板を先駆体分子を含む雰囲気に接触させるこ
とからなる方法によっても製造できる。この方法は例え
ば、有機金属化学気相成長法（ＭＯＣＶＤ）などである
。これらの方法を、ＭＢＥ法も含めて、−括して分子成
長法と呼ぶ。
ＭＢＥ法により形成された材料の品質は往々にして、基
板温度Ｔｇを少なくとも上限温度（−殻内に、材料に応
じて変化する）付近以下まで上昇させることにより改善
される傾向があるので、ＭＢＥ法で蒸着中は基板を高温
に維持しながら行うのが一般的である。このことは、例
えば、エッチ・シー・カセー（Ｈ，Ｃ，Ｃａ５ｅｙ）ら
により「量子エレクトロニクス（ＥＥＥジャーナルＪ、
ＱＥＩＩ、４６７頁（１９７５年）に開示されζいる。
また、■−■またはその他の化合物半導体材料は一般的
に、真空中で加熱された場合、構成成分の熱依存性減少
を受けることも周知である。所定の成分の減少速度の温
度に対する依存性は一般的に、指数関数的である。従っ
て、異なる成分の減少速度は一般的に、相違する。その
他の分子成長法でも、基板は高温度に維持される。
ＭＢＥ蒸着方法は不純物非添加化合物半導体材料ばかり
でなく不純物添加化合物半導体材料の製造にも使用でき
る。不純物添加材料は例えば、化合物半導体の成分の他
に一種類以上のドーパント種を含む分子フラックスに基
板を暴露することにより製造される。−殻内に、デバイ
ス用■−■半導体材料で達成可能な最大有効キャリア濃
度は、蒸着温度におけるドーパント種の■−■−■への
溶解度限界により決定されるものと思われる。
膜内に、溶解度は温度の上昇につれて太き（なるので、
このことは、可能な最大有効キャリア濃度は不純物添加
■−ｖ材料の蒸着中の基板温度の上昇につれて増大する
ことを意味する。
最近％Ｓ１でドーピングされたＩｒ１ＧａＡｓにおける
達成可能な最大電子濃度は基板温度の低下につれて増大
することが報告された。ティー［相］フジイ（Ｔ、Ｆｕ
ｊｉｉ）らの、「エレクトロニクス　レタース」、第２
２（４）巻、１９１頁（１９８８年）参！！８ｕ例えば
、３７０℃と４２０℃の基板温度における最大電子濃度
はそれぞれ８．ｌＸ１０／？および５．０ＸＬＯ”ｃｓ
ｉ−Ｊであった。基板温度が５００°Ｃ（これは常用の
成長温度である）で得られた、従来の報告による最大値
は１．５ＸｌＯ１？ｃｍ−３であった＠ ＳｉはＩＩＩ−Ｖ半導体材料の重要なｎ形ドーパントで
ある。周知なように、これはこれらの材料における両性
ドーパントである。すなわち、Ｓｉは両方の格子位置に
配置する。一つは周期律表第■族の元素または８素類に
より通常占められる位置であり、他方は周期律表第■族
の元素または元素類により通常占められる位置である。
Ｓｉはｍ−■半導体材料における電子供与体なので、Ｓ
ｉは前者の格子位置に優先的に配置する。そして、有効
電子濃度は２箇所のＳｉ占有度の差により決定される。
このことは前記のフジイらの論文の第２図で実証されて
いる。第２図は約１０２ヲｃｒａ−ａ以上の濃度の場合
、ＳｉがドープされたＩ　ｎＧａＡｓにおける有効電子
濃度の間数として電子移動度の直線的減少よりも遥かに
速いことを示している。このことは、Ｓｉ総濃度が有効
電子濃度よりも速（増大することを意味する。
■−■材料材料層期律表第■族のｐ形ドーパントは一般
的に両性ではない。従って、このドーパントは両性ドー
パントと異なり、ホスト格子と相互作用するものと想像
できる。しかし、高度にドープされたｐ形デバイス用■
−■半導体材料の生成能力が強く望まれる。例えば、最
近、このような材料における非弾性的散乱速度は以前に
考えられていたものよりも遥かに低いことが発見された
。
これにより優れたホットエレクトロントランジスタを製
造し得る。例えば、１９８８年９月７日に出願された米
国特許出願第２４１２７９号（発明の名称：ホットエレ
クトロンバイポーラトランジスタ）および１９８８年９
月２８日に出願された米国特許出願第２５０７９０号（
発明の名称：バイポーラホットエレクトロントランジス
タ）明細書には特に薄いｐ十ベース層（ｎ＝５Ｘ１０”
ｃｍ−３）を有する極めて速いトランジスタが開示され
ている。
［発明が解決しようとする課題］ 従来生成されていたものよりも高い有効正孔濃度を有す
るデバイス用ｍ−ｖ’ｔｑ導体材料を形成できるならば
、ＩＩＩ−Ｖ）ランジスタの作業速度（および多分その
他の特性も）を改善できるので、このような材料の利用
可能な製造方法の開発が強く求められている。
この明細書の全体を通して、当業者に慣用な表現になる
ような形で幾つかの三元および四元■−■−■を呼ぶ。
例えば、Ｉ　ｎｘ　Ｇａ７−ｘ　Ａｓの組成の材料は全
て、Ｘの値に拘らずＩ　ｎＧａＡｓ（インジウム・ガリ
ウム・ヒ素と読む）と呼ぶ。
従って、下付数字が無いことは、各成分元素が１モル単
位で存在することを意味するものではない。
［課題を解決するための手段］ 第１の中結晶半導体領域と、該第１の領域に接触し、エ
ピタキシャル成長する■−■−■体材料の単結晶層から
なる半導体デバイスの製造方法を提供する。以下、ｍ−
ｖ半導体材料の単結晶層は“ＩＩＩ−Ｖ層”と呼ぶ。こ
の用語は前記デバイスが■−■−■からなる一層のみか
らなることを意味するものではない。本発明では、ｍ−
ｖ材料からなる、例えば、ｍ−ｖ単結晶基板上に形成さ
れた複数のエピタキシャル円を有するデバイス構造体を
特に企図している。
本発明によるデバイスでは、ｍ−ｖ層は、層の少なくと
も一部分に導電性を付す、するドーパント種を含有する
。このようなデバイスを製造するための本発明の方法は
、第１の半導体領域を形成し、この領域上にｍ−ｖ層を
形成し、そして、当業者に公知の方法により半導体デバ
イスの製造を完ｒさせることからなる。第１の半導体領
域は主に、全部または部分的な半導体ウェハ（例えば、
■ｎＰウェハ）であることもできるが、・般的には、適
当な基板ウェハ上または中間層上にエビタギシャル成長
した■−ｖ半導体材料の層である。何れの場合にも、第
１の半導体領域は当業者に公知の方法により製造できる
。
少なくとも、ｍ−ｖ層は分子成長法、好ましくは、第１
の半導体領域を分子フラックス（場合により、一種類以
上の原子種も含有する）に暴露することからなる方法に
より製造される。この分子フラックスは、周期律表の第
■族（例えば、Ａｊ。
Ｉｎ１０ａ）から選択される少なくとも一つの原子、周
期律表の第Ｖ族（例えば、ＰｓＡｓ％Ｓｂ）から選択さ
れる少なくとも−・つの原子およびドーパン）Ｆｌｉ（
Ｂｅのような周期律表第■族の原子）からなる。重要な
ことは、ドーパント種が非両性であることである。すな
わち、このドーパント種は、■−■層材料の存在しつる
２個の格子部位のうちの一つ、−殻内には、第■族の原
子または原子類に付随する部位に強い優先性を示す。Ｂ
ｅおよびＺｎは本発明を実際に具体化するのに使用でき
る非両性ｐ形ドーパントの具体例である。
■−■層材料（および蒸着方法）に付随する温度Ｔｖは
、ｍ−ｖ材料の構成成分のうちの一つの■−■層材料か
らの減少速度が蒸着処理中にｍ−７層の表面に成分が到
達する速度の１％となる温度である。この場合、ｍ−ｖ
層材料のその他の全ての構成成分の減少速度は各成分の
到達速度の１％未填である。Ｔｖは必ずしも有用な従来
の製品を蒸着できる最亮温度である必要はないが、減少
速度が温度の関数として指数関数的に変化するので、Ｔ
ｖよりも高い基板温度における蒸着では厳密なフラック
ス調整が必要である。従って、このような温度は従来技
術では一般的に使用されず、特に、成長届と下部の半導
体材料との間の格了均合を得るために組成が絶対要件と
なる■−■層には使用されていない。ＩｎＧａＡｓがこ
のような層材料である。■−ｖ層の形成中に基板（従っ
て、第１の半導体領域）が維持される温度を基板温度Ｔ
ｇと呼ぶ。所望により、Ｔｇは■−■層の蒸着に必要な
時間の全体を通して一定でなくてもよい。
■−■層材料は、Ｔ　ｇ　＝　Ｔ　Ｖのときに得ること
ができる最大有効正孔濃度ＮＯ（例えば、標準的な正孔
効果測定法により測定できる）も有する。
ここでは、デバイス用途に有用な品質の単結晶材料につ
いてだけ説明する。従って、ＮｏはＴｇ＝Ｔマの基板温
度で蒸着された適切なデバイス用■−■層における最大
有効正孔濃度である。当業者に公知なように、−殻内に
、ＮＯは■−■層材料におけるドーパント種のＴｖにお
ける溶解度限界付近の値（しかし、−殻内に、この値未
満）である。溶解度限界は一般的に、温度依存性である
ことも公知である。例えば、温度の低下につれて低下す
ることが知られている。
従来技術に基づく予想に反して、基板温度をＴｖよりも
かなり低い温度にすると、かなり高いＮＯ値（少なくと
も約２ＮＯ１例えば、≧ｌＸｌ０２０ｃｓ−Ｊ）の、■
−■層材料における有効正孔濃度を得ることができるこ
とが発見された。本発明はこのようなＴｇの選択からな
る。この基板温度選択により、ｍ−ｖ材料中にドーパン
ト種のＴｇにおける平衡溶解度限界よりも遥かに高いと
思われるドーパント濃度が得られる。その一方で、同時
に、材料の結晶品質は殆ど損なわれない。従って、得ら
れた高ｐ形ｍ−ｖａはデバイス用材料として十分な結晶
品質を有する。このような高度にドープされた層はデバ
イスにとってかなり有望なものである。例えば、超高速
ＩｎＰ系バイポーラトランジスタにおけるベース層とし
て有望である。更に、Ｔｖよりもかなり低い（従って、
従来技術の処理方法よりもかなり低い）Ｔｇを使用する
ことにより、ドーピングレベルの急激な変化を達成でき
ることも発見された。例えば、５００℃のＴｇでＭＢＥ
法により成長され、有効正孔濃度が約３Ｘ１０２０ｃ＋
＊−ＪであるＢｅがドープされたＧａＡｓでは、１０ｎ
Ｉ１１よりも遥かに短い間隔でＢｅ７５度の著しい変化
を示すドーピングプロファイルを形成できた。急激なド
ーピングプロファイルは少なくとも幾つかの電子デバイ
ス（例えば、幾つかの高速バイポーラトランジスタ）に
とって望ましいものである。従って、このような急激な
プロファイルを形成する能力は本発明の方法の重要な利
点である。
適当なＴｇは特に成長されるＩＩＩ−Ｖ材料に応じて変
化する。例えば、正孔濃度が等しい場合、般的に、Ｇａ
ＡｓのＴｇはＩｎＧａＡｓのＴｇよりもかなり高い。
本発明の方法を実施するのにＭＢＥ法が現時点では好ま
しいが、本発明は必ずしもＭＢＥ法の使用に限定されな
い。特に、ＭＯＣＶＤ法が本発明の実施に必要な低温度
で操作可能になるように開発されれば、その時には、Ｍ
ＯＣＶＤ法も都合よく使用される。
［実施例］ 以下、図面を参照しながら本発明を更に詳細に説明する
。・ 本発明は殆ど全ての■−■半導体材料について実施でき
るものと思われるが、下記の説明では一般的に、ＧａＩ
ｎＡｓについて述べ、ＧａＡｓは必要に応じて３゛及す
る。従って、本発明を特定の材料に限定する意図は全く
ない。
第１図は、パラメータ１０ｑ／ＴＢｅの関数として、Ｂ
ｅがドープされたＧａＩｎＡｓの有効正孔濃度に関する
データを示す。ここで、’ｌ”ＢｅはＢｅ噴散セルの絶
対温度である。従って、このパラメータは成長面に到達
するドーパント原子のフラックスに逆比例する。５０２
℃〜３６６℃の範囲内の７種類の基板温度に関するデー
タについて符号が付られている。基板はＩｎＰ慴結品ウ
ェハであった。
ＴＢｅが比較的小さな値である場合（比較的小さなりｅ
フラックスに対応する）、全ての基板温度における結果
は統一曲線、すなわち、直線１０の上に乗る傾向がある
。所定の基板温度に関連して、ＴＢｅの値は、有効正孔
濃度が直線１０にもはや乗らず、その代わりに、’ｌ”
Ｂｅの増大につれて低下するような値になる。このよう
なＴＢｅの値は、第２図に示されるように、基板温度の
逆関数である。
第１図における曲線１１〜１６はそれぞれ、基板温度が
５０２，４７５，４４８，４３４，４１１゜３８９およ
び３６６°Ｃの場合のものである。
第１図に示された結果を説明すれば、統・曲線１０上に
乗る有効正孔濃度の値の場合、特にｍ−■材料中に取入
れられた各アクセプタ原子が有効正孔濃度まで正孔に寄
与し、そして、曲線ｌＯに乗らない値の場合、一部のア
クセプタ原子が正孔に寄与することを示す。後者の場合
、微視的な沈殿物の形成を示すものと思われる。当業者
に認識されるように、一般的に曲線ＩＯ上に乗るドーピ
ング材料だけがデバイス用として使用可能である。
従来のＢｅでドーピングされたＧａ　Ｉ　ｎＡｓの蒸着
は一般的に約５００°Ｃの基板で行われていた。
この基板温度はこの材料のＴＶに概ね対応いている。第
１図に示された特性曲線から明らかなように、従来の条
件における達成可能な最大有効正孔濃度は約６Ｘ１０”
ｃｍ−Ｊである。
第２図はＴｇの関数として、ＢｅでドーピングされたＧ
ａＩｒｘＡｓの最大有効正孔濃度を示す。
図ボされているように、約５００℃の従来の値から３６
６°ＣにまでＴｇが低下すると、達成可能な最大汀効正
孔濃度が約１０倍も増大する。
第３図は有効正孔濃度の関数として、Ｂｅでドーピング
されたＧａＩｎＡｓにおいて観察された正孔移動度を示
す。当業者に認識されるよう、に、図示された結果は、
適切なＴｇにおける溶解度限界を超えるアクセプタ濃度
が本発明の方法により得られることを示唆している。
本発明の方法による物理的現象は未だに完全に理解され
ていない。しかし、本発明により■−■層を形成する時
、材料のうちの第■族および第■族の成分が表面上を比
較的に移動可能であり、その結果、デバイス用の品質を
ａするす１．結晶材料を生成できるものと思われる。一
方、非両性ドーパント原子は表面上を比較的移動しに（
いものと思われる。ドーパント原子の到達部位がバラバ
ラに分布されているので、比較的少数のドーパント原子
が、多くの利用可能な置換性部位を発見し、その部位に
結合する前に、表面上で別のドーパント原子と遭遇し、
その結果、ドーパント原子の微小沈殿物は殆ど形成され
ない。温度が低下するにつれて、ドーパント原子の表面
移動度も低下する。
置換性部位における原子の残留「ｊｆ能性は高められる
が、別のドーパント原子との遭遇可能性は低下する。こ
れにより、ｍ−ｖ材料中のドーパント種の従来の平衡溶
解度限界を大幅に超える置換性部位におけるドーパント
原子の濃度と、微小沈殿物中に取入れられるドーパント
原子の著しく低い濃度が生じる。（所定のＴｇにおける
）有効正孔濃度の上限は、微小沈殿物のサイズまたは数
が臨界値を超え、結晶が弛緩を起こし、そして、微小沈
殿物に付随して転位を生じるときに発生するものと思わ
れる。このような転位は後続のドーパント沈殿用の部位
になるものと思われる。前記の理論的説明は本発明の方
法の理解を助けるためにだけなされたものであり、本発
明をいかなる形にでも限定する意味のものではない。こ
の理論的考察が正しければ、第１図〜第３図の曲線は、
エピタキシャル層の成長速度に幾らか依存性があるもの
と想像できる。
本発明の方法は様々な常用工程も含む。例えば、ｇ度に
ｐ形ドーピングされたｍ−ｖＰｊと、および、■−■層
と第１の半導体領域との間に電流を流すことのできる本
発明の多層半導体デバイスのその他の領域のうちの少な
くとも一つと電気的接続を為さしめるための手段を配設
する工程を含む。本発明のデバイスの製造は一般的に、
半導体層のエピタキシャル成長用の基板として使用され
る適当な半導体ウェハの製造、半導体層のエピタキシャ
ル成長、メタライズ層の蒸着、様々な層のパターン付け
（例えば、リソグラフ法およびエツチング法による）、
様々なメタライズ領域の接続、および、デバイスの封止
のような周知の技術を含む。
本発明の方法は様々な半導体デバイスの製造に都合よく
使用できる。デバイスは分離することもできるが、大抵
は、集積回路の一部となる。例えば、本発明の方法は高
速バイポーラトランジスタの製造に使用される。本発明
によるデバイスは一般的に、第１の単結晶半導体領域と
、該領域上の■−■材料の単結晶層を含む多数の領域か
らなる。
■−■材料の単結晶層は非円性ｐ形ドーパントで高度に
ドーピングされている。ｍ−ｖｓの少なくとも　・部分
における有効正孔濃度は５ＸＩＯ／？または１×１０２
０ｃｍ−ａ以上である。このデバイスは更に、ｍ−ｖ層
と、および多数の領域のうちの少なくとも一つの他の領
域と電気的に接続するための手段を有し、これにより電
流が半導体領域と■−ｖ層との間を流れることができる
。
現時点で好ましい実施例における本発明のデバイスは、
■−■層がＧａＩｎＡｓであり、ドーパント原子がＢｅ
であるＩｎＰ系バイポーラトランジスタである。■−■
層はトランジスタのベースであり、第１の１へ導体領域
はコレクタの一部であり、ｍ−ｖ層上部の領域はエミッ
ターの一部であ・る。
第４図は本発明によるバイポーラトランジスタの一例の
模式的断面図である。このトランジスタは前記の米国特
許出願第２５０７９０号明細書に開示されたトランジス
タと似ているが、少なくとも、ベース層８７における有
効正孔濃度の点で本発明のバイポーラトランジスタと異
なる。第４図において、符号８０は１（板（例えば、Ｉ
ｎＰウェハ、）を示し、８１はフレフタ接触層（例えば
、厚さ２５０ｎｍのｎ”Ｇａ１ｎＡｓ）を示し、８２゜
８３．８４および８５はエツチング停止層（例えば、そ
れぞれ、厚さ５０ｎｍのＩ　ｎ　Ｐ　ｓ　５０　ｎｍの
Ｇａ　Ｉ　ｎＡｓ５　３００ｎｍのＩｎＰｌ　５０ｎｍ
のＧａＩｎＡｓであり、４層は全てｎ＋である）を示す
。
更に、符号８６はコレクタ空乏層（例えば、厚さ３００
ｎ＋ｓのｎ−ＧａＩｎ−Ａｓ）を示す。ベース層（８７
）は例えば、厚さ５０ｎｍのＧａＩｎＡｓ（３５ｎｍが
ｐ＋で、２Ｘ１０２θｃｍ−″３であり、残りの部分は
意図的にドーピングされていない）である。符号８８は
エミッター層（例えば、厚さ３００ｎｍのｎ”ＩｎＰ）
であり、８９はエミッター接触層（例えば、厚さ２００
ｎｍのｎ”ＧａＩｎＡＳ）である。Ｇａ　Ｉ　ｎＡｓと
呼ばれる全ての層の組成は例えばＩ　ｎｏ、５３Ｇａａ
−９７Ａｓである。ｎ形ドーパントは例えば、Ｓｉであ
る。但し、ＩｎＰエミッターおよびエミッター接触層（
Ｓ　ｎ）におけるｎ形ドーパントを除く。ペースドーパ
ントは例えば、Ｂｅである。層９０１．９０２および９
０３は自己整合金属接点であり、エミッターベースおよ
びコレクタをそれぞれ電気的に接続する。
第４図の構造体は、例えば、符号８７のドーピング部分
の蒸着中の基板温度が４２０℃であること、および、Ｂ
ｅ源温度が約９３０℃であること以外は、概ね前記の米
国特許出願第２５０７９０号明細書に開示されたように
して製造できる。
当業者に周知なように、ＭＯＭＢＥ法によりＩ　ｎｘ　
Ｇａｌ　−ｘ　Ａｓのような幾つかのｍ−ｖ材料の成長
においては、得られる材料の組成は成長温度に応じて変
化する。このような場合、しばしば、蒸着処理中にＴｇ
が変化しないようにしたり、温度により影響を受は易い
全ての蒸着を本発明による高正孔濃度の達成に適当な低
成長温度で行うことが好ましい。このような場合、構造
体の一部を比較的低い成長速度で成長させ、高品質の層
を得ることが好ましい。
実１０− 概ね第４図に示されるような構造体において、Ｂｅがド
ープされたＩ　ｎＯ，５ａ　Ｇａａ−Ｑ　７Ａｓベ一ス
層を次の様にして成長させた。予め蒸着された層を有す
るＩｎＰウェハからなる基板をＭＢＥチャンバ内で４５
０℃に維持した。Ｉｎ１ＧａおよびＡｓ２のビームを基
板の上面に衝突させ、フラックスを調整して所望の組成
と１μｍ／ｈｒの成長速度を得た。Ｂｅ源を９１０℃に
維持し、得られたＢｅビームを約１２６秒間、基板上面
に衝突させた。その後、Ｂｅドーピングを止めたが、ベ
ース層の成長は約５４秒間継続させた。
このようにして、序さが約３５ｎｍの意図的にドープさ
れたベース層領域と、厚さが約１５ｎｍの非意図的にド
ープされたベース層領域とを得た。ＩｎおよびＧａビー
ムを止めることによりベース層の成長を停止させＸ　Ａ
　ｓ　２をＰ２に変えることによりＩｎＰエミッター層
の成長を開始させた。Ｓｎのフラックスもエミッター層
の成長中に成長面に衝突させた。得られた構造体はエピ
タキシャルであり、デバイス用としての品質を有してい
た。
尖息叶１ 最後の中間層（これはコレクタの・部である）の成長中
に、温度を５２０″Ｃから約４２０℃に低下させ、この
４２０″Ｃの温度は意図的にドープされたベース層部分
の成長の開始と同時に到達するようにしたこと以外は、
概ね実施例１に述べたようにして概ね第４図に示された
ような別の構造体を成長させた。Ｂｅ源を９３０℃に維
持し、２゜０ＸＩＯ２／７ｃｍ−Ｊの有効正孔濃度を得
た。ベース層の意図的にドープされた厚さ３５ｎｍ部分
の成長を停止させた後、基板温度を再び■−昇させ、Ｉ
ｎＰエミッター層を約４３５〜４５０℃の間で成長させ
た。得られた構造体はエピタキシャルであり、デバイス
用としての品質を有していた。
Ｌ五阻止 標準的な方法によりバイポーラトランジスタを製造でき
るヘテロエピタキシャル構造体を次のようにして成長さ
せた。ＧａＡｓ半絶縁単結晶構造体を約１０−８Ｔｏｒ
ｒの真空中で６３０℃まで加熱し、ｌｌｉ結晶上の生得
酸化物を熱的に除去した。次いで、この基板を６００℃
に維持し、厚さ０．５μｍのＳｉがドープされた（５Ｘ
１０１８ａｍ−３）ＧａＡｓ層をＭＢＥ法により成長さ
せ、続いて、厚さ０．３μｍのＳｉが僅かにドープされ
た（１×１０１）ａｓ−Ｊ）ＧａＡｓ層を成長させた。
これらの２層はそれぞれ、トランジスタ中で副コレクタ
およびコレクタとして使用されるものである。
この成長操作中の全体を通して、成長速度は１゜２μｍ
／ｈｒであった。コレクタの成長の停止３分前に、基板
温度を４７５°Ｃにまで徐々に低下させた。コレクタの
成長停止後に、Ｓｉ源を止め、そしてＢｅ源を開いた。
ドーパント濃度が１×１０２００ｆｆｌ−３になるよう
にＢｅフラックスを調整した。Ｂｅ源を４分間静置し、
厚さ０．０８μｍのデバイスとしての品質を打する極め
て高度にド−プされたＱａＡｓｒを成長させた。この層
はトランジスタでベース層として使用されるものであっ
た。ベース層の成長終了時に、基板温度を６３０℃にま
で急激に上昇させ、Ｂｅ源を止め、Ａヌ源およびＳｉ源
を開いた。フラックスを調整し、Ａλ０．３ＧａＯ，７
Ａｓの組成を有する材料を得た。Ｓｉは５ＸＩＯ”ｃｍ
−Ｊまでドープされていた。５分後、Ａ、Ｉ！フラック
スを止め、Ｇａ１Ａｓ２およびＳｉフラックスを調整し
、ドーパント濃度が５Ｘ１０１８ｃｍ−ＪのＧａＡｓを
得た。
ＡＪＧａＡｓ層の厚さは０．１μｍであり、エミッター
層として使用されるものであった。ＧａＡｓ層の厚さは
０．２μｍであり、エミッター接触層として使用される
ものであった。
［発明の効果］ 以上説明したように、本発明の方法によれば、低基板温
度を使用することにより、ｍ−ｖ層材料中で、著しく高
いイイ効正孔濃度を得ることができる。
【図面の簡単な説明】
第１図は幾つかの基板温度における、Ｂｅがドープされ
たＱａＩ　ｎＡｓの有効正孔濃度対逆関数ドーバンＮ噴
故セル温度のデータの−・例を示す特性図である。 第２図はＢｅがドープされたＧａＩｎＡｓにおける最大
有効正孔濃度のデータの一例を基板温度の関数として示
す特性図である。 第３図はＢｅがドープされたＧａＩｎＡｓにおける移動
度のデータの一例を有効正孔濃度の関数として示す特性
図である。 第４図は本発明によるデバイスの一例のバイポーラトラ
ンジスタの模式的断面図である。 出願人：アメリカン　テレフォン　アンドＦＩＧ、１ ＦＩＧ、　２ ”５ｕｂ（Ｃ” １０’／　Ｔ、、、　（Ｋ”） ＦＩＧ、　３ ８．０ ８．４　　　　　８．８ １０’Ｔ８ｅ（Ｋ−’） ９．２ 育動圧孔唄し支 （ｃｍ”）

Claims (8)

    【特許請求の範囲】
  1. （１）第１の単結晶半導体領域と、該第１の半導体領域
    上にエピタキシャル成長したIII−Ｖ半導体材料の単結
    晶層と、該III−Ｖ材料の層の少なくとも部分にｐ形導
    電性を付与する非両性ドーパント種とからなる半導体デ
    バイスの製造方法であって、該方法は、 （ａ）第１の半導体領域を形成し； （ｂ）所定の成長温度Ｔｇで前記第１の半導体領域を分
    子類および／または原子類のフラックスもしくは先駆体
    分子類を含有する雰囲気と接触させることからなる蒸着
    法によりIII−Ｖ材料の層を形成し、前記フラックスは
    周期律表第III族の少なくとも一つ原子、周期律表第Ｖ
    族の少なくとも一つ原子およびドーパント種を含有し；
    前記III−Ｖ材料および蒸着方法に付随する温度Ｔｖは
    、III−Ｖ材料の構成成分のうちの一つの成分のIII−Ｖ
    材料からの減少速度が蒸着中にIII−Ｖ材料の表面に該
    成分が到達する速度の１％であり、かつ、III−Ｖ材料
    の他の全ての構成成分の減少速度がそれぞれの成分の到
    達速度の１％未満であるような温度であり；前記III−
    Ｖ材料に付随する該材料の最大有効正孔濃度はＴｇ＝Ｔ
    ｖの場合に得られることができ、この正孔濃度はＮ＿０
    と定義され；そして、（ｃ）半導体デバイスの製造を完
    了させる；ことからなり、 前記方法は更に、 （ｄ）Ｔｖよりもかなり低いＴｇを選択し、それにより
    III−Ｖ材料の少なくとも一部分における有効正孔濃度
    をＮ＿０よりもかなり大きくすることができることを特
    徴とする半導体デバイスの製造方法。
  2. （２）Ｔｇが少なくとも５０℃であり、Ｔｖ未満である
    ことを特徴とする請求項１記載の方法。
  3. （３）有効正孔濃度が少なくとも２Ｎ＿０であることを
    特徴とする請求項１記載の方法。
  4. （４）有効正孔濃度が少なくとも約１０＾２＾０ｃｍ＾
    −＾３であることを特徴とする請求項３記載の方法。
  5. （５）蒸着方法が分子線結晶成長法であることを特徴と
    する請求項１記載の方法。
  6. （６）III−Ｖ材料はＩｎＰ、ＩｎＡｓ、ＧａＡｓ、Ａ
    ｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＩｎＡｓＰおよびＩｎ
    ＧａＡｌＡｓからなる群から選択され、かつ、非両性ド
    ーパント種がＢｅであることを特徴とする請求項５記載
    の方法。
  7. （７）デバイスはＩｎＰ基板を有し、第１の半導体領域
    は該基板上にエピタキシャル成長したＩｎＧａＡｓ中間
    層であり、III−Ｖ層はＩｎＧａＡｓ層であり、非両性
    ドーパント種はＢｅであり、ＴｇはIII−Ｖ層の少なく
    とも一部分における有効正孔濃度が少なくとも約１×１
    ０＾２＾０ｃｍ＾−＾３であるように選択され、そして
    、前記ｃ）工程は前記ＩｎＧａＡｓ層上に少なくとも一
    層のＩｎＧａＡｓ上部層を形成することからなることを
    特徴とする請求項５記載の方法。
  8. （８）デバイスはＧａＡｓ基板を有し、第１の半導体領
    域は該基板上にエピタキシャル成長したＧａＡｓ中間層
    であり、III−Ｖ層はＧａＡｓ層であり、非両性ドーパ
    ント種はＢｅであり、ＴｇはIII−Ｖ層の少なくとも一
    部分における有効正孔濃度が少なくとも約１×１０＾２
    ＾０ｃｍ＾−＾３であるように選択され、そして、前記
    ｃ）工程は前記ＧａＡｓ層上に少なくとも一層のＡｌＧ
    ａＡｓ上部層を形成することからなることを特徴とする
    請求項５記載の方法。
JP2006039A 1989-01-17 1990-01-12 半導体デバイスの製造方法 Pending JPH02260628A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US297716 1989-01-17
US07/297,716 US4939102A (en) 1989-01-17 1989-01-17 Method of growing III-V semiconductor layers with high effective hole concentration

Publications (1)

Publication Number Publication Date
JPH02260628A true JPH02260628A (ja) 1990-10-23

Family

ID=23147448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039A Pending JPH02260628A (ja) 1989-01-17 1990-01-12 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US4939102A (ja)
EP (1) EP0384560A1 (ja)
JP (1) JPH02260628A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198588A (ja) * 1991-08-30 1993-08-06 Trw Inc 信頼性の高いヘテロ接合バイポーラトランジスタの製法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106766A (en) * 1989-07-11 1992-04-21 At&T Bell Laboratories Method of making a semiconductor device that comprises p-type III-V semiconductor material
JPH081955B2 (ja) * 1991-08-21 1996-01-10 ヒューズ・エアクラフト・カンパニー 反転変調ドープされたヘテロ構造の製造方法
US5258327A (en) * 1992-04-30 1993-11-02 Litton Systems, Inc. MBE growth method for high level devices and integrations
US5571732A (en) * 1993-08-19 1996-11-05 Texas Instruments Incorporated Method for fabricating a bipolar transistor
US6107151A (en) * 1997-05-09 2000-08-22 Research Triangle Institute Heterojunction bipolar transistor and method of manufacturing
US6368983B1 (en) * 1999-04-09 2002-04-09 Raytheon Company Multi-layer wafer fabrication
US11417523B2 (en) 2018-01-29 2022-08-16 Northwestern University Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031180A3 (en) * 1979-12-19 1983-07-20 Philips Electronics Uk Limited Method of growing a doped iii-v alloy layer by molecular beam epitaxy and a semiconductor device comprising a semiconductor substrate bearing an epitaxial layer of a doped iii-v alloy grown by such a method
US4248675A (en) * 1980-02-25 1981-02-03 Massachusetts Institute Of Technology Method of forming electrical contact and antireflection layer on solar cells
US4330360A (en) * 1980-07-21 1982-05-18 Bell Telephone Laboratories, Incorporated Molecular beam deposition technique using gaseous sources of group V elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198588A (ja) * 1991-08-30 1993-08-06 Trw Inc 信頼性の高いヘテロ接合バイポーラトランジスタの製法

Also Published As

Publication number Publication date
EP0384560A1 (en) 1990-08-29
US4939102A (en) 1990-07-03

Similar Documents

Publication Publication Date Title
US20190371923A1 (en) Lateral bipolar junction transistor with dual base region
US5856209A (en) Method of making compound semiconductor device having a reduced resistance
JPH0383332A (ja) 炭化珪素半導体装置の製造方法
US5047365A (en) Method for manufacturing a heterostructure transistor having a germanium layer on gallium arsenide using molecular beam epitaxial growth
JPH02260628A (ja) 半導体デバイスの製造方法
WO2004023544A1 (ja) 半導体装置及び半導体装置の製造方法
JP3326704B2 (ja) Ｉｉｉ／ｖ系化合物半導体装置の製造方法
US5793109A (en) Structure of ohmic electrode for semiconductor by atomic layer doping
JP3843884B2 (ja) バイポーラトランジスタの製造方法
US6013129A (en) Production of heavily-doped silicon
EP0196245B1 (en) Compound semiconductor layer having high carrier concentration and method of forming same
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
TWI360186B (ja)
JP2848404B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法
JP2001203215A (ja) 半導体装置及びその製造方法
KR100601772B1 (ko) 화합물 반도체의 제조방법
US7397062B2 (en) Heterojunction bipolar transistor with improved current gain
JP3592922B2 (ja) 化合物半導体基板
JPS63143810A (ja) 化合物半導体の気相成長方法
JPH1074700A (ja) 半導体結晶成長方法
JPS58145119A (ja) 化合物半導体装置の製造方法
JP2555885B2 (ja) ゲルマニウム・砒化ガリウム接合の製造方法
EP1191579A2 (en) Solid state electronic device fabrication using crystalline defect control
JPH025439A (ja) 半導体基板
JP3149457B2 (ja) シリコンゲルマニウム膜，シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置