JPH1074700A - 半導体結晶成長方法 - Google Patents

半導体結晶成長方法

Info

Publication number
JPH1074700A
JPH1074700A JP22951696A JP22951696A JPH1074700A JP H1074700 A JPH1074700 A JP H1074700A JP 22951696 A JP22951696 A JP 22951696A JP 22951696 A JP22951696 A JP 22951696A JP H1074700 A JPH1074700 A JP H1074700A
Authority
JP
Japan
Prior art keywords
group
alas
growth
surface structure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22951696A
Other languages
English (en)
Inventor
Takeshi Maeda
毅 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22951696A priority Critical patent/JPH1074700A/ja
Publication of JPH1074700A publication Critical patent/JPH1074700A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 半導体結晶成長方法に関し、AlAs上にG
eを成長させるに際し、As、Ga、Alの拡散、偏
析、雰囲気からの取り込み、Geの結晶性を個別に制御
し、特に、Asの拡散、偏析、雰囲気からの取り込みを
抑制して高純度の半導体結晶を成長させる。 【解決手段】 三族−五族専用成長室内で基板上にAl
Asを形成し、AlAsを加熱したり、或いは、表面に
Alを照射するなどして、表面の五族/三族比が(3×
2)構造を越えない0.5未満となるように表面構造を
制御してから、その表面構造を維持したままAlAs上
にGeを成長させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、分子線エピタキシ
ャル成長(molecular beam epita
xy:MBE)法や有機金属気相成長(metalor
ganic vapor phase epitax
y:MOVPE)法などのエピタキシャル成長法を適用
して三族−五族化合物半導体上にゲルマニウム(Ge)
をヘテロ・エピタキシャル成長させるのに好適な半導体
結晶成長方法に関する。
【0002】現在、高性能半導体装置の実現に対して多
くの期待があり、その高性能の内容には、種々な機能を
もつこと、が挙げられ、その要求に応える半導体装置の
一つとしてヘテロ接合をもつものが可能性ありとされて
いるので、ヘテロ接合について複雑な要求がなされてい
る。
【0003】例えば、ヘテロ接合を生成する半導体層の
種類を豊富、且つ、任意に選択できるように、又、その
ヘテロ界面が示す性質として、組成分布が急峻に変化す
ることなどが必要とされているところであり、本発明に
依れば、そのような要求に対応する為の一手段が提供さ
れる。
【0004】
【従来の技術】GaAsなどの化合物半導体材料は、電
子の移動度が高いことから、そのような材料を用いて構
成した半導体装置として、MESFET(metal
semiconductor field effec
t transistor)或いはHEMT(high
electron mobility transi
stor)など優れた高速動作性や高周波性をもつnチ
ャネル・トランジスタが実現されていて、今後、携帯用
電子機器、例えば携帯電話などに多用されようとしてい
る。
【0005】一般に、携帯用電子機器では、電源として
電池を用いなければならず、動作可能時間は、その電池
寿命に依って規制されてしまう。従って、使用する回路
は、高速動作性などに加え、低消費電力性にも優れてい
ることが必要とされている。
【0006】そこで、期待されるのが相補型回路である
が、通常、相補型回路に於いては、nチャネル・トラン
ジスタとpチャネル・トランジスタとを組み合わせて成
り立っているのであるから、前記したような高速動作可
能なnチャネル・トランジスタの他にpチャネル・トラ
ンジスタが必要である。
【0007】ところが、化合物半導体に於いては、本質
的に正孔の移動度が低く、高速動作可能なpチャネル・
トランジスタは得られていないので、このようなpチャ
ネル・トランジスタに前記HEMTのような高速動作性
に優れたnチャネル・トランジスタを組み合わせて相補
型回路を構成しても、その性能は、動作速度が低いpチ
ャネル・トランジスタに依って制限されてしまう。
【0008】前記したところから判るように、化合物半
導体を用いた相補型回路の高速動作性能を向上させる為
には、高速動作可能な化合物半導体pチャネル・トラン
ジスタを実現させなければならない。
【0009】正孔の移動度が高い半導体としてはGeが
知られていて、これをpチャネル・トランジスタの構成
材料として用いれば、化合物半導体からなるnチャネル
・トランジスタには及ばないが、従来の技術に依るpチ
ャネル・トランジスタに比較して遙に高速のものが得ら
れ、従って、Geを用いたpチャネル・トランジスタと
従来のnチャネル・トランジスタとを組み合わせれば、
高速動作可能な相補型回路を実現することができる。
【0010】このようなpチャネル・トランジスタを得
ようとする場合、三族−五族化合物半導体基板、例えば
GaAs基板上に良質のGe結晶を成長させることが必
要となるが、その実現には、種々と困難な問題がある。
【0011】現在、MBE法やMOVPE法は、原子層
単位で制御された結晶成長が可能であり、しかも、高純
度の結晶を成長させることができるので、ヘテロ接合を
利用した半導体装置などを製造する場合に広く利用され
ているところである。
【0012】前記した結晶成長技術を適用して三族−五
族化合物半導体基板上にGe層を成長させた場合、それ
等半導体材料の性質に起因して、結晶成長中に下地であ
る三族−五族化合物半導体の構成原子がGe層中に偏析
或いは拡散し易い。
【0013】Ge層内では、三族原子はp型不純物とし
て振る舞い、又、五族原子はn型不純物として振る舞
う。
【0014】本発明者は、三族−五族化合物半導体基板
上にGe層を成長させるに際し、下地である三族−五族
化合物半導体の表面五族/三族比を、0.5〜3.0、
好ましくは、0.55〜2.0とすることに依り、下地
の原子がGe層中で偏析するのを抑制できることを見出
した(要すれば、「特願平6−43493号」、「第8
回MBE国際会議、講演番号B13−1」、「J.Cr
ystal Growth 150(1995)649
−653」などを参照)。尚、これを発明Aと呼ぶこと
にする。
【0015】前記現象は、三族−五族化合物半導体を成
長後、三族−五族化合物半導体表面の表面五族/三族比
を理想的には1にすると、その上にGeを成長させる
際、界面電荷の発生を抑えることが可能である為、下地
原子の偏析も抑制されるものと説明することができる。
【0016】また、三族−五族化合物半導体のなかで最
も良く用いられている材料は、GaAs基板に格子整合
する、GaAs、AlAs、AlGaAsであり、これ
等はGeとも格子整合する為、これ等の組み合わせが最
も有望視されている。
【0017】特に、AlAsは、GaAsに比較して結
合が強固である為、Geとのヘテロ接合を生成させるの
に適しているが、GaAs基板上にAlAsを成長する
と、Ga原子が偏析を起こし、AlAs表面に有限の量
のGaが存在する為、純粋なAlAs表面が得られな
い。
【0018】そこで、本発明者は、Gaを除去して純粋
なAlAs表面を得てからGeを成長する方法を提供し
た(要すれば、特願平7−134858号を参照)。
尚、これを発明Bと呼ぶことにする。
【0019】更に、前記したような、族を異にする半導
体のヘテロ・エピタキシャル成長に於いては、雰囲気か
らの不所望のドーピングを防ぐ為、族の異なる半導体毎
に成長室を設けて成長を行うが、界面形成時の表面構造
制御の際、下地である一方の半導体の元素が他方の半導
体成長室を汚染するおそれがある。
【0020】そこで、本発明者は、前記半導体成長室の
汚染を防止する為、表面構造制御の為の専用室、或い
は、表面構造制御の為の専用位置と遮蔽板を設けた装置
及び方法を提供した(要すれば特願平8−33408号
を参照)。尚、これを発明Cと呼ぶことにする。
【0021】
【発明が解決しようとする課題】前記説明した発明A、
B、Cのうち、基本になっている発明Aに於いて、挙げ
た幾つかの手段のうち、制御が最も容易であるのは、下
地である第一の化合物半導体(例えばAlAs)の構成
元素のうち、蒸気圧が高い物質(As)の表面組成を過
剰な状態にしてから、基板を第二の半導体(Ge)成長
室に搬送し、基板温度を上昇させ、蒸気圧が高い物質を
蒸発させることに依って表面構造制御を行う方法であっ
て、本発明者は、これまで、その方法を中心に研究を進
めてきた。
【0022】然しながら、発明A、B、Cのうち、発明
A及びBに依る条件を適用し、そして、発明Cに開示さ
れている装置、或いは、方法を適用して結晶成長を行っ
た場合、それ以前の技術に依った場合に比較し、格段に
良い結果が得られるものの、理想的なGeの特性は得ら
れていない。
【0023】最近、下地の表面構造、Geの成長温度、
エピタキシャル成長したGeの結晶性、下地元素が偏析
する関係などについて厳密に調べたところ、全般的に種
々と解決しなければならない問題の存在が明らかになっ
た。
【0024】本発明は、As、Ga、Alの拡散、偏
析、雰囲気からの取り込み、Geの結晶性を個別に制御
し、特に、Asの拡散、偏析、雰囲気からの取り込みを
抑制して高純度の半導体結晶を成長させることができる
ようにする。
【0025】
【課題を解決するための手段】前記したように、発明
A、B、Cに依っては、理想的な特性のGeは得られな
かったが、その主たる理由として、それ等従来の発明に
於ける結晶成長条件が、表面構造制御の方法として、蒸
気圧が高い物質(As)の表面組成が過剰な状態を出発
点とした場合の最適条件であり、又、その結果得られる
As、Ga、Alの拡散、偏析、雰囲気からの取り込
み、Geの結晶性の全てのたしあわせに関する最適条件
であって、それ等を独立に制御した場合の最適条件では
なかったことが挙げられる。
【0026】本発明者は、前記発明A、B、Cについ
て、追試実験及び考究を加えた結果、発明A、B、Cの
問題点が知得され、且つ、同時に該問題を解消する為の
手段も実現させたので、以下、それ等を取りまとめて説
明する。
【0027】説明中では、本発明の原理を説明する為の
図である図1乃至図3を随時参照するので、先ず、それ
等の図について説明する。尚、図中、縦の破線は本発明
に依る最適条件を、また、縦の実線は従来の技術に於け
る最適条件をそれぞれ表している。
【0028】図1(A)はGe中のAsの量とAlAs
に於ける表面五族/三族比の関係を説明する為の線図で
あり、縦軸にGe中のAsの量を、また、横軸にAlA
sの表面五族/三族比の逆数をそれぞれ採ってある。
【0029】図1(B)はGe中のAl及びGaの量と
AlAsに於ける表面五族/三族比の関係を説明する為
の線図であり、縦軸にGe中のAl及びGaの量を、ま
た、横軸にAlAsの表面五族/三族比の逆数をそれぞ
れ採ってある。
【0030】図2(A)はGeの結晶性と成長温度との
関係を説明する為の線図であり、縦軸にGeの結晶性
を、また、横軸に成長温度ををそれぞれ採ってある。
尚、結晶性の尺度としては、同一キャリヤ濃度に於ける
キャリヤ移動度を採ることができる。
【0031】図2(B)はGe中のAsの量(表面偏
析、拡散及び雰囲気から取り込まれる量)と成長温度の
関係を表す線図であり、縦軸にはGe中のAsの量を、
また、横軸には成長温度をそれぞれ採ってある。
【0032】図3はGe中のAl及びGaの量と成長温
度との関係を表す線図であり、縦軸にはGe中のAl及
びGaの量を、また、横軸には成長温度をそれぞれ採っ
てある。
【0033】(1) 表面五族/三族比(構造)につい
て 図4はAlAs上に成長したGeの正孔移動度、下地表
面構造、表面五族/三族比の関係を説明する為の線図で
あって、前記発明Aに関連して開示されたものである。
【0034】これについて、詳細に検討した結果、発明
Aに於いて明らかにした界面電荷に依る説明の他、次の
諸点についても考慮を必要とすることが判った。
【0035】即ち、Ge結晶を成長させる場合の下地に
含まれるAsは、拡散や偏析の源となる為、表面五族/
三族比は低い方が好ましいのであるが、表面構造制御を
行うに際し、Ge成長位置で、表面五族/三族比が高い
状態から、五族元素(As)を蒸発させる手段を採った
場合、表面五族/三族比を低くすることは、その分、G
e成長雰囲気がAsで汚染されることと同義であり、そ
のAsがGe結晶層に取り込まれてしまう。
【0036】この点は、本発明の原理を説明する為の線
図である図1(A)を見ると明瞭に把握できよう。
【0037】また、三族元素については、矢張り、下地
のGaやAlが拡散や偏析の源となる為、その点から
は、表面五族/三族比は高い方が好ましいのであるが、
通常、AlやGaは、Asに比較し、拡散や偏析は起こ
り難いので、表面五族/三族比が低くなっても、その影
響は小さい。
【0038】更にまた、Al及びAsは、Gaと異な
り、界面電荷の影響は受け難く、図1(A)及び(B)
に見られるように、表面五族/三族比の影響を受けるも
のであって、GaがないAlAsであれば、表面五族/
三族比が低くなっても、影響は一段と少なくなる。
【0039】前記した表面五族/三族比(構造)につい
て知得したところをまとめると、表面構造制御を行なう
場合、Ge成長位置で五族元素(As)を蒸発させる手
段を用いなければ、Ge成長前の表面五族/三族比を低
くすることができる為、拡散や偏析に依るAs濃度を下
げることができる。表面五族/三族比を低くすると、A
l及びGaの拡散や偏析は増加するがAsに比較すれば
少なく、また、GaがないAlAsにすれば、表面五族
/三族比を低くしても、拡散や偏析の増加は更に少なく
なる。
【0040】(2) 成長温度について 図5は(5×4)AlAs上に成長したGeに於ける正
孔移動度の成長温度依存性を表す線図であり、この図か
らすると、(5×4)AlAs上の最適成長温度は15
0〔℃〕であるが、図2(A)に見られるように、Ge
の結晶性の点からすると高い方が良い。尚、図5に見ら
れる最適成長温度は、測定装置や測定方法で異なる為、
その値は絶対的なものではなく、Geの特性が成長温度
について山型の依存性を示すので、そのピークを与える
温度である旨の程度に認識すれば良い。
【0041】図2(A)に見られるように、Geの結晶
性の点で結晶成長温度は高い方が好ましいが、図2
(B)及び図3に見られるように、各元素の拡散や偏析
は、高温で顕著になるので、その点からすると低温の方
が良い。
【0042】図2(B)からすると、Ge成長雰囲気に
Asが存在する場合、成長温度を低くすると、雰囲気か
らのAsの取り込みが顕著になる。
【0043】成長温度に関しては、前記したところのた
し合わせに依って、成長されたGeが図5に見られるよ
うな特性を示すことになる。
【0044】前記(1)の、表面五族/三族比(構造)
について、の項で記述したように、雰囲気からのAsの
取り込みを増加させることなく、表面五族/三族比が低
い表面にGeを成長させることができれば、Asの量は
減少し、従って、成長温度を上昇させることができる。
【0045】Geの成長温度を上げた場合、Al、Ga
の拡散や偏析は増加するが、Asに比較すれば影響は小
さく、そして、下地としてGaがないAlAsを用いれ
ば、拡散や偏析の増加は更に小さくなる。
【0046】又、AlAsを用いた場合、AsとAlの
結合は、AsとGaの結合と比較して切れ難いので、A
sの拡散や偏析も抑制されることになり、従って、成長
温度を一段と高くすることができる。
【0047】Geはp型トランジスタの材料として用い
ることが目的であるから、n型ドーパントとなるAsが
拡散、偏析したり、或いは、雰囲気から取り込まれたり
した場合、正孔移動度の低下に結び付くことは云うまで
もない。
【0048】前記したところから、本発明に依る半導体
結晶成長方法に於いては、(1)三族−五族専用成長室
内に基板をセットしてGeを成長させる下地となるAl
Asを形成する工程と、次いで、前記AlAsを加熱し
て表面の五族/三族比が(3×2)構造を越えない0.
5未満となるように表面構造を制御する工程と、次い
で、前記AlAsの温度を低下させることなく前記表面
構造を維持したまま前記基板をGe専用成長室内に搬送
して前記AlAs上にGeを成長させる工程とが含まれ
てなることを特徴とするか、又は、
【0049】(2)三族−五族専用成長室内に基板をセ
ットしてGeを成長させる下地となるAlAsを表面の
五族/三族比が必要とされる表面構造の五族/三族比に
比較して高い状態に形成する工程と、次いで、前記基板
をGe専用成長室内に搬送し前記AlAsの表面にAl
を照射して表面の五族/三族比が(3×2)構造を越え
ない0.5未満となるように表面構造を制御してから前
記AlAs上にGeを成長させる工程とが含まれてなる
ことを特徴とするか、又は、
【0050】(3)前記(2)に於いて、表面構造を制
御する為のAlの照射をGe成長雰囲気から遮蔽された
表面構造制御専用の場所で行なうことを特徴とするか、
又は、
【0051】(4)前記(1)乃至(3)の何れか1に
於いて、表面構造を制御する工程に入る前にGaが蒸発
し且つAlAsが蒸発しない温度に昇温してAlAs表
面のGaを除去する工程が含まれてなることを特徴とす
る。
【0052】前記手段を採ることに依り、本発明に依れ
ば、Geを成長させる下地の表面構造をAsが少ないも
のにすることができるので、Ge中へのAsの拡散や偏
析を抑制することができ、しかも、Geの結晶性を向上
させるのに有効な高温で成長させることができる。
【0053】また、Geの成長位置に於いてAsを蒸発
させて所定の表面構造を得るような手段は採らないか
ら、成長雰囲気がAsで汚染されることは無くなり、従
って、Geの成長中に成長雰囲気からAsが取り込まれ
ることも起こらない。
【0054】更にまた、Geを成長させる下地として、
Gaを除去したAlAsを用いることに依って、Alに
比較して拡散及び偏析し易いGaが無くなり、そして、
下地に於けるAsはAlと結合しているので、Ge中に
拡散及び偏析することは抑制され、しかも、AlはGa
に比較して界面電荷の影響は受け難いので、Geの結晶
性を向上させるのに有効な高温での結晶成長を行なうこ
とができる。
【0055】
【発明の実施の形態】
実施の形態1 (1) 半絶縁性GaAs基板を三族/五族化合物半導
体専用成長室内にセットし、酸化膜を除去してから、M
BE(molecular beam epitax
y)法を適用することに依って、基板温度を640
〔℃〕、成長速度を0.7〔μm/時間〕として、厚さ
が350〔Å〕のノンドープGaAsからなる第一のバ
ッファ層を形成する。
【0056】(2) 引き続き、成長速度を0.3〔μ
m/時間〕として、厚さが50〔Å〕のノンドープAl
Asからなる第二のバッファ層を形成する。
【0057】(3) 引き続き、Asを照射することな
く、基板温度を650〔℃〕にすることで、第二のバッ
ファ層の表面構造を(3×2)構造とする。
【0058】(4) 基板温度を低下させることなく、
基板をGe専用成長室に搬送し、そこで基板温度(成長
温度)を150〔℃〕に低下させてから厚さが3000
〔Å〕のGe層を成長させる。
【0059】ここで、基板温度を低下させることなく、
基板をGe専用成長室に搬送することは、第二のバッフ
ァ層に於ける表面構造の制御状態を維持し、余分なAs
が付着しないようにする為に極めて重要である。
【0060】前記のようにして成長したGe層の正孔移
動度は850〔cm2 /Vs〕であったが、成長温度を
175〔℃〕にした場合には、正孔移動度が950〔c
2/Vs〕になった。尚、正孔移動度の測定は、ファ
ン・デア・パウ(Van der Pauw)法を適用
して室温で実施した。
【0061】このように、Geの成長温度を(5×4)
構造のAlAs上に成長させる際の最適成長温度である
150〔℃〕(図5参照)よりも高い温度、例えば、1
75〔℃〕にすれば正孔移動度は確実に向上する。
【0062】前記実施の形態1では、AlAsからなる
第二のバッファ層表面からGaを蒸発させる処理は行な
っていないのであるが、それでも、前記したように、正
孔移動度を向上させることができた。
【0063】実施の形態2 (1) 実施の形態1と同様にして、半絶縁性GaAs
基板上に第一のバッファ層を形成する。
【0064】(2) 実施の形態1と同様にして、第一
のバッファ層上に第二のバッファ層を形成するが、この
場合、第二のバッファ層に於ける表面構造を表面五族/
三族比が高い状態となるようにする。
【0065】具体的には、第二のバッファ層を成長した
後、Asを照射したまま、基板温度を低下させる。
【0066】これに依って、表面にAsが被着して表面
五族/三族比が高くなるのであるが、Asの被着は最小
限にした方が良い。
【0067】従って、表面五族/三族比が0.5を越え
る表面、即ち、(3×2)構造から(2×4)構造に変
化する温度まで低下させてから搬送する。
【0068】(3) 基板をAl分子線源を設けたGe
専用成長室に搬送し、表面五族/三族比が高いノンドー
プAlAsからなる第二のバッファ層の表面にAlを供
給して表面構造の制御を行なって(3×2)構造とす
る。
【0069】この場合、Ge専用成長室内にGe成長雰
囲気と遮蔽された表面構造制御専用の場所を設け、そこ
で処理を行なうと良い。
【0070】(4) 実施の形態1と同様にして、第二
のバッファ層上にGe層の成長を行なう。
【0071】実施の形態3 (1) 実施の形態1と同様にして、第一のバッファ層
及び第二のバッファ層を形成する。
【0072】(2) 引き続き、Asを照射することな
く、基板温度を750〔℃〕とすることに依ってGaを
蒸発させ、第二のバッファ層の表面構造を(3×2)構
造とする。
【0073】(4) 基板温度を低下させることなく、
基板をGe専用成長室に搬送し、そこで基板温度(成長
温度)を150〔℃〕に低下させてから厚さが3000
〔Å〕のGe層を成長させる。
【0074】前記のようにして成長したGe層の正孔移
動度は1000〔cm2 /Vs〕であり、成長温度を1
75〔℃〕にした場合は、正孔移動度が1100〔cm
2 /Vs〕であった。
【0075】
【発明の効果】本発明に依る半導体結晶成長方法に於い
ては、三族−五族専用成長室内で基板上にAlAsを形
成し、AlAsを加熱したり、或いは、表面にAlを照
射するなどして表面の五族/三族比が(3×2)構造を
越えない0.5未満となるように表面構造の制御を行
い、その表面構造を維持したままAlAs上にGeを成
長させる。
【0076】前記構成を採ることに依り、本発明に依れ
ば、Geを成長させる下地の表面構造をAsが少ないも
のにすることができるので、Ge中へのAsの拡散や偏
析を抑制することができ、しかも、Geの結晶性を向上
させるのに有効な高温で成長させることができる。
【0077】また、Geの成長位置に於いてAsを蒸発
させて所定の表面構造を得るような手段は採らないか
ら、成長雰囲気がAsで汚染されることは無くなり、従
って、Geの成長中に成長雰囲気からAsが取り込まれ
ことも起こらない。
【0078】更にまた、Geを成長させる下地として、
Gaを除去したAlAsを用いることに依って、Alに
比較して拡散及び偏析し易いGaが無くなり、そして、
下地に於けるAsはAlと結合しているので、Ge中に
拡散及び偏析することは抑制され、しかも、AlはGa
に比較して界面電荷の影響は受け難いので、Geの結晶
性を向上させるのに有効な高温での結晶成長を行なうこ
とができる。
【図面の簡単な説明】
【図1】本発明の原理を説明する為の線図である。
【図2】本発明の原理を説明する為の線図である。
【図3】本発明の原理を説明する為の線図である。
【図4】AlAs上に成長したGeの正孔移動度、下地
表面構造、表面五族/三族比の関係を説明する為の線図
である。
【図5】(5×4)AlAs上に成長したGeに於ける
正孔移動度の成長温度依存性を表す線図である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】三族−五族専用成長室内に基板をセットし
    てGeを成長させる下地となるAlAsを形成する工程
    と、 次いで、前記AlAsを加熱して表面の五族/三族比が
    (3×2)構造を越えない0.5未満となるように表面
    構造を制御する工程と、 次いで、前記AlAsの温度を低下させることなく前記
    表面構造を維持したまま前記基板をGe専用成長室内に
    搬送して前記AlAs上にGeを成長させる工程とが含
    まれてなることを特徴とする半導体結晶成長方法。
  2. 【請求項2】三族−五族専用成長室内に基板をセットし
    てGeを成長させる下地となるAlAsを表面の五族/
    三族比が必要とされる表面構造の五族/三族比に比較し
    て高い状態に形成する工程と、 次いで、前記基板をGe専用成長室内に搬送し前記Al
    Asの表面にAlを照射して表面の五族/三族比が(3
    ×2)構造を越えない0.5未満となるように表面構造
    を制御してから前記AlAs上にGeを成長させる工程
    とが含まれてなることを特徴とする半導体結晶成長方
    法。
  3. 【請求項3】表面構造を制御する為のAlの照射をGe
    成長雰囲気から遮蔽された表面構造制御専用の場所で行
    なうことを特徴とする請求項2記載の半導体結晶成長方
    法。
  4. 【請求項4】表面構造を制御する工程に入る前にGaが
    蒸発し且つAlAsが蒸発しない温度に昇温してAlA
    s表面のGaを除去する工程が含まれてなることを特徴
    とする請求項1乃至3の何れか1記載の半導体結晶成長
    方法。
JP22951696A 1996-08-30 1996-08-30 半導体結晶成長方法 Withdrawn JPH1074700A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22951696A JPH1074700A (ja) 1996-08-30 1996-08-30 半導体結晶成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22951696A JPH1074700A (ja) 1996-08-30 1996-08-30 半導体結晶成長方法

Publications (1)

Publication Number Publication Date
JPH1074700A true JPH1074700A (ja) 1998-03-17

Family

ID=16893405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22951696A Withdrawn JPH1074700A (ja) 1996-08-30 1996-08-30 半導体結晶成長方法

Country Status (1)

Country Link
JP (1) JPH1074700A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142421A (ja) * 2010-12-28 2012-07-26 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム
WO2013187076A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187078A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142421A (ja) * 2010-12-28 2012-07-26 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム
WO2013187076A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187078A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板

Similar Documents

Publication Publication Date Title
JPH0666274B2 (ja) ▲iii▼−v族化合物半導体の形成方法
US5326992A (en) Silicon carbide and SiCAlN heterojunction bipolar transistor structures
JPH0383332A (ja) 炭化珪素半導体装置の製造方法
JPH1074700A (ja) 半導体結晶成長方法
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
JPH02260628A (ja) 半導体デバイスの製造方法
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
US4948752A (en) Method of making sagfets on buffer layers
JPH0457319A (ja) 単結晶薄膜の形成方法
JPH05335346A (ja) 半導体装置及びその製造方法
JP3235805B2 (ja) 半導体結晶の成長方法
US20110220967A1 (en) Process for forming low defect density heterojunctions
US5281551A (en) Method for delta-doping in GaAs epitaxial layer grown on silicon substrate by metalorganic chemical vapor deposition
JP3221981B2 (ja) 気相成長方法
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
JPH0722614A (ja) 化合物半導体エピタキシャルウェハ
JPH04199507A (ja) 3―V族化合物半導体へのn型不純物固相拡散方法
JPH0289325A (ja) 化合物半導体の構造体及びその形成方法
JP3326378B2 (ja) 半導体装置
JPH01211912A (ja) 半導体基板
JP3121945B2 (ja) 半導体結晶の成長方法
JP3338911B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104