JPH0666274B2 - ▲iii▼−v族化合物半導体の形成方法 - Google Patents
▲iii▼−v族化合物半導体の形成方法Info
- Publication number
- JPH0666274B2 JPH0666274B2 JP62165705A JP16570587A JPH0666274B2 JP H0666274 B2 JPH0666274 B2 JP H0666274B2 JP 62165705 A JP62165705 A JP 62165705A JP 16570587 A JP16570587 A JP 16570587A JP H0666274 B2 JPH0666274 B2 JP H0666274B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- layer
- growth
- substrate
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02584—Delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/04—Dopants, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/065—Gp III-V generic compounds-processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/11—Metal-organic CVD, ruehrwein type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、プレーナドーピング層を有するIII−V族化
合物半導体のエピタキシャル成長方法に関するものであ
る。
合物半導体のエピタキシャル成長方法に関するものであ
る。
(従来の技術) III−V族化合物半導体のエピタキシャル層は、発光ダ
イオード、レーザダイオードのような光デバイス、FET
のようなマイクロ波デバイスに応用されている。
イオード、レーザダイオードのような光デバイス、FET
のようなマイクロ波デバイスに応用されている。
これらのデバイスを実現するためにはエピタキシャル層
内のキャリア濃度の制御が不可欠であり、例えば電子の
キャリア濃度の制御のためには、シリコン(Si)のような
IV族不純物、あるいは、S、SeのようなVI族の不純物を
導入してきた。ところで、最近ではより高度な電子デバ
イスを実現するために、エピタキシャル層の任意の原子
層にのみドーピングを行う、いわゆるプレーナドーピン
グ技術が、たとえば、文献[S.Sasa etal,Jpn.J.Appl.P
hys.24(1985)L602]や[H.Ohno etal.,J.Cryst.Growth,
68(1984)15]に述べられている。これらの場合Siがn型
の不純物として用いられている。これらの技術を用いて
δ−ドープFETや、二次元電子構造が提案、作製されて
いる。
内のキャリア濃度の制御が不可欠であり、例えば電子の
キャリア濃度の制御のためには、シリコン(Si)のような
IV族不純物、あるいは、S、SeのようなVI族の不純物を
導入してきた。ところで、最近ではより高度な電子デバ
イスを実現するために、エピタキシャル層の任意の原子
層にのみドーピングを行う、いわゆるプレーナドーピン
グ技術が、たとえば、文献[S.Sasa etal,Jpn.J.Appl.P
hys.24(1985)L602]や[H.Ohno etal.,J.Cryst.Growth,
68(1984)15]に述べられている。これらの場合Siがn型
の不純物として用いられている。これらの技術を用いて
δ−ドープFETや、二次元電子構造が提案、作製されて
いる。
(発明が解決しようとする問題点) しかし上記のプレーナドーピング方法は、不純物として
IV族原料を用いており、VI族原料を用いるプレーナドー
ピングについての報告はほとんどなく、そのため、VI族
原料がどのような性質を持っているか見いだされていな
い。われわれの実験では、Seを用いて従来技術によって
プレーナドーピングを行ったところ、供給する原料ガス
のH2Seの分圧を変えてもほぼ一定値のシートキャリア
濃度を示し、H2Seの分圧ではキャリア濃度を制御する
事は出来なかった。
IV族原料を用いており、VI族原料を用いるプレーナドー
ピングについての報告はほとんどなく、そのため、VI族
原料がどのような性質を持っているか見いだされていな
い。われわれの実験では、Seを用いて従来技術によって
プレーナドーピングを行ったところ、供給する原料ガス
のH2Seの分圧を変えてもほぼ一定値のシートキャリア
濃度を示し、H2Seの分圧ではキャリア濃度を制御する
事は出来なかった。
この従来技術は次のような方法で行った。成長方法は原
子層エピタキシャル成長法によって形成した。成長装置
の概略を第3図、成長構造を第1図に示した。成長手順
としては、まず反応室32にGaとHClの反応によりGaClを
供給して基板結晶11上に吸着させる。次に、基板位置を
反応室31に移動する。そこで、AsH3を供給し一分子層
のGaAsを形成する。この操作を繰返し第一のGaAs層12を
形成する。プレーナドーピング層13は、H2Seのみ供給
してSeを吸着し形成する。更に、その上に上記の手法に
より第2のGaAs層14を所定の厚さに成長し、第1図のよ
うな構造を形成したものである。
子層エピタキシャル成長法によって形成した。成長装置
の概略を第3図、成長構造を第1図に示した。成長手順
としては、まず反応室32にGaとHClの反応によりGaClを
供給して基板結晶11上に吸着させる。次に、基板位置を
反応室31に移動する。そこで、AsH3を供給し一分子層
のGaAsを形成する。この操作を繰返し第一のGaAs層12を
形成する。プレーナドーピング層13は、H2Seのみ供給
してSeを吸着し形成する。更に、その上に上記の手法に
より第2のGaAs層14を所定の厚さに成長し、第1図のよ
うな構造を形成したものである。
通常のVPE法を用いてエピタキシャル成長では、基板と
成長層界面にキャリア濃度の低い層、いわゆるディップ
が生じる。このディップ層は、再成長を利用したデバイ
スの特性を劣化させる。たとえば、ソース、ドレイン領
域の抵抗を低減しているためにn+層を成長したFET構造
で、基板と成長層界面にディップが生じると、ソース、
ドレイン間の抵抗は高くなりデバイス特性に影響を及ぼ
す。一つの解決法として、基板上にプレーナドーピング
層を形成し、界面の抵抗を低減する方法が考えられる。
しかし、上記に示したようにVI族元素を不純物とした場
合、不純物量が多くなると高抵抗になったり、移動度が
減少する。しかも、供給量を変えてもキャリア濃度はほ
どんど変化しない。そのため、ソース、ドレイン間の抵
抗をこの方法で低減することは難しい。
成長層界面にキャリア濃度の低い層、いわゆるディップ
が生じる。このディップ層は、再成長を利用したデバイ
スの特性を劣化させる。たとえば、ソース、ドレイン領
域の抵抗を低減しているためにn+層を成長したFET構造
で、基板と成長層界面にディップが生じると、ソース、
ドレイン間の抵抗は高くなりデバイス特性に影響を及ぼ
す。一つの解決法として、基板上にプレーナドーピング
層を形成し、界面の抵抗を低減する方法が考えられる。
しかし、上記に示したようにVI族元素を不純物とした場
合、不純物量が多くなると高抵抗になったり、移動度が
減少する。しかも、供給量を変えてもキャリア濃度はほ
どんど変化しない。そのため、ソース、ドレイン間の抵
抗をこの方法で低減することは難しい。
本発明の目的はエピタキシャル成長層に形成したプレー
ナドーピング層のVI族不純物の濃度を制御したIII−V
族化合物半導体の形成方法を提供することである。
ナドーピング層のVI族不純物の濃度を制御したIII−V
族化合物半導体の形成方法を提供することである。
(問題点を解決するための手段) 本発明によれば、V族元素の占める格子点の一部をVI族
元素で置換したIII−V族化合物半導体のエピタキシャ
ル成長において、成長開始時、または、成長途中におい
て成長を一時中止しVI族原料のみ供給する工程と、さら
に、V族原料のみ供給する工程を含む事を特徴とするII
I−V族化合物半導体の形成方法が得られる。
元素で置換したIII−V族化合物半導体のエピタキシャ
ル成長において、成長開始時、または、成長途中におい
て成長を一時中止しVI族原料のみ供給する工程と、さら
に、V族原料のみ供給する工程を含む事を特徴とするII
I−V族化合物半導体の形成方法が得られる。
(作用) VI族原料のみを供給する工程によって基板表面上に吸着
したVI族元素をV族原料のみ供給する工程におくすなわ
ちV族の雰囲気におくことで、VI族元素が脱離するのを
促進するものと思われる。そのため、V族原料の供給時
間、濃度によってVI族元素吸着量を変える事が出来る。
したVI族元素をV族原料のみ供給する工程におくすなわ
ちV族の雰囲気におくことで、VI族元素が脱離するのを
促進するものと思われる。そのため、V族原料の供給時
間、濃度によってVI族元素吸着量を変える事が出来る。
(実施例1) 第1図に、実施例で作成した成長層の断面を模式的に示
した。使用した成長装置は第3図に示したものと同じで
ある。
した。使用した成長装置は第3図に示したものと同じで
ある。
基板結晶11として高抵抗GaAsを用い、結晶方位は(10
0)面である。成長温度は450℃とした。成長方法は原子
層エピタキシャル成長法によった。その他の成長条件と
しては次の通りである。
0)面である。成長温度は450℃とした。成長方法は原子
層エピタキシャル成長法によった。その他の成長条件と
しては次の通りである。
HCl(Ga) 1 cc/min AsH3 5 cc/min H2Se 0.02〜0.2 cc/min H2(各成長室) 4700 cc/min 成長に際しては、基板結晶11を先ず反応室31におき、所
定温度まで昇温する。成長温度に達したところで、反応
室32のGa上にHClを供給してGaClを発生させる。雰囲気
が安定したところで基板結晶11を反応室32に移動し、こ
れらのガスを吸着させる。約10秒間基板をこれらのガス
にさらしたのち、基板位置を反応室31に移動する。そこ
で、AsH3を供給し一分子層のGaAsを形成する。この操
作を繰返し第一のGaAs層12を所定の厚さ形成する。プレ
ーナドーピング層13は、反応室31に移動した基板上にH
2Seのみ供給してSeを吸着させる。次にAsH3のみ供給
することで形成した。このAsH3の供給時間、供給量に
よってSeのドーピングを制御することが出来る。更に、
その上に上記の手法により第2のGaAs層14を所定の厚さ
成長し、第1図のような構造とした。
定温度まで昇温する。成長温度に達したところで、反応
室32のGa上にHClを供給してGaClを発生させる。雰囲気
が安定したところで基板結晶11を反応室32に移動し、こ
れらのガスを吸着させる。約10秒間基板をこれらのガス
にさらしたのち、基板位置を反応室31に移動する。そこ
で、AsH3を供給し一分子層のGaAsを形成する。この操
作を繰返し第一のGaAs層12を所定の厚さ形成する。プレ
ーナドーピング層13は、反応室31に移動した基板上にH
2Seのみ供給してSeを吸着させる。次にAsH3のみ供給
することで形成した。このAsH3の供給時間、供給量に
よってSeのドーピングを制御することが出来る。更に、
その上に上記の手法により第2のGaAs層14を所定の厚さ
成長し、第1図のような構造とした。
第4図に、このときのAsH3の供給した時間とプーナド
ーピング層13中のSe濃度との関係を示した。Seの濃度は
ホール測定より求めたシートキャリア濃度である。この
図からわかるようにAsH3の供給した時間を変えること
でプレーナドーピング層のSe濃度を制御する事が出来
る。
ーピング層13中のSe濃度との関係を示した。Seの濃度は
ホール測定より求めたシートキャリア濃度である。この
図からわかるようにAsH3の供給した時間を変えること
でプレーナドーピング層のSe濃度を制御する事が出来
る。
実施例の成長方法は原子層エピタキシャル成長法によっ
たが、第一のGaAs層12、第2のGaAs層14、およびGaAs層
23は、通常用いられている成長方法で行っても良い。プ
レーナドーピング層13、22を形成する際、H2Seのみ基
板上に供給でき、次に、AsH3のみ供給できる装置であ
れば良い。
たが、第一のGaAs層12、第2のGaAs層14、およびGaAs層
23は、通常用いられている成長方法で行っても良い。プ
レーナドーピング層13、22を形成する際、H2Seのみ基
板上に供給でき、次に、AsH3のみ供給できる装置であ
れば良い。
(実施例2) 第2図に、基板表面に形成したプレーナドーピング層を
持つ構造の断面を模式的に示した。装置は実施例1と同
じ第3図のものを使用し形成した。プレーナドーピング
層の形成の成長条件は実施例1と同じである。n+層の
形成は、次の条件で行った。
持つ構造の断面を模式的に示した。装置は実施例1と同
じ第3図のものを使用し形成した。プレーナドーピング
層の形成の成長条件は実施例1と同じである。n+層の
形成は、次の条件で行った。
HCl(Ga) 1 cc/min AsH3 5 cc/min H2Se 1×10-4 cc/min H2(各成長室) 2700 cc/min n+基板結晶20を反応室31におき、成長温度まで昇温す
る。プレーナドーピング層の成長温度は450℃でおこな
った。成長温度に達したところで、基板20上にH2Seの
み供給してSeを吸着させる。次に、AsH3を供給しプレ
ーナドーピング層22を形成した。更に、通常のVPE法でn
+GaAsを形成した。成長温度は530℃で行った。反応室3
2のGa上にHClを供給してGaClを発生させる。AsH3とH2
SeはGaにバイパスするパイプより供給する。雰囲気が安
定したところで基板結晶20の反応室32に移動し、n+GaA
s層23を所定の厚さ成長し、第2図のような構造とし
た。n+GaAs層23のみ形成した場合、界面の抵抗が1×1
0-5Ω/cm2のものが、本発明による方法でプレーナドー
ピング層を形成した場合、10-7Ω/cm2程度に減少し
た。
る。プレーナドーピング層の成長温度は450℃でおこな
った。成長温度に達したところで、基板20上にH2Seの
み供給してSeを吸着させる。次に、AsH3を供給しプレ
ーナドーピング層22を形成した。更に、通常のVPE法でn
+GaAsを形成した。成長温度は530℃で行った。反応室3
2のGa上にHClを供給してGaClを発生させる。AsH3とH2
SeはGaにバイパスするパイプより供給する。雰囲気が安
定したところで基板結晶20の反応室32に移動し、n+GaA
s層23を所定の厚さ成長し、第2図のような構造とし
た。n+GaAs層23のみ形成した場合、界面の抵抗が1×1
0-5Ω/cm2のものが、本発明による方法でプレーナドー
ピング層を形成した場合、10-7Ω/cm2程度に減少し
た。
(発明の効果) 以上述べたように、本発明の半導体の形成方法を用いれ
ば、不純物としてVI族元素を用いてプレーナドーピング
層の不純物濃度を制御したエピタキシャル層を形成する
ことができる。
ば、不純物としてVI族元素を用いてプレーナドーピング
層の不純物濃度を制御したエピタキシャル層を形成する
ことができる。
【図面の簡単な説明】 第1図は本発明を説明するための図で、GaAs成長層中に
Seプレーナドーピング層を形成した半導体結晶を示す模
式的断面図。第2図は本発明を説明するための図で、n
+GaAs基板上にSeのプレーナドーピング層を形成した半
導体結晶を示す模式的断面図。第3図は本発明の一実施
例によるエピタキシャル層を形成するための成長装置の
概略図。第4図にAsH3の供給した時間とSeドーピング
層13内のSe濃度の関係を示す図。 11,21……GaAs基板 12……第一のGaAs層 13,22……VI族元素のセレン(Se)を用いたプレーナドー
ピング層 14……第二のGaAs層 20……n+GaAs基板 23……n+GaAs層 31……V族、VI族元素原料を供給するための反応室 32……通常のVPE法でGaAsの成長、及び、III族元素原料
を供給するための反応室
Seプレーナドーピング層を形成した半導体結晶を示す模
式的断面図。第2図は本発明を説明するための図で、n
+GaAs基板上にSeのプレーナドーピング層を形成した半
導体結晶を示す模式的断面図。第3図は本発明の一実施
例によるエピタキシャル層を形成するための成長装置の
概略図。第4図にAsH3の供給した時間とSeドーピング
層13内のSe濃度の関係を示す図。 11,21……GaAs基板 12……第一のGaAs層 13,22……VI族元素のセレン(Se)を用いたプレーナドー
ピング層 14……第二のGaAs層 20……n+GaAs基板 23……n+GaAs層 31……V族、VI族元素原料を供給するための反応室 32……通常のVPE法でGaAsの成長、及び、III族元素原料
を供給するための反応室
Claims (1)
- 【請求項1】V族元素の占める格子点の一部をVI族元素
で置換したIII−V族化合物半導体のエピタキシャル成
長において、成長開始時、または、成長途中において成
長を一時中止しVI族原料のみ供給する工程と、さらに、
V族原料のみ供給する工程を含むことを特徴とするIII
−V族化合物半導体の形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62165705A JPH0666274B2 (ja) | 1987-07-01 | 1987-07-01 | ▲iii▼−v族化合物半導体の形成方法 |
US07/214,241 US4859627A (en) | 1987-07-01 | 1988-07-01 | Group VI doping of III-V semiconductors during ALE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62165705A JPH0666274B2 (ja) | 1987-07-01 | 1987-07-01 | ▲iii▼−v族化合物半導体の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS649613A JPS649613A (en) | 1989-01-12 |
JPH0666274B2 true JPH0666274B2 (ja) | 1994-08-24 |
Family
ID=15817489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62165705A Expired - Lifetime JPH0666274B2 (ja) | 1987-07-01 | 1987-07-01 | ▲iii▼−v族化合物半導体の形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4859627A (ja) |
JP (1) | JPH0666274B2 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5130269A (en) * | 1988-04-27 | 1992-07-14 | Fujitsu Limited | Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same |
DE3918094A1 (de) * | 1989-06-02 | 1990-12-06 | Aixtron Gmbh | Verfahren zur herstellung von dotierten halbleiterschichten |
JPH042699A (ja) * | 1990-04-18 | 1992-01-07 | Mitsubishi Electric Corp | 結晶成長方法 |
US5225366A (en) * | 1990-06-22 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for and a method of growing thin films of elemental semiconductors |
JP2750330B2 (ja) * | 1991-12-17 | 1998-05-13 | 株式会社ジャパンエナジー | 化合物半導体装置の製造方法 |
US5330610A (en) * | 1993-05-28 | 1994-07-19 | Martin Marietta Energy Systems, Inc. | Method of digital epilaxy by externally controlled closed-loop feedback |
US6342277B1 (en) * | 1996-08-16 | 2002-01-29 | Licensee For Microelectronics: Asm America, Inc. | Sequential chemical vapor deposition |
US5916365A (en) * | 1996-08-16 | 1999-06-29 | Sherman; Arthur | Sequential chemical vapor deposition |
US6620723B1 (en) | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
US7732327B2 (en) | 2000-06-28 | 2010-06-08 | Applied Materials, Inc. | Vapor deposition of tungsten materials |
US7101795B1 (en) | 2000-06-28 | 2006-09-05 | Applied Materials, Inc. | Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer |
US7964505B2 (en) | 2005-01-19 | 2011-06-21 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
US6551929B1 (en) | 2000-06-28 | 2003-04-22 | Applied Materials, Inc. | Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques |
US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
US20020083897A1 (en) * | 2000-12-29 | 2002-07-04 | Applied Materials, Inc. | Full glass substrate deposition in plasma enhanced chemical vapor deposition |
US6765178B2 (en) | 2000-12-29 | 2004-07-20 | Applied Materials, Inc. | Chamber for uniform substrate heating |
US6998579B2 (en) | 2000-12-29 | 2006-02-14 | Applied Materials, Inc. | Chamber for uniform substrate heating |
US6825447B2 (en) * | 2000-12-29 | 2004-11-30 | Applied Materials, Inc. | Apparatus and method for uniform substrate heating and contaminate collection |
US20020127336A1 (en) * | 2001-01-16 | 2002-09-12 | Applied Materials, Inc. | Method for growing thin films by catalytic enhancement |
US6811814B2 (en) | 2001-01-16 | 2004-11-02 | Applied Materials, Inc. | Method for growing thin films by catalytic enhancement |
US6951804B2 (en) | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
US6660126B2 (en) | 2001-03-02 | 2003-12-09 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
US6734020B2 (en) | 2001-03-07 | 2004-05-11 | Applied Materials, Inc. | Valve control system for atomic layer deposition chamber |
US6849545B2 (en) | 2001-06-20 | 2005-02-01 | Applied Materials, Inc. | System and method to form a composite film stack utilizing sequential deposition techniques |
US7211144B2 (en) | 2001-07-13 | 2007-05-01 | Applied Materials, Inc. | Pulsed nucleation deposition of tungsten layers |
US7085616B2 (en) | 2001-07-27 | 2006-08-01 | Applied Materials, Inc. | Atomic layer deposition apparatus |
US7049226B2 (en) | 2001-09-26 | 2006-05-23 | Applied Materials, Inc. | Integration of ALD tantalum nitride for copper metallization |
US6936906B2 (en) | 2001-09-26 | 2005-08-30 | Applied Materials, Inc. | Integration of barrier layer and seed layer |
US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
US6729824B2 (en) | 2001-12-14 | 2004-05-04 | Applied Materials, Inc. | Dual robot processing system |
US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
US6998014B2 (en) | 2002-01-26 | 2006-02-14 | Applied Materials, Inc. | Apparatus and method for plasma assisted deposition |
US6827978B2 (en) | 2002-02-11 | 2004-12-07 | Applied Materials, Inc. | Deposition of tungsten films |
US6833161B2 (en) | 2002-02-26 | 2004-12-21 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
US7439191B2 (en) | 2002-04-05 | 2008-10-21 | Applied Materials, Inc. | Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications |
US6720027B2 (en) | 2002-04-08 | 2004-04-13 | Applied Materials, Inc. | Cyclical deposition of a variable content titanium silicon nitride layer |
US6846516B2 (en) | 2002-04-08 | 2005-01-25 | Applied Materials, Inc. | Multiple precursor cyclical deposition system |
US20030194825A1 (en) * | 2002-04-10 | 2003-10-16 | Kam Law | Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications |
US6875271B2 (en) | 2002-04-09 | 2005-04-05 | Applied Materials, Inc. | Simultaneous cyclical deposition in different processing regions |
US6869838B2 (en) * | 2002-04-09 | 2005-03-22 | Applied Materials, Inc. | Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications |
US7279432B2 (en) | 2002-04-16 | 2007-10-09 | Applied Materials, Inc. | System and method for forming an integrated barrier layer |
US6821563B2 (en) | 2002-10-02 | 2004-11-23 | Applied Materials, Inc. | Gas distribution system for cyclical layer deposition |
US7262133B2 (en) | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
JP2007523994A (ja) | 2003-06-18 | 2007-08-23 | アプライド マテリアルズ インコーポレイテッド | バリヤ物質の原子層堆積 |
US20090078309A1 (en) * | 2007-09-24 | 2009-03-26 | Emcore Corporation | Barrier Layers In Inverted Metamorphic Multijunction Solar Cells |
US20090078310A1 (en) * | 2007-09-24 | 2009-03-26 | Emcore Corporation | Heterojunction Subcells In Inverted Metamorphic Multijunction Solar Cells |
US10381505B2 (en) | 2007-09-24 | 2019-08-13 | Solaero Technologies Corp. | Inverted metamorphic multijunction solar cells including metamorphic layers |
US8895342B2 (en) | 2007-09-24 | 2014-11-25 | Emcore Solar Power, Inc. | Heterojunction subcells in inverted metamorphic multijunction solar cells |
US20090229658A1 (en) * | 2008-03-13 | 2009-09-17 | Emcore Corporation | Non-Isoelectronic Surfactant Assisted Growth In Inverted Metamorphic Multijunction Solar Cells |
EP2202784B1 (en) * | 2008-12-29 | 2017-10-25 | Imec | Method for manufacturing a junction |
US10062567B2 (en) * | 2015-06-30 | 2018-08-28 | International Business Machines Corporation | Reducing autodoping of III-V semiconductors by atomic layer epitaxy (ALE) |
US10411101B1 (en) | 2018-07-30 | 2019-09-10 | International Business Machines Corporation | P-N junction based devices with single species impurity for P-type and N-type doping |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE393967B (sv) * | 1974-11-29 | 1977-05-31 | Sateko Oy | Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket |
JPS62183110A (ja) * | 1986-02-06 | 1987-08-11 | Seiko Epson Corp | 3−v族化合物半導体薄膜の製造方法 |
-
1987
- 1987-07-01 JP JP62165705A patent/JPH0666274B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-01 US US07/214,241 patent/US4859627A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS649613A (en) | 1989-01-12 |
US4859627A (en) | 1989-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0666274B2 (ja) | ▲iii▼−v族化合物半導体の形成方法 | |
US5709745A (en) | Compound semi-conductors and controlled doping thereof | |
US5463978A (en) | Compound semiconductor and controlled doping thereof | |
JPH0812844B2 (ja) | ▲iii▼−v族化合物半導体およびその形成方法 | |
US5141893A (en) | Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate | |
JPH06244112A (ja) | 化合物半導体結晶の成長方法 | |
JPH11162850A (ja) | 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子 | |
JPH0562911A (ja) | 半導体超格子の製造方法 | |
WO2004084283A1 (ja) | 半導体結晶成長方法 | |
JP2004307253A (ja) | 半導体基板の製造方法 | |
US5141569A (en) | Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate | |
Geibel et al. | Vapor growth of CdTe as substrate material for Hg1-xCdxTeepitaxy | |
JPH1074700A (ja) | 半導体結晶成長方法 | |
JPH0310595B2 (ja) | ||
JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
JPH04199507A (ja) | 3―V族化合物半導体へのn型不純物固相拡散方法 | |
JPH0355438B2 (ja) | ||
JPS63222420A (ja) | ▲iii▼−▲v▼族化合物半導体の原子層エピタキシヤル成長方法 | |
JPS63248796A (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
JPH06291052A (ja) | 化合物半導体基板およびそれを用いた半導体装置並びに半導体基板の製造方法 | |
JP3106526B2 (ja) | 化合物半導体の成長方法 | |
KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
JPS63148616A (ja) | 半導体装置の製造方法 | |
JPS61145823A (ja) | 分子線エピタキシ成長法 | |
JPH01179788A (ja) | Si基板上への3−5族化合物半導体結晶の成長方法 |