KR100347519B1 - 반도체박막을 저온성장하는 방법 - Google Patents
반도체박막을 저온성장하는 방법 Download PDFInfo
- Publication number
- KR100347519B1 KR100347519B1 KR1019990046086A KR19990046086A KR100347519B1 KR 100347519 B1 KR100347519 B1 KR 100347519B1 KR 1019990046086 A KR1019990046086 A KR 1019990046086A KR 19990046086 A KR19990046086 A KR 19990046086A KR 100347519 B1 KR100347519 B1 KR 100347519B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- silicon thin
- natural oxide
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 95
- 239000010408 film Substances 0.000 claims abstract description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims description 28
- 238000002425 crystallisation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000000427 thin-film deposition Methods 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 239000007789 gas Substances 0.000 abstract description 7
- 238000004381 surface treatment Methods 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010298 pulverizing process Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 반응성가스를 사용하는 표면처리과정이나 고온에서 수소분위기로 열처리하는 과정이 필요없는 반도체박막을 저온성장하는 방법에 관한 것이다.
이러한 반도체박막을 저온성장하는 방법은, 자연산화막이 자연 생성된 기판 위에 단결정 실리콘 반도체박막을 성장하는 방법에 있어서, 상기 자연산화막이 생성된 기판 위에 불순물이 도핑된 비정질 실리콘박막을 증착하는 증착단계와, 상기 비정질 실리콘박막이 증착된 기판을 열처리하여 상기 자연산화막이 분쇄되면서 단결정화되도록 하는 열처리단계, 및 상기 비정질 실리콘박막의 단결정화 후 온도를 낮추어 단결정의 실리콘박막을 증착하는 단결정박막 증착단계를 포함한다.
Description
본 발명은 실리콘, 실리콘-게르마늄 반도체박막을 성장하는 방법에 관한 것으로서, 보다 상세하게 설명하면 반응성가스를 사용하는 표면처리과정이나 고온에서 수소분위기로 열처리하는 과정이 필요없는 반도체박막을 저온성장하는 방법에 관한 것이다.
종래의 반도체박막을 고온성장하는 방법은, 웨이퍼를 성장챔버에 넣은 상태에서 자연산화막을 제거하기 위하여 반응성가스를 사용하는 표면처리과정이나 고온에서 수소분위기로 열처리하는 과정을 필요로 한다. 이러한 반응성가스를 이용하는 표면처리법은 웨이퍼 위에 존재하는 다른 유전체 박막이나 금속막 등에 변형을 가져오게 한다. 또한, 고온에서 열처리하는 동안 이종접합박막 사이의 상호혼합이나 확산과 같은 부가적 현상들이 발생하게 된다.
따라서, 이와 같은 종래의 고온성장법이 가지는 공정상의 문제점을 해결할 수 있는 저온성장법이 고품질 단결정의 반도체박막과 균일한 다결정의 반도체박막을 성장하는 데 요구되고 있다. 이러한 요구에 부응하여 근래에는 반도체 소자를 제작하는 공정 중에서 열처리 온도와 시간의 한계가 점차 줄어들고 있으나, 저온성장의 제한적 요소로 인하여 저온성장법으로 고품질 단결정과 균일한 다결정의 요구를 쉽게 만족시키지 못하고 있다.
종래의 반도체박막을 성장하는 방법으로서, 미국특허 제5,470,799호가 있다. 이 선행특허는 Mitsubishi가 특허권자이고, 1995년 11월 28일자로 등록되었으며, 특허명칭은 "Method for pretreating semiconductor substrate by photochemically removing native oxide"이다.
이 선행특허에서는, 웨이퍼의 표면에 붙는 자연산화막이나 불순물을 제거하기 위하여, 성장챔버에 웨이퍼를 넣고 HCl가스를 흘리고, 자외선을 조사하면서 온도를 200∼700℃ 사이로 올린다. 이로써, 자연산화막과 HCl가스 사이에 일어나는 반응을 자외선에 의하여 가속화한다. 이때, 조사하는 자외선의 에너지에 따라 자연산화막과 불순물의 제거되는 정도가 결정된다. 그러나, 이 방법은 반응가스와 자외선에 기판의 표면이 노출되기 때문에 이로 인해 표면에 결함을 발생시키는 등의 문제점이 유발되는 문제점이 있다.
다른 종래기술로서, 미국특허 제5,843,829호가 있다. 이 선행특허는 Fujitsu Limited와 VLSI Limited가 특허권자이고, 1998년 12월 1일 자로 등록되었으며, 특허명칭은 "Method for fabricating semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof"이다.
이러한 선행특허는, 기판 위에 비정질실리콘을 증착하고 그 위에 산화가스를 넣은 상태에서 산화막을 형성한다. 그 후 비정질이 다결정 상태로 변하도록 조절한다. 이 방법은 표면에 산화막을 먼저 형성하고 고온에서 비정질의 결정화를 행함으로써 표면에 굴곡이 생성되지 않고 평탄하게 되도록 한다.
그러나, 이 선행특허는 기판을 산화시키고 다시 결정화시키기 때문에 열처리를 중복되게 수행해야 하는 문제점이 있다. 또한, 비정질박막을 평탄한 다결정으로 성장하는 방법은 제공하지만 이를 위하여 기판에 산화막을 생성하여야 하기 때문에 공정이 복잡해지는 문제점이 있다.
종래기술로서, 도 1은 일반적이고 단순한 방식으로 반도체박막을 저온성장했을 때의 결정의 단면 구조도이다. 즉, 웨이퍼 표면에 생성된 자연산화막을 제거하지 않은 채로 단결정 박막을 성장했을 때의 결정의 단면도이다. 웨이퍼 기판(11)을 H2SO4/H2O2와 H2O/HF 세척법, RCA법 등을 이용하여 세척하고 성장챔버에 장입하는 사이에, 기판의 표면에는 수 원자층 단위의 자연산화막들(12)이 불균일하게 형성된다. 이렇게 자연산화막들(12)이 생성된 기판(11) 위에 단결정 박막(13)을 성장시키면, 증착초기에는 결정이 완전히 노출된 웨이퍼 기판부분에만 선택적 성장이 일어난다.
이로 인해 성장이 진행되는 동안에 쌍정(14)과 적층결함과 같은 결정결함이 형성되며, 이 결정결함의 농도는 성장이 진행됨에 따라 점점 높아진다. 이러한 결정결함이 누적되면 결정립이 V자 형태로 보이면서 성장하게 되고, 이렇게 생성된 결정립들은 자연산화막 같이 불균일하게 이루어져 그 크기와 깊이와 표면의 분포의 조절이 불가능해진다.
또한, 이러한 결정립들은 때때로 과성장으로 의해 반구의 형태로 성장하는 바, 표면에 난반사를 일으킴으로써 우윳빛으로 보이는 매우 불균일한 박막으로 진행시키기도 한다. 따라서, 고품질의 단결정을 성장하기 위하여 성장챔버에 넣어진 웨이퍼에 존재하는 자연산화막의 문제를 적절히 해결하여야 한다.
도 1을 살펴보면, 종래의 반도체박막 성장법으로는 미세한 결정구조가 균일하게 형성되는 다결정박막을 성장시키기가 어려움을 알 수 있다. 고진공 화학증착법이나 분자선증착법 등을 이용하여 500℃ 이하에서 저온성장을 하는 경우에 있어서도 웨이퍼 기판은 위에 성장되는 박막에게 씨앗으로 작용한다. 이 때문에 성장 초기에는 단결정이 다소간 성장되다가 임계의 두께를 지나서야 쌍정과 적층결함 같은 V자 결정결함이 생성되어 불균일한 다결정박막으로 성장이 진행된다.
이렇게 불균일한 V형 결정립들은 도 5의 a곡선에서 알 수 있듯이 불순물의 도핑농도가 계면에서 적다가 표면 쪽으로 가면서 증가하는 현상을 일으킨다. 즉, 단결정으로 성장되는 계면에서는 성장온도에 의해 결정되는 고상융해의 한계농도로 인하여 도핑농도가 낮지만, V형태의 결정립이 생성되는 두께부터 불순물의 도핑농도가 2배 내지 5배 정도로 크게 증가하기 시작한다. 이렇게 불균일하게 형성된 다결정박막은 반도체소자의 동작에 있어서 전류와 전계의 집속을 일으키고, 따라서 누설전류를 발생시키거나 소자의 동작이 불안정하게 하거나, 수명을 감소시키거나, 신뢰성을 떨어뜨리게 된다.
이렇듯 자연산화막으로 인한 불균일한 형태의 다결정 성장은 소자특성이 바람직하지 않은 영향을 미치게 되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 기판에 형성된 자연산화막 위에 고농도의 불순물이 도핑된 비정질 실리콘을 증착하고, 열처리하여 산화막의 분해를 가속화함으로써, 열처리 온도가 낮고, 결정화나 산화막 분해능력이 월등한 반도체박막을 저온성장하는 방법을 제공하는 데 있다.
도 1은 종래기술에 의한 단순한 성장법에 의해 저온성장된 박막결정의 단면개략도,
도 2는 본 발명의 한 실시예에 따라 웨이퍼 기판에 비정질 실리콘박막을 성장한 상태를 도시한 단면도,
도 3은 본 발명의 한 실시예에 따른 고품질 단결정의 반도체박막을 도시한 단면 개략도,
도 4는 본 발명의 한 실시예에 따른 균일한 다결정의 반도체박막을 도시한 단면 개략도,
도 5는 불순물분포를 도시한 그래프도이다.
상기한 목적을 달성하기 위한 본 발명에 따르면 고품질의 단결정 실리콘 반도체박막을 저온성장하는 방법이 제공된다. 이는, 자연산화막이 자연 생성된 기판 위에 단결정 실리콘 반도체박막을 성장하는 방법에 있어서, 상기 자연산화막이 생성된 기판 위에 불순물이 도핑된 비정질 실리콘박막을 증착하는 증착단계와, 상기 비정질 실리콘박막이 증착된 기판을 열처리하여 상기 자연산화막이 분쇄되면서 단결정화되도록 하는 열처리단계, 및 상기 비정질 실리콘박막의 단결정화 후 온도를 낮추어 단결정의 실리콘박막을 증착하는 단결정박막 증착단계를 포함한다.
양호하게는, 상기 비정질 실리콘박막의 두께는 적어도 20 nm 이상이고, 상기 증착단계는 비정질 실리콘박막이 완벽한 비정질로 형성되도록 500℃ 이하의 온도에서 수행되며, 상기 열처리단계는 700℃ 이상의 온도에서 수 초간 수행된다.
양호하게는, 상기 증착단계의 불순물은 1×1019/cm3∼ 5×1022/cm3의 고농도로 주입되고, 상기 불순물은 붕소(B), 인(P), 비소(As), 안티모니(Sb)등과 같은 p형, n형 불순물들 중 어느 하나를 사용한다.
또한, 본 발명에 따르면 균일한 다결정 실리콘 반도체박막을 저온성장하는 방법이 제공된다. 이는, 자연산화막이 자연 생성된 기판 위에 다결정 실리콘 반도체박막을 성장하는 방법에 있어서, 상기 자연산화막이 생성된 기판 위에 비정질 실리콘박막을 증착하는 증착단계와, 상기 비정질 실리콘의 결정화를 억제하면서 다결정 실리콘박막 성장을 위한 온도로 조절하는 온도조절단계, 및 상기 비정질 실리콘박막 위에 다결정 실리콘박막을 증착하는 다결정박막 증착단계를 포함한 것을 특징으로 한다.
양호하게는, 상기 증착단계의 비정질 실리콘박막은 1×1019/cm3이하의 저농도로 불순물을 도핑하거나, 도핑하지 않는 것을 특징으로 한다.
양호하게는, 상기 온도조절단계의 온도조절율은 100℃/sec 이상인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "반도체박막을 저온성장하는 방법"을 보다 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 한 실시예에 따라 웨이퍼 기판 위에 비정질 실리콘박막을 성장시킨 상태를 도시한 단면도이다. 기판(21)을 습식 세척하고 성장챔버에 기판(21)을 장입한 후에 500℃ 이하에서 약 5nm에서 50nm 정도의 비정질 실리콘박막(13)을 증착한다. 이때, 비정질 실리콘박막(13)과 기판(12)의 계면에는 자연산화막(12)이 형성되어 있다. 증착된 실리콘박막은 비정질이므로 불균일한 자연산화막(12)이 존재하여도 결정결함이나 다결정상이 형성되지 않는다.
이때, 비정질 실리콘박막(13)은 성장방식과 성장조건에 의존하겠으나 충분히 저온에서 성장하여 완벽히 비정질 상태를 유지하도록 하고, 위에 성장되는 박막의 성장조건이나 열처리의 조건에 부합되는 두께로 성장한다. 이때, 충분히 저온의 의미는 500 ℃ 이하의 온도 범위이고, 열처리의 조건에 부합되는 두께는 100 Å 정도이다. 비정질 실리콘을 결정화하는 데 필요한 활성화에너지는 약 2.7eV 이고, 결정화 속도는 800℃에서 400 nm/s 로서 빠르기 때문에, 비정질 실리콘박막을 수 초동안 열처리하면 단결정박막을 얻을 수 있다.
도 3은 본 발명의 한 실시예에 따른 고품질의 단결정 실리콘 반도체박막을 도시한 단면도이다. 도 2에 도시된 바와 같은 비정질 실리콘박막을 단결정박막으로 결정화하기 위하여 열처리하는 동안에 붕소(B), 인(P), 비소(As), 안티모니(Sb)와 같은 불순물을 1×1019/cm3∼ 5×1022/cm3의 고농도로 주입한다. 비정질 실리콘박막(32)은 20 nm 이상의 두께로 증착하며, 열처리하는 동안에 주입되는 불순물들이 자연산화막(34)의 분쇄를 가속화한다.
즉, 주입되는 불순물들은 자연산화막 내에 침투하여, 자연산화막 내의 산소와 실리콘의 결합, 및 자연산화막을 구성하는 사방정 단위 세포들 사이에 무작위로 연결된 망을 약하게 만들어 산화막 분쇄를 용이하게 한다. 또한, 500℃ 이하의 저온에서 성장하는 비정질 실리콘박막은 고상융해의 한계농도가 없기 때문에 주입되는 거의 모든 불순물이 충분히 융해될 수 있으므로 불순물의 농도를 4 % 원자농도 이상으로 손쉽게 할 수 있다.
자연산화막의 두께는 수 원자층에 해당되며, 앞서 설명하였듯이 웨이퍼 기판을 세척한 후에 성장챔버로 이동하는 사이에 불균일하게 생성된다. 이 자연산화막은 비정질 실리콘박막이 700℃ 이상에서 열처리되는 동안에 실리콘과 산소로 분쇄되는데, 산소가 확산으로 비정질 실리콘박막 내부에 퍼지면서 불균일하게 존재하는 자연산화막의 농도가 낮아지므로 박막에 존재할 수 있는 응력의 집중을 막아준다.자연산화막이 분쇄되어 퍼지는 두께는 열처리온도와 시간에 따라 차이가 나는데, 800℃ 에서 10초 동안 열처리하는 경우 자연산화막의 분포되는 두께는 약 15 nm가 된다. 따라서 비정질 실리콘박막은 이러한 자연산화막의 퍼짐 현상을 버틸 수 있는 두께로 하기 위하여 20 nm 이상으로 성장한다.
비정질 실리콘박막을 열처리하는 동안에 비정질은 결함이 없는 완벽한 단결정으로 결정화된다. 이와같이 단결정이 이루어지면 증착 온도를 저온으로 낮추고, 그 위에 단결정의 실리콘박막(33)을 증착한다. 이때, 상기 증착 온도는 약 550 ~ 750 ℃ 정도의 온도 범위이다. 따라서, 도 3에 도시된 바와 같이 결정결함이 전혀 존재하지 않는 고품질 단결정 실리콘박막을 얻을 수 있다.
도 5의 b 곡선은 불순물 농도의 깊이분포를 도시한 곡선이다. 단결정 실리콘박막의 성장이 균일하게 이루어지므로 단결정에 맞는 불순물의 농도가 성장온도에 의해 좌우되어 농도가 감소하였고, 깊이방향으로 결정성이 변화하지 않으므로 불순물이 일정하게 도핑되는 결과를 얻을 수 있다.
도 4는 본 발명의 한 실시예에 따른 균일한 다결정의 실리콘박막을 도시한 단면도이다. 이 균일한 다결정 실리콘박막은 위에서 설명된 단결정 실리콘박막을 성장하는 원리를 반대로 이용한다. 즉, 자연산화막(44)이 생성된 기판(41) 위에 비정질 실리콘박막(42)을 성장시킨다. 그 다음, 비정질 실리콘박막(42)의 결정화를 억제하면서 성장챔버의 온도를 다결정박막을 성장시키는 데 필요한 온도로 상승시킨다. 이때, 비정질 실리콘박막이 결정화를 억제하기 위한 온도상승율은 100℃/sec 이상이다. 즉, 1초에 적어도 100℃ 이상의 온도를 상승시킨다. 비정질 실리콘박막은 550℃ ∼ 750℃ 에서 다결정화되기 때문에 성장챔버의 내부 온도가550℃ ∼750℃가 될 때까지 가열한다.
또한, 비정질 실리콘박막(42)의 결정화를 억제하기 위하여, 비정질 실리콘에는 도핑을 전혀 하지 않거나 불순물의 농도를 1019/cm3이하로 낮게 유지한다. 또한, 700℃ 이하에서의 저온 열처리 등으로 결정화 속도를 낮추어서 그 위에 다결정의 핵 생성이 균일하게 일어나도록 한다. 위에서 설명된 바와 같이 도핑농도가 높은 경우에는 자연산화막의 분쇄와 결정화 속도가 매우 빠르므로 다결정을 성장하기 위해서는 온도를 올리는 동시에 증착을 하여야 한다.
도 1은 불균일한 V형 결함 또는 다결정이 수백 nm 사이의 간격으로 서로 다른 크기로 일정치 않게 형성되는 반면에, 본 발명에 따른 도 4는 수 nm로 깊이방향 분포가 균일하고 10배 이상으로 면밀도가 높은 다결정박막(43)이 형성된다. 따라서, 이러한 다결정의 박막형성기술을 소자에 적용하면 전류와 전계의 집속을 방지하게 되고, 매우 낮은 저항을 제공하는 동시에 신뢰성을 높이고 수명을 길게 하는 데 매우 중요한 역할을 한다.
도 5의 c 곡선은 불순물 농도의 깊이분포를 도시한다. 다결정 실리콘박막의 성장이 비정질 실리콘박막 위에서 균일하게 이루어지므로 고농도의 불순물이 일정하게 도핑되는 결과를 얻을 수 있다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 실리콘 반도체박막을 성장하는 데 있어서, 저온에서의 공정이 가능하므로 매우 유용하며 생산성을 높일 수 있으며, 간단한 방식으로 고품질의 단결정과 균일한 다결정을 성장시킬 수 있다. 이러한 기술은 HBT의 다결정, 단결정 에미터, MOSFET, MODFET의 shallow junction, 또는 다결정 게이트에 적용할 수 있다.
따라서, 본 발명에서 제시하는 고품질의 단결정 성장법과 균일한 다결정의 성장법은 저온 공정이 요구되는 차세대 극미세 실리콘반도체나 양자소자 제작공정에 유용하게 사용될 수 있을 것이다.
Claims (10)
- 자연 산화막이 생성된 기판 위에 단결정 실리콘 반도체 박막을 성장하는 방법에 있어서,상기 자연 산화막이 생성된 기판 위에 불순물이 도핑된 비정질 실리콘 박막을 500 ℃ 이하에서 증착하는 증착 단계;상기 비정질 실리콘 박막이 증착된 기판을 700 ℃ 이상에서 열처리하여 상기 자연 산화막이 분쇄되면서 단결정화되도록 하는 열처리 단계; 및상기 비정질 실리콘 박막의 단결정화 후, 온도를 550 ~ 750 ℃ 범위에서 단결정의 실리콘 박막을 증착하는 단결정 박막 증착 단계;를 포함하는 것을 특징으로 하는 반도체 박막을 저온 성장하는 방법.
- 제 1 항에 있어서, 상기 증착단계의 비정질 실리콘박막의 두께는 적어도 20 nm 이상인 것을 특징으로 하는 반도체박막을 저온성장하는 방법.
- 삭제
- 삭제
- 제 1 항에 있어서, 상기 증착단계의 불순물은 붕소(B), 인(P), 비소(As), 안티모니(Sb)등과 같은 p형, n형 불순물들 중 어느 하나인 것을 특징으로 하는 반도체박막을 저온성장하는 방법.
- 제 5 항에 있어서, 상기 증착단계의 불순물은 1×1019/cm3∼ 5×1022/cm3의 고농도로 주입되는 것을 특징으로 하는 반도체박막을 저온성장하는 방법.
- 자연 산화막이 생성된 기판 위에 다결정 실리콘 반도체 박막을 성장하는 방법에 있어서,상기 자연 산화막이 생성된 기판 위에 비정질 실리콘 박막을 500 ℃ 이하에서 증착하는 증착 단계;상기 비정질 실리콘의 결정화를 억제하면서 다결정 실리콘 박막 성장을 위하여 700 ℃ 이상의 온도로 상승시키면서 열처리를 수행하는 열처리 단계; 및상기 결과물 상에 다결정 실리콘 박막을 550 ~ 750 ℃ 범위에서 증착하는 다결정 박막 증착 단계;를 포함하는 것을 특징으로 하는 반도체 박막을 저온 성장하는 방법.
- 제 7 항에 있어서, 상기 증착단계의 비정질 실리콘박막은 불순물을 도핑하지 않는 것을 특징으로 하는 반도체박막을 저온성장하는 방법.
- 제 7 항에 있어서, 상기 증착단계의 비정질 실리콘박막은 붕소(B), 인(P), 비소(As), 안티모니(Sb) 등과 같은 p형, n형 불순물들 중 어느 하나의 불순물을 1×1019/cm3이하의 저농도로 도핑하는 것을 특징으로 하는 것을 특징으로 하는 반도체박막을 저온성장하는 방법.
- 제 7 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 열처리 단계의 온도조절율은 100℃/sec 이상인 것을 특징으로 하는 반도체박막을 저온성장하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046086A KR100347519B1 (ko) | 1999-10-22 | 1999-10-22 | 반도체박막을 저온성장하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046086A KR100347519B1 (ko) | 1999-10-22 | 1999-10-22 | 반도체박막을 저온성장하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010038202A KR20010038202A (ko) | 2001-05-15 |
| KR100347519B1 true KR100347519B1 (ko) | 2002-08-07 |
Family
ID=19616541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990046086A KR100347519B1 (ko) | 1999-10-22 | 1999-10-22 | 반도체박막을 저온성장하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100347519B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525436B1 (ko) * | 2001-05-25 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| US6695955B2 (en) | 2001-05-25 | 2004-02-24 | Lg.Philips Lcd Co., Ltd. | Method of forming polycrystalline silicon for liquid crystal display device |
| KR100425156B1 (ko) * | 2001-05-25 | 2004-03-30 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| KR100442289B1 (ko) * | 2001-06-01 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 |
-
1999
- 1999-10-22 KR KR1019990046086A patent/KR100347519B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010038202A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0085434B1 (en) | Semiconductor devices and method for making the same | |
| US6403497B1 (en) | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| US6057200A (en) | Method of making a field effect transistor having an elevated source and an elevated drain | |
| US6794713B2 (en) | Semiconductor device and method of manufacturing the same including a dual layer raised source and drain | |
| US6562736B2 (en) | Manufacturing method for semiconductor device | |
| JPS6310573A (ja) | 半導体装置の製造方法 | |
| WO2006033292A1 (ja) | 半導体ウェーハの製造方法 | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| KR100347519B1 (ko) | 반도체박막을 저온성장하는 방법 | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| RU2301476C1 (ru) | Способ изготовления гетероструктуры | |
| JP3281431B2 (ja) | 薄膜トランジスタ | |
| US6306212B1 (en) | Gallium arsenide semiconductor devices fabricated with insulator layer | |
| JPS5856406A (ja) | 半導体膜の製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| JP2749945B2 (ja) | 固相結晶成長法 | |
| JPH0620056B2 (ja) | ＣａＦ▲下２▼膜成長方法 | |
| JP3149457B2 (ja) | シリコンゲルマニウム膜，シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置 | |
| JP2023138469A (ja) | ４ｈ－ｓｉｃ物質と直接コンタクトする３ｃ－ｓｉｃ層を形成するために４ｈ－ｓｉｃ物質のウエハを処理するプロセス | |
| JPS59181609A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |