JPH0620056B2 - ＣａＦ▲下２▼膜成長方法 - Google Patents
ＣａＦ▲下２▼膜成長方法Info
- Publication number
- JPH0620056B2 JPH0620056B2 JP63171685A JP17168588A JPH0620056B2 JP H0620056 B2 JPH0620056 B2 JP H0620056B2 JP 63171685 A JP63171685 A JP 63171685A JP 17168588 A JP17168588 A JP 17168588A JP H0620056 B2 JPH0620056 B2 JP H0620056B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- caf
- substrate
- growth
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 20
- 229910004261 CaF 2 Inorganic materials 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 87
- 239000013078 crystal Substances 0.000 claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000010408 film Substances 0.000 description 135
- 238000000137 annealing Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000002003 electron diffraction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001093 holography Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/12—Halides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/901—Levitation, reduced gravity, microgravity, space
- Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁層としてCaF2を用いたSOI(Silicon on Ins
ulator)構造を形成するためのSi基板上への単結晶CaF2
膜の成長方法に関するものである。
ulator)構造を形成するためのSi基板上への単結晶CaF2
膜の成長方法に関するものである。
Si基板上に単結晶絶縁膜を形成し、更にこの絶縁膜上に
単結晶Si膜を形成したSOI 構造を有するものは、半導体
集積回路における高集積化、高速化、低消費電力化を図
れるものとして知られている。
単結晶Si膜を形成したSOI 構造を有するものは、半導体
集積回路における高集積化、高速化、低消費電力化を図
れるものとして知られている。
CaF2は立方晶構造をもち、その格子定数は5.46Åであっ
てSiとの格子不整合率は 0.6％と極めて良いので、良質
な単結晶CaF2を単結晶Si基板上に成長させることがで
き、SOI 構造における絶縁膜として用いることが考えら
れている。そして、真空中では化学量論組成を保ったCa
F2の蒸発が容易に起こるので、CaF2の成長には真空蒸着
法，分子線エピタキシ法が適用される。
てSiとの格子不整合率は 0.6％と極めて良いので、良質
な単結晶CaF2を単結晶Si基板上に成長させることがで
き、SOI 構造における絶縁膜として用いることが考えら
れている。そして、真空中では化学量論組成を保ったCa
F2の蒸発が容易に起こるので、CaF2の成長には真空蒸着
法，分子線エピタキシ法が適用される。
Si(111) 基板〔(111)面を主面とする単結晶Si基板〕上
へのCaF2(111)膜の成長に関しては、例えばJapan Journ
al of Applied physics Vol.22,No.10,October,1983,pp
1474-1481に示されている如く、その結晶性及び平坦性
について満足がいく膜が得られているが、Si／CaF2／Si
構造からなるSOI 構造を形成するための絶縁膜として用
いる場合には難点がある。即ち、基板温度 700℃近傍に
て成長させたCaF2(111)膜は比較的、化学的安定性を有
しているが、それ以下の基板温度にて成長させた膜は化
学的に不安定であって、酸，アルカリ，有機溶剤に溶け
易く、半導体装置の製造プロセスに適さない。またCaF2
(111)膜上に成長されるSi(111)膜はその(111)面の多く
のダングリングボンドを持っているので、MOS デバイス
のための酸化膜を形成した場合のSi／SiO2界面で界面準
位密度が高くなってしまい、MOS デバイスとして十分な
特性が得られない。
へのCaF2(111)膜の成長に関しては、例えばJapan Journ
al of Applied physics Vol.22,No.10,October,1983,pp
1474-1481に示されている如く、その結晶性及び平坦性
について満足がいく膜が得られているが、Si／CaF2／Si
構造からなるSOI 構造を形成するための絶縁膜として用
いる場合には難点がある。即ち、基板温度 700℃近傍に
て成長させたCaF2(111)膜は比較的、化学的安定性を有
しているが、それ以下の基板温度にて成長させた膜は化
学的に不安定であって、酸，アルカリ，有機溶剤に溶け
易く、半導体装置の製造プロセスに適さない。またCaF2
(111)膜上に成長されるSi(111)膜はその(111)面の多く
のダングリングボンドを持っているので、MOS デバイス
のための酸化膜を形成した場合のSi／SiO2界面で界面準
位密度が高くなってしまい、MOS デバイスとして十分な
特性が得られない。
これに対して、Si(100) 基板上に成長させたCaF2(100)
膜は、成長温度の如何にかかわらず化学的に安定であ
り、半導体装置の製造プロセスを容易に行え、またSi／
SiO2界面での界面準位密度も小さくMOS デバイス作製に
適している。
膜は、成長温度の如何にかかわらず化学的に安定であ
り、半導体装置の製造プロセスを容易に行え、またSi／
SiO2界面での界面準位密度も小さくMOS デバイス作製に
適している。
ところがSi(100) 基板上へのCaF2(100) 膜の成長は、成
長の最適基板温度範囲が 500〜 600℃に限られ、しかも
成長膜の表面モホロジーも円柱状構造をもった荒れた面
となることが知られており、改善が望まれている。
長の最適基板温度範囲が 500〜 600℃に限られ、しかも
成長膜の表面モホロジーも円柱状構造をもった荒れた面
となることが知られており、改善が望まれている。
そこで、結晶性及び表面ホロモジーを改善する手段とし
ては、Journal of Electrochemical Society Vol.133,N
o1,January,1986,pp224-227に示されているように、CaF
2(100) 膜成長後にアニー（ル処理rapid thermal annea
ling)を施すことが考えられる。そしてこの文献による
と、Si(100)基板上に基板温度 300℃以上の如何なる温
度にて成長したCaF2(100) 膜でも、1100℃，20秒アルゴ
ン雰囲気中でのアニール処理によって結晶性が改善さ
れ、同時に表面モホロジーを荒れた表面から平坦な表面
へと変化していることが報告されている。
ては、Journal of Electrochemical Society Vol.133,N
o1,January,1986,pp224-227に示されているように、CaF
2(100) 膜成長後にアニー（ル処理rapid thermal annea
ling)を施すことが考えられる。そしてこの文献による
と、Si(100)基板上に基板温度 300℃以上の如何なる温
度にて成長したCaF2(100) 膜でも、1100℃，20秒アルゴ
ン雰囲気中でのアニール処理によって結晶性が改善さ
れ、同時に表面モホロジーを荒れた表面から平坦な表面
へと変化していることが報告されている。
上述のアニール処理はCaF2(100) 膜の結晶性及び表面モ
ホロジーの改善には有効な手段である。ところが上記文
献でも報告されているように、アニール処理の温度，時
間及び雰囲気ガス等の条件の制御性に難がある。またア
ニール処理後のCaF2(100) 膜表面には〈110 〉方向に沿
って切石形のクラックが発生し易く、この様なクラック
はCaF2(100) 膜上に成長させたSi膜の品質を低下させる
だけでなく、CaF2絶縁膜そのものの耐圧低下を招き、リ
ーク電流を増大させて絶縁膜特性を劣化させるという問
題点がある。
ホロジーの改善には有効な手段である。ところが上記文
献でも報告されているように、アニール処理の温度，時
間及び雰囲気ガス等の条件の制御性に難がある。またア
ニール処理後のCaF2(100) 膜表面には〈110 〉方向に沿
って切石形のクラックが発生し易く、この様なクラック
はCaF2(100) 膜上に成長させたSi膜の品質を低下させる
だけでなく、CaF2絶縁膜そのものの耐圧低下を招き、リ
ーク電流を増大させて絶縁膜特性を劣化させるという問
題点がある。
本発明はかかる事情に鑑みてなされたものであり、クラ
ック発生を招くことなく、平坦な表面モホロジーであっ
て、しかもその結晶性が良好であるCaF2膜をSi基板上に
成長させることができるCaF2膜成長方法を提供すること
を目的とする。
ック発生を招くことなく、平坦な表面モホロジーであっ
て、しかもその結晶性が良好であるCaF2膜をSi基板上に
成長させることができるCaF2膜成長方法を提供すること
を目的とする。
本発明に係る第１のCaF2膜成長方法は、(100)面を主面
とする単結晶Si基板上にCaF2膜を成長させる方法におい
て、前記単結晶Si基板上にこの基板温度を約 550℃乃至
600℃として薄い単結晶CaF2膜を成長させ、次いでこの
単結晶CaF2膜上に基板温度を約 750℃以上として他の単
結晶CaF2膜を成長させることを特徴とする。また第２の
CaF2膜成長方法は、第１のCaF2膜成長方法において、最
初に成長させる薄い単結晶CaF2膜の膜厚を42ｎｍ以上と
し、また全体の単結晶CaF2膜の膜厚を 100ｎｍ以上とす
ることを特徴する。更に第３のCaF2膜成長方法は、第２
のCaF2膜成長方法において、薄い単結晶CaF2膜を成長さ
せた後、基板温度を 800℃以上として熱処理することを
特徴とする。
とする単結晶Si基板上にCaF2膜を成長させる方法におい
て、前記単結晶Si基板上にこの基板温度を約 550℃乃至
600℃として薄い単結晶CaF2膜を成長させ、次いでこの
単結晶CaF2膜上に基板温度を約 750℃以上として他の単
結晶CaF2膜を成長させることを特徴とする。また第２の
CaF2膜成長方法は、第１のCaF2膜成長方法において、最
初に成長させる薄い単結晶CaF2膜の膜厚を42ｎｍ以上と
し、また全体の単結晶CaF2膜の膜厚を 100ｎｍ以上とす
ることを特徴する。更に第３のCaF2膜成長方法は、第２
のCaF2膜成長方法において、薄い単結晶CaF2膜を成長さ
せた後、基板温度を 800℃以上として熱処理することを
特徴とする。
まず、(100) 面を主面とする単結晶Si基板上に基板温度
を約 550〜 600℃にて第１段階の薄い単結晶CaF2膜を成
長させる。次いで基板温度を 750℃以上としてこの薄い
単結晶CaF2膜上に第２段階の単結晶CaF2膜を成長させ
る。そうすると第２段階にあっては薄い単結晶CaF2膜上
に単結晶CaF2膜を成長するので、基板温度を上げても単
結晶CaF2膜は成長される。そしてその際の基板温度を 7
50℃以上とすることにより、表面モホロジーが平坦であ
り結晶性が良好である単結晶CaF2膜が成長される。また
この成長工程において、第１段階のCaF2膜の膜厚を42ｎ
ｍ以上とする、または成長させるCaF2膜の全体の膜厚を
100ｎｍ以上とする、または第１段階の成長の後に基板
温度を 800℃以上として熱処理すると、表面モホロジー
がより平坦であり結晶性がより良好である単結晶性CaF2
膜が成長される。
を約 550〜 600℃にて第１段階の薄い単結晶CaF2膜を成
長させる。次いで基板温度を 750℃以上としてこの薄い
単結晶CaF2膜上に第２段階の単結晶CaF2膜を成長させ
る。そうすると第２段階にあっては薄い単結晶CaF2膜上
に単結晶CaF2膜を成長するので、基板温度を上げても単
結晶CaF2膜は成長される。そしてその際の基板温度を 7
50℃以上とすることにより、表面モホロジーが平坦であ
り結晶性が良好である単結晶CaF2膜が成長される。また
この成長工程において、第１段階のCaF2膜の膜厚を42ｎ
ｍ以上とする、または成長させるCaF2膜の全体の膜厚を
100ｎｍ以上とする、または第１段階の成長の後に基板
温度を 800℃以上として熱処理すると、表面モホロジー
がより平坦であり結晶性がより良好である単結晶性CaF2
膜が成長される。
以下本発明をその実施例を示す図面に基づいて説明す
る。
る。
第１図(a)〜(c)は本発明に係るCaF2膜成長方法の工程図
である。化学的に洗浄したSi(100) 基板１を図示しない
MBE （分子線エピタキシー）成長装置の試料室にセット
し、10-9Torr台まで真空排気して、10-11Torr台の真空
度に保持されている成長室にSi基板１を移す。
である。化学的に洗浄したSi(100) 基板１を図示しない
MBE （分子線エピタキシー）成長装置の試料室にセット
し、10-9Torr台まで真空排気して、10-11Torr台の真空
度に保持されている成長室にSi基板１を移す。
Si基板１を 850℃まで昇温して約20〜30分間に亘ってこ
の温度を保持し、Si基板１表面の薄い自然酸化膜及びコ
ンタミネーションを熱的に除去して清浄表面を露出させ
る（第１図(a)）。清浄表面が露出したかどうかはMBE
成長装置に備えられた電子線回折装置を用いて判断す
る。
の温度を保持し、Si基板１表面の薄い自然酸化膜及びコ
ンタミネーションを熱的に除去して清浄表面を露出させ
る（第１図(a)）。清浄表面が露出したかどうかはMBE
成長装置に備えられた電子線回折装置を用いて判断す
る。
その後Si基板１の温度を約 550℃に降下させ、予め1145
〜1230℃に昇温しておいたCaF2を充填するクヌードセン
セルから、温度に応じた分子線強度を有するCaF2分子線
をSi基板１へ照射し、第１段階の成長（CaF2(100) 膜2a
の成長）を開始する。なおこの際の成長の開始，終了は
クヌードセンセルの前方に設置されたシャッタの開閉に
より制御され、またこのときの成長速度は0.2 〜 1.0μ
ｍ／時である。
〜1230℃に昇温しておいたCaF2を充填するクヌードセン
セルから、温度に応じた分子線強度を有するCaF2分子線
をSi基板１へ照射し、第１段階の成長（CaF2(100) 膜2a
の成長）を開始する。なおこの際の成長の開始，終了は
クヌードセンセルの前方に設置されたシャッタの開閉に
より制御され、またこのときの成長速度は0.2 〜 1.0μ
ｍ／時である。
第２図はSi(100) 基板上へのCaF2(100) 膜成長の温度依
存性を示すグラフであり、チャンネリング収率の値から
基板温度が約 550〜 600℃の間でのみ良好な結晶性を有
するCaF2(100) 膜の成長がSi(100) 基板上になされるこ
とがわかる。
存性を示すグラフであり、チャンネリング収率の値から
基板温度が約 550〜 600℃の間でのみ良好な結晶性を有
するCaF2(100) 膜の成長がSi(100) 基板上になされるこ
とがわかる。
Si基板１の温度を 550℃として該Si基板１上に５〜 100
nm程度の薄い膜厚のCaF2(100) 膜2aを成長させる（第１
図(b)）。この際の表面状態を走査型電子顕微鏡（Scann
ing Electron Microscope;SEM）による電子顕微鏡写真
（以下SEM 写真という）である第３図，第１０図に示
す。なお第３図はCaF2膜2aの膜厚を 5ｎｍとした場合、
第１０図はCaF2膜2aの膜厚を70ｎｍとした場合における
SEM 写真である。
nm程度の薄い膜厚のCaF2(100) 膜2aを成長させる（第１
図(b)）。この際の表面状態を走査型電子顕微鏡（Scann
ing Electron Microscope;SEM）による電子顕微鏡写真
（以下SEM 写真という）である第３図，第１０図に示
す。なお第３図はCaF2膜2aの膜厚を 5ｎｍとした場合、
第１０図はCaF2膜2aの膜厚を70ｎｍとした場合における
SEM 写真である。
次に、基板温度を約 750℃以上に昇温してCaF2膜2a上に
引き続き第２段階のCaF2(100) 膜2bを成長させてCaF2膜
２を形成する（第１図(c)）。
引き続き第２段階のCaF2(100) 膜2bを成長させてCaF2膜
２を形成する（第１図(c)）。
この際、CaF2膜2bの成長はSi基板１上への成長ではな
く、CaF2膜2a上への成長であるので、基板温度が 550〜
600℃の範囲になくともその成長は行われる。
く、CaF2膜2a上への成長であるので、基板温度が 550〜
600℃の範囲になくともその成長は行われる。
第２段階の成長における基板温度を 750℃とし、CaF2膜
２を 500ｎｍ成長させた場合の表面状態を示すSEM 写真
を第４図，第１１図に、電子線回折であるRHEED （Refl
ection High Energy Election Diffraction）像によるC
aF2膜の表面結晶構造を第５図，第１２図に示す。また
同様に基板温度を 800℃としてCaF2膜２を 500ｎｍ成長
させた場合のSME 写真及びRHEED 像を第６図，第１３図
及び第７図，第１４図に示し、基板温度を 700℃として
CaF2膜２を 500nm成長させた場合のSEM 写真及びRHEED
像を第８図，第１５図及び第９図，第１６図に示す。な
お、第４，５，６，７，８，９図に示すものは、CaF2膜
2aの膜厚を5ｎｍとした場合を示し、第11，12，13，1
4，15，16図に示すものは、CaF2膜2aの膜厚を70ｎｍと
した場合を夫々示す。
２を 500ｎｍ成長させた場合の表面状態を示すSEM 写真
を第４図，第１１図に、電子線回折であるRHEED （Refl
ection High Energy Election Diffraction）像によるC
aF2膜の表面結晶構造を第５図，第１２図に示す。また
同様に基板温度を 800℃としてCaF2膜２を 500ｎｍ成長
させた場合のSME 写真及びRHEED 像を第６図，第１３図
及び第７図，第１４図に示し、基板温度を 700℃として
CaF2膜２を 500nm成長させた場合のSEM 写真及びRHEED
像を第８図，第１５図及び第９図，第１６図に示す。な
お、第４，５，６，７，８，９図に示すものは、CaF2膜
2aの膜厚を5ｎｍとした場合を示し、第11，12，13，1
4，15，16図に示すものは、CaF2膜2aの膜厚を70ｎｍと
した場合を夫々示す。
これらから理解されるように、基板温度が 700℃のとき
はピラミッド状の荒れた表面モホロジーを呈し、しかも
その結晶性は悪い。一方基板温度を 750℃としてCaF2膜
を成長させた場合には、略平坦な表面モホロジーを示
し、その結晶性もRHEED 像中に菊池線が観察されて良好
であることがわかる。更に基板温度を 800℃とする場合
には、極めて平坦な表面モホロジーを示し、その結晶性
も良好である。なお、最初に成長させるCaF2膜2aの膜厚
を5ｎｍとした場合と70ｎｍとした場合とを比較する
と、70ｎｍとした場合の方が同一基板温度においてその
表面モホロジーはより平坦であってしかもその結晶性も
より良好である。
はピラミッド状の荒れた表面モホロジーを呈し、しかも
その結晶性は悪い。一方基板温度を 750℃としてCaF2膜
を成長させた場合には、略平坦な表面モホロジーを示
し、その結晶性もRHEED 像中に菊池線が観察されて良好
であることがわかる。更に基板温度を 800℃とする場合
には、極めて平坦な表面モホロジーを示し、その結晶性
も良好である。なお、最初に成長させるCaF2膜2aの膜厚
を5ｎｍとした場合と70ｎｍとした場合とを比較する
と、70ｎｍとした場合の方が同一基板温度においてその
表面モホロジーはより平坦であってしかもその結晶性も
より良好である。
基板温度 800℃にてSi基板１に成長させたCaF2２のHeイ
オンによる後方散乱スペクトルの様子を第17図に示す。
この後方散乱スペクトルの様子の結果から〈100 〉軸方
向に沿った最小収率（チャンネリング収率：χmin）は
約４％であり、良好な結晶性をもつことがわかる。
オンによる後方散乱スペクトルの様子を第17図に示す。
この後方散乱スペクトルの様子の結果から〈100 〉軸方
向に沿った最小収率（チャンネリング収率：χmin）は
約４％であり、良好な結晶性をもつことがわかる。
なお、基板温度約 550℃（乃至 600℃）でのCaF2膜2a成
長後に昇温してCaF2膜2bを成長させる際の基板温度の上
限は約 900℃であり、これ以上高い温度では、基板上に
成長したCaF2膜からCaまたはＦ原子が飛び出してCaF2膜
が成長しなくなる。
長後に昇温してCaF2膜2bを成長させる際の基板温度の上
限は約 900℃であり、これ以上高い温度では、基板上に
成長したCaF2膜からCaまたはＦ原子が飛び出してCaF2膜
が成長しなくなる。
次に本発明におけるCaF2成長方法の別の実施例について
説明する。
説明する。
この実施例では、第１段階のCaF2膜を成長させた（CaF2
膜2a成長）後、基板温度を 800℃以上として熱処理（ア
ニール処理）し、その後に第２段階のCaF2膜を成長させ
る（CaF2膜2b成長）こととする。なお、Si基板の前処
理，第１段階のCaF2膜2aの成長，第２段階のCaF2膜2bの
成長は前述した実施例と同様であるのでここではその詳
細な説明を省略する。
膜2a成長）後、基板温度を 800℃以上として熱処理（ア
ニール処理）し、その後に第２段階のCaF2膜を成長させ
る（CaF2膜2b成長）こととする。なお、Si基板の前処
理，第１段階のCaF2膜2aの成長，第２段階のCaF2膜2bの
成長は前述した実施例と同様であるのでここではその詳
細な説明を省略する。
第18図はこの実施例の成長温度のプロファイルであり、
図中(a)はSi基板１の表面を清浄するためにSi基板１を
850〜 900℃までの温度にて約20〜30分間保持する段階
を示し、図中(b)はSi基板１上に薄いCaF2膜2aを成長さ
せる段階（第１段階のCaF2膜の成長）、図中(c)はSi基
板１の熱処理段階、図中(d)はCaF2膜2a上にCaF2膜2bを
成長させる段階（第２段階のCaF2膜の成長）を夫々示
す。
図中(a)はSi基板１の表面を清浄するためにSi基板１を
850〜 900℃までの温度にて約20〜30分間保持する段階
を示し、図中(b)はSi基板１上に薄いCaF2膜2aを成長さ
せる段階（第１段階のCaF2膜の成長）、図中(c)はSi基
板１の熱処理段階、図中(d)はCaF2膜2a上にCaF2膜2bを
成長させる段階（第２段階のCaF2膜の成長）を夫々示
す。
本実施例では第１段階のCaF2膜2a成長の後に、基板温度
を 850℃に昇温して３分間以上保持することによって熱
処理を行う。そしてこの後に第２段階のCaF2膜2bの成長
を行う。
を 850℃に昇温して３分間以上保持することによって熱
処理を行う。そしてこの後に第２段階のCaF2膜2bの成長
を行う。
第19図はこの実施例においてCaF2膜2aを70ｎｍ成長させ
た後のRHEED 像を示す。なおこの際のSEM 写真は前述の
第10図と同じである。第20図，第21図はこの実施例にお
いて熱処理後のSEM 写真，RHEED像を示す。また第22図
〜第29図はこの実施例においてCaF2膜2aの成長膜厚を70
ｎｍとし、上述したような熱処理を行った後、基板温度
を700,750,800,850 ℃と変化させてCaF2膜2a上に更にCa
F2膜2bを成長させて全膜厚を 800nmとした場合のSEM 写
真，RHEED 像を示す。なお第22，23図は基板温度が 700
℃の場合を、第24，25図は基板温度が 750℃の場合を、
第26，27図は基板温度が 800℃の場合を、第28，29図は
基板温度が 850℃の場合を夫々示す。
た後のRHEED 像を示す。なおこの際のSEM 写真は前述の
第10図と同じである。第20図，第21図はこの実施例にお
いて熱処理後のSEM 写真，RHEED像を示す。また第22図
〜第29図はこの実施例においてCaF2膜2aの成長膜厚を70
ｎｍとし、上述したような熱処理を行った後、基板温度
を700,750,800,850 ℃と変化させてCaF2膜2a上に更にCa
F2膜2bを成長させて全膜厚を 800nmとした場合のSEM 写
真，RHEED 像を示す。なお第22，23図は基板温度が 700
℃の場合を、第24，25図は基板温度が 750℃の場合を、
第26，27図は基板温度が 800℃の場合を、第28，29図は
基板温度が 850℃の場合を夫々示す。
第20図から熱処理を施すことによって、第１段階成長後
に観察されるピラミッド状異常成長（第10図参照）が消
失し、平坦化していることが理解される。また第22図〜
第29図から、第２段階の成長における基板温度を増加さ
せることによって、CaF2膜の表面は凹凸がなくなり、極
めて平滑な状態となり、結晶性も良好であることが理解
される。
に観察されるピラミッド状異常成長（第10図参照）が消
失し、平坦化していることが理解される。また第22図〜
第29図から、第２段階の成長における基板温度を増加さ
せることによって、CaF2膜の表面は凹凸がなくなり、極
めて平滑な状態となり、結晶性も良好であることが理解
される。
第30図，第31図，第32図は、この実施例において熱処理
（処理時間５分）の温度を 700℃， 750℃， 800℃と設
定した場合において成長したCaF2膜のSEM 写真であり、
熱処理温度を 800℃とすることにより表面モホロジーが
平坦化していることが理解され、熱処理温度は 800℃以
上とすることがよい。
（処理時間５分）の温度を 700℃， 750℃， 800℃と設
定した場合において成長したCaF2膜のSEM 写真であり、
熱処理温度を 800℃とすることにより表面モホロジーが
平坦化していることが理解され、熱処理温度は 800℃以
上とすることがよい。
次にこの実施例において成長させたCaF2膜がSOI 構造の
絶縁膜として利用されるための絶縁耐圧の調査について
説明する。
絶縁膜として利用されるための絶縁耐圧の調査について
説明する。
第33図は、絶縁耐圧の第１段階成長のCaF2膜2aの膜厚依
存性を示すグラフである。なお第２段階成長時における
基板温度を 850℃とし、全体のCaF2膜の膜厚を 800ｎｍ
とする。第２段階の成長のCaF2膜の膜厚は薄いほど絶縁
耐圧は小さくなってそのばらつきは大きい。またCaF2膜
2aの膜厚が42nm以上では絶縁耐圧は飽和している。従っ
て第１段階成長におけるCaF2膜2aの膜厚は42ｎｍ以上で
あればよい。
存性を示すグラフである。なお第２段階成長時における
基板温度を 850℃とし、全体のCaF2膜の膜厚を 800ｎｍ
とする。第２段階の成長のCaF2膜の膜厚は薄いほど絶縁
耐圧は小さくなってそのばらつきは大きい。またCaF2膜
2aの膜厚が42nm以上では絶縁耐圧は飽和している。従っ
て第１段階成長におけるCaF2膜2aの膜厚は42ｎｍ以上で
あればよい。
第34図は、絶縁耐圧のCaF2膜２の全膜厚依存性を示すグ
ラフである。なお第１段階成長のCaF2膜2aの膜厚を70ｎ
ｍとし、第２段階の成長時における基板温度を 850℃と
する。この図からCaF2膜２の全膜厚は 100ｎｍ以上であ
ればよいことがわかる。
ラフである。なお第１段階成長のCaF2膜2aの膜厚を70ｎ
ｍとし、第２段階の成長時における基板温度を 850℃と
する。この図からCaF2膜２の全膜厚は 100ｎｍ以上であ
ればよいことがわかる。
第35図は、絶縁耐圧の第２段階成長時における基板温度
依存性を示すグラフである。なお第１段階成長のCaF2膜
2aの膜厚を70ｎｍとし、CaF2膜の全膜厚を 870nmとす
る。基板温度の増加にともなって耐圧値の増加が見ら
れ、基板温度は 750℃以上であればよいことがわかる。
依存性を示すグラフである。なお第１段階成長のCaF2膜
2aの膜厚を70ｎｍとし、CaF2膜の全膜厚を 870nmとす
る。基板温度の増加にともなって耐圧値の増加が見ら
れ、基板温度は 750℃以上であればよいことがわかる。
以上によって高い絶縁耐圧を得るためには、第１段階成
長のCaF2膜2aの膜厚は42ｎｍ以上とし、CaF2膜２の全膜
厚を 100ｎｍとし、第２段階成長時における基板温度を
750℃以上とすることが必要である。
長のCaF2膜2aの膜厚は42ｎｍ以上とし、CaF2膜２の全膜
厚を 100ｎｍとし、第２段階成長時における基板温度を
750℃以上とすることが必要である。
以上詳述した如く本発明では、まず最初に基板温度を 5
50乃至 600℃として薄いCaF2膜を成長させ、この後に基
板温度を７５０℃以上昇温してこの薄いCaF2膜上に更に
CaF2膜を成長させるので、Si基板上に表面モホロジーが
平坦であって結晶性が良好であるCaF2膜を成長させるこ
とができる。なおこの際、第１段階の薄いCaF2膜を成長
後、基板に熱処理を加える場合には、CaF2膜の表面モホ
ロジーをより平坦にできる。また第１段階の薄いCaF2膜
の膜厚を42ｎｍ以上とし、CaF2膜の全膜厚を100ｎｍ
以上とし、第２段階成長時における基板温度を 750℃以
上とすることにより、絶縁耐圧に優れたCaF2膜を成長さ
せることができる。
50乃至 600℃として薄いCaF2膜を成長させ、この後に基
板温度を７５０℃以上昇温してこの薄いCaF2膜上に更に
CaF2膜を成長させるので、Si基板上に表面モホロジーが
平坦であって結晶性が良好であるCaF2膜を成長させるこ
とができる。なおこの際、第１段階の薄いCaF2膜を成長
後、基板に熱処理を加える場合には、CaF2膜の表面モホ
ロジーをより平坦にできる。また第１段階の薄いCaF2膜
の膜厚を42ｎｍ以上とし、CaF2膜の全膜厚を100ｎｍ
以上とし、第２段階成長時における基板温度を 750℃以
上とすることにより、絶縁耐圧に優れたCaF2膜を成長さ
せることができる。
このようなCaF2膜上に更にSiのエピタキシャル成長を行
うと、高品質なSiエピタキシャル膜を得ることが可能と
なり、特性に優れた素子の形成が可能なSOI 構造の提供
が可能となる。
うと、高品質なSiエピタキシャル膜を得ることが可能と
なり、特性に優れた素子の形成が可能なSOI 構造の提供
が可能となる。
第１図は本発明に係るCaF2膜成長方法の工程を示す模式
図、第２図はSi基板上へのCaF2膜成長の温度依存性を示
すグラフ、第３，４，６，８，10，11，13，15，20，2
2，24，26，28，30，31，32図はCaF2膜表面の結晶構造
を示すSEM 写真、第５，７，９，12，14，16，19，21，
23，25，27，29図はCaF2膜の表面結晶構造を示すRHEED
像写真、第17図はCaF2膜の後方散乱スペクトルを示すグ
ラフ、第18図は成長温度プロファイルを示す模式図、第
33図は絶縁耐圧の第１段階成長のCaF2膜2aの膜厚依存性
を示すグラフ、第34図は絶縁耐圧のCaF2膜２の全膜厚依
存性を示すグラフ、第35図は絶縁耐圧の第２段階成長時
における基板温度依存性を示すグラフである。 １……Si(100) 基板、２，2a，2b……CaF2(100) 膜
図、第２図はSi基板上へのCaF2膜成長の温度依存性を示
すグラフ、第３，４，６，８，10，11，13，15，20，2
2，24，26，28，30，31，32図はCaF2膜表面の結晶構造
を示すSEM 写真、第５，７，９，12，14，16，19，21，
23，25，27，29図はCaF2膜の表面結晶構造を示すRHEED
像写真、第17図はCaF2膜の後方散乱スペクトルを示すグ
ラフ、第18図は成長温度プロファイルを示す模式図、第
33図は絶縁耐圧の第１段階成長のCaF2膜2aの膜厚依存性
を示すグラフ、第34図は絶縁耐圧のCaF2膜２の全膜厚依
存性を示すグラフ、第35図は絶縁耐圧の第２段階成長時
における基板温度依存性を示すグラフである。 １……Si(100) 基板、２，2a，2b……CaF2(100) 膜
Claims (3)
- 【請求項１】(100) 面を主面とする単結晶Si基板上にCa
F2膜を成長させる方法において、 前記単結晶Si基板上にこの基板温度を約 550℃乃至 600
℃として薄い単結晶CaF2膜を成長させ、次いでこの単結
晶CaF2膜上に基板温度を約 750℃以上として他の単結晶
CaF2膜を成長させることを特徴とするCaF2膜成長方法。 - 【請求項２】(100) 面を主面とする単結晶Si基板上にCa
F2膜を成長させる方法において、 前記単結晶Si基板上にこの基板温度を約 550℃乃至 600
℃として膜厚42ｎｍ以上の単結晶CaF2膜を成長させ、次
いでこの単結晶CaF2膜上に基板温度を約 750℃以上とし
て、単結晶CaF2膜の全膜厚を 100ｎｍ以上となすよう
に、他の単結晶CaF2膜を成長させることを特徴とするCa
F2膜成長方法。 - 【請求項３】(100) 面を主面とする単結晶Si基板上にCa
F2膜を成長させる方法において、 前記単結晶Si基板上にこの基板温度を約 550℃乃至 600
℃として膜厚42ｎｍ以上の単結晶CaF2膜を成長させ、次
に 800℃以上の熱処理を施し、次いでこの単結晶CaF2膜
上に基板温度を約 750℃以上として、単結晶CaF2膜の全
膜厚を 100ｎｍ以上となすように、他の単結晶CaF2膜を
成長させることを特徴とするCaF2膜成長方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171685A JPH0620056B2 (ja) | 1987-10-15 | 1988-07-08 | ＣａＦ▲下２▼膜成長方法 |
| US07/254,426 US4935092A (en) | 1987-10-15 | 1988-10-06 | Method of growing CaF2 film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26025787 | 1987-10-15 | ||
| JP62-260257 | 1987-10-15 | ||
| JP63171685A JPH0620056B2 (ja) | 1987-10-15 | 1988-07-08 | ＣａＦ▲下２▼膜成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256952A JPH0256952A (ja) | 1990-02-26 |
| JPH0620056B2 true JPH0620056B2 (ja) | 1994-03-16 |
Family
ID=26494330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171685A Expired - Lifetime JPH0620056B2 (ja) | 1987-10-15 | 1988-07-08 | ＣａＦ▲下２▼膜成長方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4935092A (ja) |
| JP (1) | JPH0620056B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306385A (en) * | 1992-09-15 | 1994-04-26 | Texas Instruments Incorporated | Method for generating photoluminescence emission lines from transition element doped CAF2 thin films over a Si-based substrate |
| US5453399A (en) * | 1993-10-06 | 1995-09-26 | Texas Instruments Incorporated | Method of making semiconductor-on-insulator structure |
| JP3764401B2 (ja) * | 2002-04-18 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5260796B2 (ja) * | 2010-07-22 | 2013-08-14 | 日本結晶光学株式会社 | 蛍石 |
-
1988
- 1988-07-08 JP JP63171685A patent/JPH0620056B2/ja not_active Expired - Lifetime
- 1988-10-06 US US07/254,426 patent/US4935092A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4935092A (en) | 1990-06-19 |
| JPH0256952A (ja) | 1990-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528387B1 (en) | SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same | |
| US5258322A (en) | Method of producing semiconductor substrate | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| US5581117A (en) | Si base substrate covered by a CdTe or Cd-rich CdZnTe layer | |
| JP4700324B2 (ja) | 半導体基板の製造方法 | |
| JP3886085B2 (ja) | 半導体エピタキシャル基板の製造方法 | |
| JPH0620056B2 (ja) | ＣａＦ▲下２▼膜成長方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP2005203666A (ja) | 化合物半導体デバイスの製造方法 | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| Hansen et al. | Improvement of the morphological quality of the Si surface using an optimised in-situ oxide removal procedure prior to MBE growth | |
| JPH05217994A (ja) | 半導体基板の作製方法 | |
| JP2961188B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH0660401B2 (ja) | シリコン薄膜製造方法 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| JP3205666B2 (ja) | Ｓｉ単結晶基板上でのＣｅＯ２ エピタキシャル単結晶薄膜の合成方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| Haworth et al. | Investigation into the influence of buffer and nitrided layers on the initial stages of GaN growth on InSb (100) | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JP2007306028A (ja) | 半導体装置の製造方法 | |
| JPS61270295A (ja) | 化合物半導体単結晶膜の形成方法 | |
| JPH02219215A (ja) | Ｓｏｉ薄の製造方法 | |
| JPH0613328A (ja) | 化合物半導体薄膜の成長方法 |