JP2007306028A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】低い堆積温度で形成されたエピタキシャル・シリコン膜中の欠陥の低減をはかる。
【解決手段】単結晶シリコン基板の一主面上に対してシリコン膜をエピタキシャル成長する工程と、酸化性雰囲気での熱処理を行う工程とを含むことを特徴とする。
単結晶シリコン基板の一部に露出する単結晶シリコン以外の材料を形成した後、単結晶シリコン基板の一主面上に形成されている酸化膜を、水素雰囲気中での熱処理である還元処理により除去し、次いで単結晶シリコン基板の一主面上に対してシリコン膜を１０００℃以下の温度でエピタキシャル成長し、且つ単結晶シリコン以外の材料に乗り上げて該シリコン膜をエピタキシャル成長し、次いで酸化性雰囲気での熱処理を行う。
【選択図】図６

Description

本発明は、シリコンのエピタキシャル成長に係わり、特にエピタキシャル成長中での欠陥の発生を抑制する半導体装置の製造方法に関する。

ＬＳＩ素子の微細化に伴い、製造工程途中においてシリコンのエピタキシャル成長を行うことによる、ＬＳＩの構造の可能性を広げる試みがなされている。特にこのようなエピタキシャル成長層をトランジスタの能動領域として利用するようなケースにおいては、エピタキシャルシリコン層中において良好な結晶性を実現することが重要となる。

従来、デバイスが予め作られていないシリコン基板上へのシリコンエピタキシャル成長においては、良好な結晶性を得るために１０００℃以上の高温のもとで成長が行われていた。これは成長温度が高いほど、基板表面上において付着したシリコン原子がマイグレーションしやすく、付着原子が安定な位置、すなわち格子位置に納まりやすくなるため、結果的に欠陥の少ない結晶性が良好なエピタキシャル層が形成することができるためである。

しかしながら上述したような、近年求められているデバイス作成工程途中でのエピタキシャル成長においては、成長温度を高くすることが困難であるため、温度を高くすることなく良好な結晶性のエピタキシャル成長層を実現するための方法が必要とされていた。

上述したように、デバイス作成工程途中でのエピタキシャル成長においては、堆積温度を高くすることなく良好な結晶性を有するエピタキシャル成長層を実現することが望まれていたが、堆積温度を低くするとマイグレーションが生じにくく、欠陥が生じ易いという問題があった。

本発明の目的は、シリコン膜のエピタキシャル成長において、低い堆積温度で形成されたシリコン膜の欠陥の低減を図り得る半導体装置の製造方法を提供することにある。

上記課題を解決するために本発明は、次のような構成を採用している。

即ち、本発明の一態様は、半導体装置の製造方法であって、単結晶シリコン基板の一部に露出する単結晶シリコン以外の材料を形成する工程と、前記単結晶シリコン基板の一主面上に形成されている酸化膜を、水素雰囲気中での熱処理である還元処理により除去する工程と、前記還元処理の後に、前記単結晶シリコン基板の一主面上に対してシリコン膜を１０００℃以下の温度でエピタキシャル成長し、且つ前記単結晶シリコン以外の材料に乗り上げて該シリコン膜を堆積する工程と、前記シリコン膜のエピタキシャル成長後に、酸化性雰囲気での熱処理を行う工程と、を含むことを特徴とする。

また、本発明の別の一態様は、半導体装置の製造方法であって、単結晶シリコン基板の一部に露出する単結晶シリコン以外の材料を形成する工程と、前記単結晶シリコン基板の一主面上に形成されている酸化膜を、水素雰囲気中での熱処理である還元処理により除去する工程と、前記還元処理の後に前記単結晶シリコン基板の一主面上に対してアモルファスシリコン膜を堆積し、且つ前記単結晶シリコン以外の材料に乗り上げて該シリコン膜を堆積する工程と、前記アモルファスシリコン膜を固相エピタキシャル成長させるために熱処理する工程と、前記アモルファスシリコン膜の固相エピタキシャル成長後に、酸化性雰囲気での熱処理を行う工程と、を含むことを特徴とする。

本発明によれば、シリコン膜のエピタキシャル成長を行った後、酸化性雰囲気中で加熱することで、空孔と結合して安定な位置に存在するシリコン原子が形成されて、空孔が転位となって成長することを妨げることができるため転位を抑制することができる。

以下、本発明の詳細を図示の実施形態によって説明する。

（１００）面方位を有するシリコン基板１上に、公知のトレンチキャパシタ形成方法により、図１に示す構造を形成した。なお、符号１は（１００）Ｓｉ基板、符号２は酸化膜、符号３は多結晶シリコン、符号４はカラー酸化膜、符号５はアモルファスシリコンである。

このときの試料を断面ＴＥＭ法により観察した写真を図２（ａ），（ｂ）に示す。なお、図２においては、図１に示した試料上に断面ＴＥＭ用試料加工のための膜が形成されている。

この試料を希弗酸溶液にて処理し、表面の自然酸化膜及びカラー酸化膜の内の基板主面上の酸化膜を除去した後、エピタキシャル成長用チャンバーに導入した。水素雰囲気中で９５０℃での熱処理を行うことで基板表面から薄い酸化膜を還元処理で除去した後、そのままの雰囲気で降温し、堆積温度７００℃、圧力０．３ＴｏｒｒでＳｉＨ₄ を原料ガスとして膜厚２μｍのエピタキシャルシリコン層を堆積した。

このエピタキシャル成長後の試料について断面ＴＥＭ観察を行った写真を図３（ａ），（ｂ）に示す。図３から明らかなように、単結晶シリコンが露出した領域上においては単結晶シリコンがエピタキシャル成長し、また一方、アモルファスシリコンが熱工程を経ることで結晶化することによって形成された多結晶シリコンが埋め込まれた領域上においては、多結晶シリコンが成長していることがわかる。また単結晶シリコンと多結晶シリコンの境界面は、多結晶シリコン上に乗り上げるように単結晶シリコンの成長が進み、最終的に全表面が単結晶で覆われるように成長していることがわかった。このことはすなわち、単結晶シリコン以外の状態、例えば多結晶シリコンやアモルファスの絶縁膜であるシリコン酸化膜やシリコン窒化膜などが露出している構造を有する下地であっても、一般に選択エピタキシャル成長と呼ばれるようなシリコン基板上のみに成膜されるような成長でなく、シリコンが全面に成長するよう非選択成長であっても、下地上の全面を単結晶シリコンで覆い尽くすような成長が可能であることを示している。

このエピタキシャル成長後、表面の凹凸を公知のＣＭＰ法により平坦化した後、窒素、水素、酸素のそれぞれの雰囲気で１０００℃で３０分の熱処理を行った。

図４（ａ），（ｂ）に窒素雰囲気中、図５（ａ），（ｂ）に水素雰囲気中、図６（ａ），（ｂ）に酸素雰囲気中で熱処理を行った試料の断面ＴＥＭ観察結果のＴＥＭ写真を示す。

図４（ａ），（ｂ）に示すように、窒素雰囲気での熱処理においてはエピタキシャル成長層中の結晶状態に大きな違いが見られないことがわかる。一方、図５（ａ），（ｂ）に示した水素雰囲気中での結晶状態の観察結果からは、水素雰囲気での熱処理により、エピタキシャル成長直後よりも高密度の転位が生じていることが観察されることとがわかる。

これらの試料に対して熱処理を酸素雰囲気中で行った場合には、図６（ａ），（ｂ）から明らかなように、転位などが新たに発生することがないのみならず、多結晶シリコン直上の埋め込まれていたエピタキシャル成長層の転位が消失していることがわかる。

これらの実験結果は、比較的低温でエピタキシャル成長させたシリコン膜をデバイスに応用する場合においては、エピタキシャル成長後に酸化工程を行うことが重要であることを示している。

このような、シリコンの低温エピタキシャル成長と後の酸化工程との関係を明確化するために、以下の実験を行った。即ち、単結晶シリコン基板を希弗酸溶液にて処理し、表面の自然酸化膜を除去した後、エピタキシャル成長用チャンバーに導入した。エピタキシャル成長用チャンバー中において、水素雰囲気中で９００℃での熱処理を行うことで基板表面から薄い酸化膜を還元処理で除去した後、そのままの雰囲気で降温し、堆積温度７００℃、圧力０．２ＴｏｒｒでＳｉＨ₄ を原料ガスとして膜厚１μｍのエピタキシャルシリコン層を堆積した。

この後、基板をチャンバーから一旦取り出し、後の熱工程を想定して、他チャンバーでさまざまな雰囲気での熱処理を行った。ここで熱処理雰囲気としては、酸素、窒素、水素とし、いずれも９００℃で３０分の熱処理を行った。圧力は酸素、窒素については常圧（７６０Ｔｏｒｒ）で、また水素中での熱処理の場合には安全上から減圧（３８０Ｔｏｒｒ）でそれぞれ行った。

熱処理後の試料について、その結晶性を調べるため、透過型電子顕微鏡による観察を行った。図７に熱処理を行っていない試料、およびそれぞれの条件で熱処理した試料について、観察された転位の密度を示す。

図７から明らかなように、酸素雰囲気中で熱処理した場合にのみ転位密度が大きく低下しており、酸素雰囲気中での熱処理を行うことが転位の密度の低下に有効であることを示している。このように酸素雰囲気中での熱処理で転位密度が減少し、逆に水素雰囲気中での熱処理で増加したことは、本実験でエピタキシャル成長させたシリコン層中に存在する転位の要因が、酸化工程によって消滅するものであることを示唆している。

一般に酸化工程においては、格子間シリコンが基板中に導入されることが知られている。このような格子間シリコンは、仮に基板中に空孔が高濃度に存在した場合、その空孔と結合して安定な位置に存在するシリコン原子を形成する。すなわち本実験の結果は、低温成長させたエピタキシャル層中には高濃度に空孔が存在すること、また酸化工程を行うことによってその空孔が転位となって成長することを妨げることができることを示している。

またこの酸素雰囲気中での熱処理については、転位を低減するために必要な条件があるものと考えられたため、温度、時間をパラメータとして実験を行い、各試料について同様に転位密度を測定した。その結果は図８に示すように、温度、時間によって転位密度を低減するのに必要な条件は異なっている。

しかしながらこの結果を、各条件での酸素雰囲気での熱処理によって単結晶基板上に形成される酸化膜厚に対する転位密度の関係として整理したところ、図９に示すように、熱処理温度によらず、同一のカーブ上に乗ることが明らかとなった。ここで横軸は、その酸素中での熱処理によって、ドーパント濃度が１０¹⁹ｃｍ^-3以下の（１００）シリコン基板上に形成される酸化膜厚としている。このように、転位密度を低減するのに必要な酸化量が、酸化温度によらずに、形成した酸化膜厚にのみ依存するという結果が得られたことは、転位密度の低減が、酸化工程によって基板中に供給された格子間シリコンによるものであることを示唆している。酸化工程において基板中に供給される格子間シリコンの量は、形成された酸化膜の厚さに比例することが明らかとなっているためである。基板中に供給された格子間シリコンが、基板中に残存した空孔と結合することで、
転位密度の低下が実現できたものと考えられる。

またここでドーパント濃度を１０¹⁹ｃｍ^-3以下としたが、この濃度範囲であれば形成される酸化膜厚はほとんど酸化条件に依存しないことによる。これは転位を低減する効果を持つものが、酸化工程そのものであることを示しており、図９から明らかなように形成される酸化膜厚が５ｎｍ以上となるような酸化条件であれば、転位の低減に効果的であることがわかった。またこのように酸化によって転位を低減できる効果の程度は、当然ながらもともとのエピタキシャル成長層中における空孔の量の多少に依存して変化するものと考えられる。

そこで、エピタキシャル成長時の温度をパラメータとしたいくつかの試料について、転位を低減できるために必要な酸化量を調べる実験を行った。図１０に、その結果を示す。図１０は、エピタキシャル成長温度ｔ［℃］に対する転位密度を測定下限である１０^-8ｃｍ^-2以下まで低減するために必要な酸化量を示す図である。なお、図１０では、転位密度を測定下限以下まで低減するために必要な酸化工程を行った際に、（１００）Ｓｉ基板上に形成される酸化膜厚（ｎｍ）を縦軸に示している。

図１０に示すように、エピタキシャル成長温度ｔが高い場合、すなわち概略１０５０℃以上の場合には酸化工程を行わなくとも転位等の欠陥は検出限界以下であった。それに対してエピタキシャル成長温度ｔが１０００℃以下になると酸化工程の有効性が現れ、実験を行ったエピタキシャル成長温度が５５０℃に至るまで、温度が低いほど、転位を十分に低減するのに必要な酸化量が多いことがわかった。図１０の直線は、
log（ｔ_h）＝−１．２×１０^-3×ｔ＋１．５６ （１）
で表現される。

したがって、（１）式の左辺の値が右辺の値以上であるように、即ち不等式
log（ｔ_h）≧−１．２×１０^-3×ｔ＋１．５６ （２）
を満たすように堆積温度ｔと酸化膜厚ｔ_h とが選ばれていれば、本発明により低温で成長させたエピタキシャル層の転位を効果的に低減できるといえる。

またこの結果は、エピタキシャル成長温度が高いほど、基板表面に付着したシリコン原子が自由に動き回りやすく、空孔などの点欠陥が堆積層中に残ることがないためと考えられる。一方、エピタキシャル成長温度が低くなるとシリコン原子が動きにくくなり、堆積層中に欠陥が残りやすい。このときの欠陥としては、付着した原子は格子位置に納まるものの、必ずしもすべての格子位置にシリコン原子がすっぽりと納まるわけでないために、結果的に空孔が残るものと考えられる。この様子を模式的に図１１に示す。

なお、酸化は、酸素でなくとも、酸化性雰囲気、例えば、ＮＯガス、Ｎ₂ Ｏガス等であってもよく、また窒素、アルゴンなどで希釈されていてもよい。また、シリコンのエピタキシャル成長は、シリコン単体に限らず、砒素、燐、ボロンなどを含有したシリコンや、もしくはゲルマニウムや炭素を含んだ材料、すなわちＳｉＧｅやＳｉＣ、もしくはＳｉＧｅＣであっても、またそこに上記不純物、すなわち砒素、燐、ボロンを含んだものであってもよい。

また、上記実施形態においては、シリコン膜の堆積時に既に堆積膜が結晶化している、いわゆる気相エピタキシャル成長についての場合について示したが、シリコン膜の堆積時には堆積膜はアモルファス状態で、後の熱工程によって単結晶化が行われる、いわゆる固相エピタキシャル成長においても本発明の有効性が確認されている。

また、ジシラン（Ｓｉ₂Ｈ₆）を原料ガスとして、４８０℃でシリコン基板上にアモルファスシリコン膜を５００ｎｍ堆積し、窒素雰囲気中６５０℃３０分の熱処理でアモルファスシリコンを固相エピタキシャル成長させた。この熱処理によって堆積膜はほぼ単結晶化したが、膜中に転位の残留していることが確認された。この転位は、さらに窒素中、もしくは水素中の熱処理を行っても消えることはなかったが、酸素雰囲気中で９００℃、３０分の熱処理を行ったところ、検出できないレベルまで低減していることがわかった。

このことは固相エピタキシャル成長で単結晶シリコン層を形成するにおいても、堆積直後、および結晶化直後の膜中には空孔が高濃度に存在し、この空孔を酸化工程で供給される格子間シリコンによって補償することが重要であることを示している。

また上記実施形態においては、酸化工程をエピタキシャル成長工程とは異なるチャンバーにて行ったが、これらのエピタキシャル成長工程と、酸化工程とを連続して同一の炉中、もしくはいわゆるロードロック方式の、大気中に試料を出すことなく搬送可能な、互いに結合された異なったチャンバーにて行ってもよい。この方法によって、工程の短縮化が可能となる。またこのエピタキシャル成長後、もしくは酸化工程後に、再度水素雰囲気中での熱処理を行ってもよい。この水素雰囲気中での熱処理によって、基板表面の平坦化が可能となる。

なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。

本発明の一実施形態に係わる半導体装置の構成を示す断面図。 図１に示す試料を断面ＴＥＭ法により観察した断面ＴＥＭ写真。 図２に示す試料に対してエピタキシャル成長を行った後に断面ＴＥＭ法により観察した断面写真。 図３に示す試料に対して窒素雰囲気中でアニールを行った後に断面ＴＥＭ法により観察した断面写真。 図３に示す試料に対して水素雰囲気中でアニールを行った後に断面ＴＥＭ法により観察した断面写真。 図３に示す試料に対して酸素雰囲気中でアニールを行った後に断面ＴＥＭ法により観察した断面写真。 エピタキシャル成長層中の転位密度の熱処理雰囲気依存性を示す図。 エピタキシャル成長層中の転位密度の酸化温度・時間依存性を示す図。 エピタキシャル成長層中の転位密度の酸化量依存性を示す図。 エピタキシャル成長層中の転位密度のエピタキシャル成長温度依存性を示す図。 酸化性雰囲気での熱処理により格子間シリコンが基板中に供給され、空孔と結合することにより転位が形成されにくくなることを示す模式図。

符号の説明

１…（１００）Ｓｉ基板
２…酸化膜
３…多結晶シリコン
４…カラー酸化膜
５…アモルファスシリコン

Claims (6)

1. 単結晶シリコン基板の一部に露出する単結晶シリコン以外の材料を形成する工程と、
   前記単結晶シリコン基板の一主面上に形成されている酸化膜を、水素雰囲気中での熱処理である還元処理により除去する工程と、
   前記還元処理の後に、前記単結晶シリコン基板の一主面上に対してシリコン膜を１０００℃以下の温度でエピタキシャル成長し、且つ前記単結晶シリコン以外の材料に乗り上げて該シリコン膜を堆積する工程と、
   前記シリコン膜のエピタキシャル成長後に、酸化性雰囲気での熱処理を行う工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 単結晶シリコン基板の一部に露出する単結晶シリコン以外の材料を形成する工程と、
   前記単結晶シリコン基板の一主面上に形成されている酸化膜を、水素雰囲気中での熱処理である還元処理により除去する工程と、
   前記還元処理の後に前記単結晶シリコン基板の一主面上に対してアモルファスシリコン膜を堆積し、且つ前記単結晶シリコン以外の材料に乗り上げて該シリコン膜を堆積する工程と、
   前記アモルファスシリコン膜を固相エピタキシャル成長させるために熱処理する工程と、
   前記アモルファスシリコン膜の固相エピタキシャル成長後に、酸化性雰囲気での熱処理を行う工程と、
   を含むことを特徴とする半導体装置の製造方法。
3. 前記酸化性雰囲気での熱処理の後に水素雰囲気中での熱処理を行う工程を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記酸化性雰囲気での熱処理が１０００℃以下の温度で行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
5. 前記シリコン膜のエピタキシャル成長での堆積温度ｔ℃と、
   前記酸化性雰囲気での熱処理と同条件で熱処理を、ドーパント濃度が１０¹⁹ｃｍ^-3以下の（１００）単結晶シリコン基板に対して行って形成される酸化膜の膜厚ｔh ｎｍとが、
   log（ｔh）≧−１．２×１０^-3×ｔ＋１．５６
   の関係を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
6. 前記単結晶シリコン以外の材料は、シリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項１又は２記載の半導体装置の製造方法。

Images